JP2004303982A - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP2004303982A JP2004303982A JP2003095926A JP2003095926A JP2004303982A JP 2004303982 A JP2004303982 A JP 2004303982A JP 2003095926 A JP2003095926 A JP 2003095926A JP 2003095926 A JP2003095926 A JP 2003095926A JP 2004303982 A JP2004303982 A JP 2004303982A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- transfer electrode
- electrode
- state imaging
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 83
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 238000011144 upstream manufacturing Methods 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims 1
- 230000006872 improvement Effects 0.000 abstract description 8
- 230000009467 reduction Effects 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 230000005684 electric field Effects 0.000 description 33
- 238000004519 manufacturing process Methods 0.000 description 22
- 238000009826 distribution Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 18
- 239000010410 layer Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000007704 transition Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02B—HYDRAULIC ENGINEERING
- E02B7/00—Barrages or weirs; Layout, construction, methods of, or devices for, making same
- E02B7/20—Movable barrages; Lock or dry-dock gates
- E02B7/205—Barrages controlled by the variations of the water level; automatically functioning barrages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structural Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Civil Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】読み出し電圧の低減と転送効率の向上を両立させた固体撮像素子を提供する。
【解決手段】ｎ型半導体基板５０６にｐ型ウェル５０７が形成され、ｐ型ウェルの表面領域にＣＣＤチャネル領域１０２が形成され、ＣＣＤチャネル領域の表面にゲート絶縁膜５１０が形成され、ゲート絶縁膜上に第１電荷転送電極５０３が形成され、第１電荷転送電極の周囲には層間絶縁膜５１１が形成され、ゲート絶縁膜上の第１電荷転送電極の隙間に第２電荷転送電極５０４が形成される。第２電荷転送電極の電極長Ｌ１は、第１電荷転送電極の電極長Ｌ２よりも長く、かつ第２電荷転送電極下のＣＣＤチャネル領域の上流側部分には、ｐ型不純物のイオン注入によりｎ−型ポテンシャル段差領域１１３が形成される。
【選択図】 図１Ｂ
【解決手段】ｎ型半導体基板５０６にｐ型ウェル５０７が形成され、ｐ型ウェルの表面領域にＣＣＤチャネル領域１０２が形成され、ＣＣＤチャネル領域の表面にゲート絶縁膜５１０が形成され、ゲート絶縁膜上に第１電荷転送電極５０３が形成され、第１電荷転送電極の周囲には層間絶縁膜５１１が形成され、ゲート絶縁膜上の第１電荷転送電極の隙間に第２電荷転送電極５０４が形成される。第２電荷転送電極の電極長Ｌ１は、第１電荷転送電極の電極長Ｌ２よりも長く、かつ第２電荷転送電極下のＣＣＤチャネル領域の上流側部分には、ｐ型不純物のイオン注入によりｎ−型ポテンシャル段差領域１１３が形成される。
【選択図】 図１Ｂ
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子に関し、特に、インターライン転送型の固体撮像素子のような、光電変換領域にて生成され同領域に蓄積された信号電荷をＣＣＤ（電荷結合素子）を介して読み出すように構成された固体撮像素子に関する。
【０００２】
【従来の技術】
近年、固体撮像素子を用いた家庭用ビデオカメラ、デジタルカメラが広く普及している。これらのカメラでは、光電変換領域で生成され、同領域に蓄積された信号電荷を、ＣＣＤを介して読み出すインターライン転送型の固体撮像素子が広く利用されている。このようなインターライン転送型の固体撮像素子では、消費電力を低減するため、また搭載している液晶モニターと電源を共通化するために、読み出し電圧を低減させる取り組みがなされている。
【０００３】
この読み出し電圧を低減する取り組みとして、垂直ＣＣＤを構成する複数の電荷転送電極のうち、光電変換領域で生成および蓄積された信号電荷を垂直ＣＣＤに送る読み出しゲートを兼ねる電荷転送電極を、それ以外の電荷転送電極よりも転送方向の電極長が長くなるように構成した固体撮像素子が提案されている（例えば、特許文献１参照）。以下に、このような読み出し電圧を低減させた従来のインターライン転送型の固体撮像素子について説明する。
【０００４】
図１７は、従来のインターライン転送型の固体撮像素子の全体構成を概略的に示す模式図である。図１７において、１００は光電変換を行うフォトダイオード、２００は信号電荷を縦方向に転送する垂直ＣＣＤ、３００は、信号電荷をフォトダイオード１００から垂直ＣＣＤ２００へ読み出すための信号電荷読み出し部、４００は信号電荷を横方向に転送する水平ＣＣＤ、５００は信号電荷を検知し増幅する出力部である。通常、光電変換を行うフォトダイオード１００および垂直ＣＣＤ２００の組で構成される領域Ｉを画素と呼んでいる。
【０００５】
このように構成された固体撮像素子の動作は概略次の通りである。各フォトダイオード１００は、光電変換により入射光量に応じた信号電荷を生成し蓄積しておく。一定の蓄積期間経過後の垂直ブランキング期間内に、フォトダイオード内に蓄積された信号電荷は、信号電荷読み出し部３００を介して隣接する垂直ＣＣＤ２００に一括して読み出される。続いて、この信号電荷は、複数の垂直ＣＣＤ２００を並列に図の下方に向かって一段ずつ転送され、各垂直ＣＣＤの最終転送段から１行分ずつ水平ＣＣＤ４００へ転送される。次いで、この信号電荷は、水平ＣＣＤ４００を図の左方に順次転送され、出力部５００において電圧信号に変換された後、時系列の映像信号として出力される。
【０００６】
図１８Ａは、図１７のＩにて囲まれた部分の画素構成を示す平面図であり、図１８Ｂは、図１８ＡのＩＩ−ＩＩ’線に沿った断面図である。図１８Ａまたは図１８Ｂにおいて、５０１はｎ型拡散層からなる光電変換領域、５０２はｎ型拡散層からなる垂直ＣＣＤ２００のＣＣＤチャネル領域、５０３は第１層ポリシリコンにより形成された垂直ＣＣＤ２００の第１電荷転送電極、５０４は第２層ポリシリコンにより形成された垂直ＣＣＤ２００の第２電荷転送電極、５０５は第２電荷転送電極５０４の光電変換領域５０１からの電荷読み出し部分、５０６はｎ型半導体基板、５０７はｐ型ウェル、５０８は光電変換領域５０１内に蓄積された信号電荷をＣＣＤチャネル領域５０２へ読み出すためのｐ型読み出し領域、５０９は各光電変換領域５０１やＣＣＤチャネル領域５０２を互いに分離するためのｐ＋型素子分離領域、５１０はゲート絶縁膜、５１１は第１電荷転送電極５０３と第２電荷転送電極５０４を絶縁するための層間絶縁膜である。なお、図１８Ｂにおいて、ΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４は転送クロックを示す。
【０００７】
光電変換領域５０１において光電変換により生成されここに蓄積された信号電荷は、第２電荷転送電極５０４に例えば８〜１５Ｖの電圧振幅を有する読み出しパルスを印加するすることにより、ｐ型読み出し領域５０８を通ってＣＣＤチャネル領域５０２へ読み出される。その後、第１電荷転送電極５０３および第２電荷転送電極５０４に例えば−５〜−８Ｖの電圧振幅を有する転送パルスを印加することにより、信号電荷はＣＣＤチャネル領域５０２を、図１８Ｂにおいて右から左へ転送される。ｐ型読み出し領域５０８は、第２電荷転送電極５０４に読み出しパルスが印加されたときに導通して光電変換領域５０１内の信号電荷を完全にＣＣＤチャネル領域内へ転送できるように、かつ、第１電荷転送電極５０３および第２電荷転送電極５０４に転送パルスが印加されてＣＣＤチャネル領域５０２内を信号電荷が転送されているときには、非導通状態を維持できるように、その不純物濃度が最適値に設定されている。
【０００８】
【特許文献１】
特許第２９５０３１７号公報
【０００９】
【発明が解決しようとする課題】
光電変換領域５０１に蓄積された電荷をＣＣＤチャネル領域５０２に読み出すために、第２電荷転送電極５０４に印加する電圧振幅は、駆動回路の制約から１５Ｖ以下であることが要求される。ここで、素子分離領域５０９および第１電荷転送電極５０３により規定される第２電荷転送電極５０４の電荷読み出し部分５０５の幅Ｗ（図１８Ａ）が狭いと、狭チャネル効果によりｐ型読み出し領域５０８が導通しにくくなり、読み出し電圧が増加する。
【００１０】
この問題を回避するために、従来の固体撮像素子では、電荷読み出し部分５０５の幅Ｗを狭チャネル効果が顕著に現れない程度に広げて形成していた。すなわち、図１８Ｂに示されるように、読み出しゲートを兼ねる第２電荷転送電極５０４の電極長Ｌ１が、第１電荷転送電極５０３の電極長Ｌ２と比較して長くなるように電荷読み出し部分５０５が形成されていた。
【００１１】
一般に、ＣＣＤの転送効率は主として転送電極と転送電極との間に発生するフリンジ電界により決定される。特に、転送電極下の最小電界に大きく依存し、最小電界が大きいほど転送に要する時間（転送時間）が短くなり、転送効率は向上する。
【００１２】
図１９Ａは、図１８Ｂの垂直ＣＣＤを部分的に示す断面図で、図１９Ｂは、この垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図で、図１９Ｃは、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図である。図１９Ｂおよび図１９Ｃにおいて、ポテンシャルは下向きを正にとって示されている。
【００１３】
図１９Ａに示されるように、従来の固体撮像素子では、読み出し電圧を低減するために、第２電荷転送電極５０４の電極長Ｌ１は、第１電荷転送電極５０３の電極長Ｌ２よりも長く形成されていた。そのため、ΦＶ１の印加されている第２電荷転送電極５０４下の最小電界５１２は、図１９Ｃに示されるように、電極長が長く形成されている第２電荷転送電極５０４の中央部にあらわれ、その値はこの電極の電極長Ｌ１が長くなるほど低くなっていった。
【００１４】
このように、従来の固体撮像素子では、読み出し電圧を低減するために第２電荷転送電極５０４の電極長Ｌ１を長くすればするほど最小電界が弱くなり、転送効率が低下するという問題を抱えていた。
【００１５】
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、読み出し電圧を低減するために電荷転送電極の電極長を長くしても、その電荷転送電極下の最小電界を大きくして転送効率を向上させ、読み出し電圧の低減と転送効率の向上を両立させた固体撮像素子を提供することにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る固体撮像素子は、第１導電型半導体基板または第１導電型ウェルの表面領域に形成された複数の第２導電型光電変換領域と、光電変換領域に隣接して設けられた第２導電型ＣＣＤチャネル領域と、光電変換領域とＣＣＤチャネル領域との間に設けられた第１導電型電荷読み出し領域と、光電変換領域の読み出し領域を除く周囲に設けられた第１導電型素子分離領域と、ＣＣＤチャネル領域上に設けられた複数の第１電荷転送電極と、複数の第１電荷転送電極間に設けられた第２の電荷転送電極とを有する固体撮像素子であって、第２電荷転送電極は、第１電荷転送電極よりも電荷転送方向の電極長が長く、かつ光電変換領域からの電荷読み出しゲートを兼ねており、さらに第２電荷転送電極下のＣＣＤチャネル領域には、電荷転送方向に向かって深くなっていくポテンシャル勾配が設けられていることを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照して説明する。なお、以下の各実施の形態において、インターライン転送型の固体撮像素子の全体構成および信号電荷の読み出しおよび転送動作については、図１７を参照して説明した従来例と同様である。以下の各実施の形態が従来例と異なるのは、画素を構成する部分、特に垂直ＣＣＤの構造にある。よって、以下では主に垂直ＣＣＤの構造および製造方法について説明する。なお、従来例と同様の構造を有する部分については、同一の符号を付して説明を省略する。
【００１８】
（実施の形態１）
図１Ａは、本発明の実施の形態１に係る固体撮像素子における画素構成を示す平面図であり、図１Ｂは、図１ＡのＩＩ−ＩＩ’線に沿った断面図である。
【００１９】
図１Ａおよび図１Ｂにおいて、本実施の形態が、図１８Ａおよび図１８Ｂに示す従来例と異なるのは、第２電荷転送電極５０４下でＣＣＤチャネル領域１０２の電荷転送方向の上流側部分にポテンシャル勾配を形成するためのｎ−型ポテンシャル段差領域１１３を設けた点にある。
【００２０】
次に、かかる固体撮像素子の製造方法について、図２Ａ、図２Ｂおよび図２Ｃを参照して説明する。図２Ａ〜図２Ｃは、図１Ｂに断面図で示す垂直ＣＣＤの各製造工程における断面図である。
【００２１】
まず、図２Ａに示すように、ｎ型半導体基板５０６にｐ型不純物をイオン注入することによりｐ型ウェル５０７が形成され、ｐ型ウェル５０７の表面領域にｎ型不純物をイオン注入することによりＣＣＤチャネル領域１０２が形成され、ＣＣＤチャネル領域１０２の表面に熱酸化膜およびＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）窒化膜を成長させることによりゲート絶縁膜５１０が形成され、ゲート絶縁膜５１０上に第１層ポリシリコンを形成した後に、これをパターニング除去することにより第１電荷転送電極５０３が形成される。
【００２２】
次に、図２Ｂに示すように、第１電荷転送電極５０３の電荷転送方向の上流側部分に開口の開いたフォトレジスト１１６が形成され、フォトレジスト１１６および第１電荷転送電極５０３をマスクとして、自己整合的にボロンなどのｐ型不純物をイオン注入することによりｎ−型ポテンシャル段差領域１１３が形成される。
【００２３】
次に、図２Ｃに示すように、フォトレジスト１１６を除去した後、第１電荷転送電極５０３の周囲を熱酸化することにより層間絶縁膜５１１が形成され、ゲート絶縁膜５１０上の第１電荷転送電極５０３の隙間に第２層ポリシリコンからなる第２電荷転送電極５０４が形成されることにより、本実施の形態による固体撮像素子が製造される。
【００２４】
次に、このようにして製造された固体撮像素子の利点について、図３Ａ、図３Ｂおよび図３Ｃを参照して説明する。
【００２５】
図３Ａは、図１Ｂまたは図２Ｃの垂直ＣＣＤを部分的に示す断面図で、図３Ｂは、この垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図で、図３Ｃは、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図である。図３Ｂおよび図３Ｃにおいて、ポテンシャルは下向きを正にとって示されている。
【００２６】
前にも述べたように、一般に、ＣＣＤの転送効率は、主として転送電極と転送電極との間に発生するフリンジ電界により決定され、特に、転送電極下の最小電界に大きく依存し、最小電界が大きいほど転送に要する時間（転送時間）が短くなり、転送効率は向上する。
【００２７】
図３Ａに示されるように、本実施の形態による固体撮像素子では、読み出し電圧を低減するために、第２電荷転送電極５０４の電極長Ｌ１は、第１電荷転送電極５０３の電極長Ｌ２よりも長く形成されると同時に、第２電荷転送電極５０４下のＣＣＤチャネル領域１０２には、ポテンシャル勾配を形成するためのｎ−型ポテンシャル段差領域１１３が形成されている。
【００２８】
その結果、図３Ｃに示されるように、第２電荷転送電極５０４の下には、ｎ−型ポテンシャル段差領域１１３により１段のポテンシャル段差１１４が形成され、第２電荷転送電極５０４下の最小電界１１２は、従来例の固体撮像素子の最小電界５１２よりも大きくなる。
【００２９】
このように、本実施の形態による固体撮像素子によれば、読み出し電圧を低減させるために、第２電荷転送電極５０４の電極長Ｌ１を第１電荷転送電極５０３の電極長Ｌ２よりも長く形成しても、第２電荷転送電極５０４下でＣＣＤチャネル領域１０２の電荷転送方向で上流側部分にｎ−型ポテンシャル段差領域１１３を形成することにより、第２電荷転送電極５０４下の最小電界１１２を大きくすることができるため、読み出し電圧の低減と転送効率の向上を両立させることができる。
【００３０】
また、本実施の形態による固体撮像素子では、ＣＣＤチャネル領域１０２の一部にｎ−型ポテンシャル段差領域１１３を形成することにより、従来例の固体撮像素子よりもｎ−型ポテンシャル段差領域１１３のポテンシャルの広がりが抑えられるため、ＣＣＤチャネル領域１０２以外で光電変換により発生し、ＣＣＤチャネル領域１０２に直接電荷が流れ込むことにより発生するスミアを低減でき、またｎ−型ポテンシャル段差領域１１３で発生する暗電流を低減できる。
【００３１】
さらに、本実施の形態による固体撮像素子の製造方法では、ｎ−型ポテンシャル段差領域１１３の電荷転送方向の上流側部分が第１電荷転送電極５０３に対して自己整合的に形成されるため、マスクの合わせずれなどによりｎ−型ポテンシャル段差領域１１３が第１電荷転送電極５０３の下に入り込んだり、第１電荷転送電極５０３の電荷転送方向の下流側部分との間に隙間が生じたりすることが無いため、安定して転送効率の高い固体撮像素子を製造することができる。
【００３２】
なお、上記本実施の形態では、第２電荷転送電極５０４下にｎ−型ポテンシャル段差領域１１３を１つ形成することにより、１段のポテンシャル段差を形成するものとして説明および例示した。しかし、本発明はこれに限定されず、本実施の形態の変形例として図４に示すように、第２電荷転送電極５０４下のＣＣＤチャネル領域１０２にｎ−型ポテンシャル段差領域１１３ａおよびｎ−−型ポテンシャル段差領域１１３ｂを形成するなどの方法により、２段以上のポテンシャル段差を形成しても良い。これにより、第２電荷転送電極５０４下の最小電界がさらに大きくなるため、転送効率をいっそう向上させることができる。
【００３３】
（実施の形態２）
図５Ａは、本発明の実施の形態２に係る固体撮像素子における画素構成を示す平面図であり、図５Ｂは、図５ＡのＩＩ−ＩＩ’線に沿った断面図である。
【００３４】
図５Ａおよび図５Ｂにおいて、本実施の形態が、図１Ａおよび図１Ｂに示す実施の形態１と異なるのは、第２電荷転送電極５０４下でＣＣＤチャネル領域２０２の電荷転送方向の下流側部分にポテンシャル勾配を形成するためのｎ＋型ポテンシャル段差領域２１５を設けた点にある。
【００３５】
次に、かかる固体撮像素子の製造方法について、図６Ａ、図６Ｂおよび図６Ｃを参照して説明する。図６Ａ〜図６Ｃは、図５Ｂに断面図で示す垂直ＣＣＤの各製造工程における断面図である。
【００３６】
まず、図６Ａに示すように、ｎ型半導体基板５０６にｐ型不純物をイオン注入することによりｐ型ウェル５０７が形成され、ｐ型ウェル５０７の表面領域にｎ型不純物をイオン注入することによりＣＣＤチャネル領域２０２が形成され、ＣＣＤチャネル領域２０２の表面に熱酸化膜およびＣＶＤ窒化膜を成長させることによりゲート絶縁膜５１０が形成され、ゲート絶縁膜５１０上に第１層ポリシリコンを形成した後に、これをパターニング除去することにより第１電荷転送電極５０３が形成される。ここまでは、実施の形態１と同じである。
【００３７】
次に、図６Ｂに示すように、第１電荷転送電極５０３の電荷転送方向の下流側部分に開口の開いたフォトレジスト２１６が形成され、フォトレジスト２１６および第１電荷転送電極５０３をマスクとして、自己整合的にリンやヒ素などのｎ型不純物をイオン注入することによりｎ＋型ポテンシャル段差領域２１５が形成される。
【００３８】
次に、図６Ｃに示すように、フォトレジスト２１６を除去した後、第１電荷転送電極５０３の周囲を熱酸化することにより層間絶縁膜５１１が形成され、ゲート絶縁膜５１０上の第１電荷転送電極５０３の隙間に第２層ポリシリコンからなる第２電荷転送電極５０４が形成されることにより、本実施の形態による固体撮像素子が製造される。
【００３９】
次に、このようにして製造された固体撮像素子の利点について、図７Ａ、図７Ｂおよび図７Ｃを参照して説明する。
【００４０】
図７Ａは、図５Ｂまたは図６Ｃの垂直ＣＣＤを部分的に示す断面図で、図７Ｂは、この垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図で、図７Ｃは、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図である。図７Ｂおよび図７Ｃにおいて、ポテンシャルは下向きを正にとって示されている。
【００４１】
前にも述べたように、一般に、ＣＣＤの転送効率は、主として転送電極と転送電極との間に発生するフリンジ電界により決定され、特に、転送電極下の最小電界に大きく依存し、最小電界が大きいほど転送に要する時間（転送時間）が短くなり、転送効率は向上する。
【００４２】
図７Ａに示されるように、本実施の形態による固体撮像素子では、読み出し電圧を低減するために、第２電荷転送電極５０４の電極長Ｌ１は、第１電荷転送電極５０３の電極長Ｌ２よりも長く形成されると同時に、第２電荷転送電極５０４下でＣＣＤチャネル領域２０２の電荷転送方向の下流側部分には、ポテンシャル勾配を形成するためのｎ＋型ポテンシャル段差領域２１５が形成されている。
【００４３】
その結果、図７Ｃに示されるように、第２電荷転送電極５０４の下には、ｎ＋型ポテンシャル段差領域２１５により１段のポテンシャル段差２１４が形成され、第２電荷転送電極５０４下の最小電界２１２は、従来例の固体撮像素子の最小電界５１２よりも大きくなる。
【００４４】
このように、本実施の形態による固体撮像素子によれば、読み出し電圧を低減させるために、第２電荷転送電極５０４の電極長Ｌ１を第１電荷転送電極５０３の電極長Ｌ２よりも長く形成しても、第２電荷転送電極５０４下でＣＣＤチャネル領域２０２の電荷転送方向の下流側部分にｎ＋型ポテンシャル段差領域２１５を形成することにより、第２電荷転送電極５０４下の最小電界２１２を大きくすることができるため、読み出し電圧の低減と転送効率の向上を両立させることができる。
【００４５】
また、本実施の形態による固体撮像素子では、ＣＣＤチャネル領域２０２の一部にｎ＋型ポテンシャル段差領域２１５を形成することにより、従来例の固体撮像素子よりもｎ＋型ポテンシャル段差領域２１５のｎ型不純物濃度を高くすることができるため、垂直ＣＣＤの最大転送電荷量を増加させることができる。
【００４６】
さらに、本実施の形態による固体撮像素子の製造方法では、ｎ＋型ポテンシャル段差領域２１５の電荷転送方向の下流側部分が第１電荷転送電極５０３に対して自己整合的に形成されるため、マスクの合わせずれなどによりｎ＋型ポテンシャル段差領域２１５が第１電荷転送電極５０３の下に入り込んだり、第１電荷転送電極５０３の電荷転送方向の上流側部分との間に隙間が生じたりすることが無いため、安定して転送効率の高い固体撮像素子を製造することができる。
【００４７】
なお、上記本実施の形態では、第２電荷転送電極５０４下にｎ＋型ポテンシャル段差領域２１５を１つ形成することにより、１段のポテンシャル段差を形成するものとして説明および例示した。しかし、本発明はこれに限定されず、本実施の形態の変形例として図８に示すように、第２電荷転送電極５０４下のＣＣＤチャネル領域２０２にｎ＋＋型ポテンシャル段差領域２１５ａおよびｎ＋型ポテンシャル段差領域２１５ｂを形成するなどの方法により、２段以上のポテンシャル段差を形成しても良い。これにより、第２電荷転送電極５０４下の最小電界がさらに大きくなるため、転送効率をいっそう向上させることができる。
【００４８】
（実施の形態３）
図９Ａは、本発明の実施の形態３に係る固体撮像素子における画素構成を示す平面図であり、図９Ｂは、図９ＡのＩＩ−ＩＩ’線に沿った断面図である。
【００４９】
図９Ａおよび図９Ｂにおいて、本実施の形態が、図１Ａおよび図１Ｂに示す実施の形態１と異なるのは、第２電荷転送電極５０４下でＣＣＤチャネル領域３０２において、電荷転送方向の上流側部分にポテンシャル勾配を形成するためのｎ−型ポテンシャル段差領域３１３と、電荷転送方向の下流側部分にポテンシャル勾配を形成するためのｎ＋型ポテンシャル段差領域３１５とを設けた点にある。
【００５０】
次に、かかる固体撮像素子の製造方法について、図１０Ａ、図１０Ｂ、図１０Ｃおよび図１０Ｄを参照して説明する。図１０Ａ〜図１０Ｄは、図９Ｂに断面図で示す垂直ＣＣＤの各製造工程における断面図である。
【００５１】
まず、図１０Ａに示すように、ｎ型半導体基板５０６にｐ型不純物をイオン注入することによりｐ型ウェル５０７が形成され、ｐ型ウェル５０７の表面領域にｎ型不純物をイオン注入することによりＣＣＤチャネル領域３０２が形成され、ＣＣＤチャネル領域３０２の表面に熱酸化膜およびＣＶＤ窒化膜を成長させることによりゲート絶縁膜５１０が形成され、ゲート絶縁膜５１０上に第１層ポリシリコンを形成した後に、これをパターニング除去することにより第１電荷転送電極５０３が形成される。
【００５２】
次に、図１０Ｂに示すように、第１電荷転送電極５０３の電荷転送方向の上流側部分に開口の開いたフォトレジスト３１６ａが形成され、フォトレジスト３１６ａおよび第１電荷転送電極５０３をマスクとして、自己整合的にボロンなどのｐ型不純物をイオン注入することによりｎ−型ポテンシャル段差領域３１３が形成される。
【００５３】
次に、図１０Ｃに示すように、第１電荷転送電極５０３の電荷転送方向の下流側部分に開口の開いたフォトレジスト３１６ｂが形成され、フォトレジスト３１６ｂおよび第１電荷転送電極５０３をマスクとして、自己整合的にリンやヒ素などのｎ型不純物をイオン注入することによりｎ＋型ポテンシャル段差領域３１５が形成される。
【００５４】
次に、図１０Ｄに示すように、第１電荷転送電極５０３の周囲を熱酸化することにより層間絶縁膜５１１が形成され、ゲート絶縁膜５１０上の第１電荷転送電極５０３の隙間に第２層ポリシリコンからなる第２電荷転送電極５０４が形成されることにより、本実施の形態による固体撮像素子が製造される。
【００５５】
次に、このようにして製造された固体撮像素子の利点について、図１１Ａ、図１１Ｂおよび図１１Ｃを参照して説明する。
【００５６】
図１１Ａは、図９Ｂまたは図１０Ｄの垂直ＣＣＤを部分的に示す断面図で、図１１Ｂは、この垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図で、図１１Ｃは、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図である。図１１Ｂおよび図１１Ｃにおいて、ポテンシャルは下向きを正にとって示されている。
【００５７】
前にも述べたように、一般に、ＣＣＤの転送効率は、主として転送電極と転送電極との間に発生するフリンジ電界により決定され、特に、転送電極下の最小電界に大きく依存し、最小電界が大きいほど転送に要する時間（転送時間）が短くなり、転送効率は向上する。
【００５８】
図１１Ａに示されるように、本実施の形態による固体撮像素子では、読み出し電圧を低減するために、第２電荷転送電極５０４の電極長Ｌ１は、第１電荷転送電極５０３の電極長Ｌ２よりも長く形成されると同時に、第２電荷転送電極３０４下のＣＣＤチャネル領域３０２において、電荷転送方向の上流側部分には、ポテンシャル勾配を形成するためのｎ−型ポテンシャル段差領域３１３が形成され、電荷転送方向の下流側部分には、ポテンシャル勾配を形成するためのｎ＋型ポテンシャル段差領域３１５が形成されている。
【００５９】
その結果、図１１Ｃに示されるように、第２電荷転送電極５０４の下には、ｎ−型ポテンシャル段差領域３１３およびｎ＋型ポテンシャル段差領域３１５により２段のポテンシャル段差３１４が形成され、第２電荷転送電極５０４下の最小電界３１２は、実施の形態１および２による固体撮像素子の最小電界よりも更に大きくなる。
【００６０】
このように、本実施の形態による固体撮像素子によれば、読み出し電圧を低減させるために、第２電荷転送電極５０４の電極長Ｌ１を第１電荷転送電極５０３の電極長Ｌ２よりも長く形成しても、第２電荷転送電極５０４下のＣＣＤチャネル領域３０２において、電荷転送方向の上流側にｎ−型ポテンシャル段差領域３１３を形成し、電荷転送方向の下流側にｎ＋型ポテンシャル段差領域３１５を形成することにより、第２電荷転送電極５０４下の最小電界３１２を更に大きくすることができるため、読み出し電圧の低減と転送効率のいっそうの向上を両立させることができる。
【００６１】
また、本実施の形態による固体撮像素子の製造方法では、ｎ−型ポテンシャル段差領域３１３の電荷転送方向の上流側部分と、ｎ＋型ポテンシャル段差領域３１５の電荷転送方向の下流側部分とが、第１電荷転送電極５０３に対して自己整合的に形成されるため、マスクの合わせずれなどによりｎ−型ポテンシャル段差領域３１３およびｎ＋型ポテンシャル段差領域３１５が第１電荷転送電極５０３の下に入り込んだり、第１電荷転送電極５０３との間に隙間が生じたりすることが無いため、安定して転送効率の高い固体撮像素子を製造することができる。
【００６２】
なお、本実施の形態の変形例として、図１２Ａの平面図および図１２Ｂの断面図で示されるように、実施の形態１および２の固体撮像素子よりも、第１電荷転送電極３０３の電極長Ｌ２’を短くして（Ｌ２’＜Ｌ２）、第２電荷転送電極３０４の電極長Ｌ１’を長くする（Ｌ１’＞Ｌ１）ことにより、電荷読み出し部分３０５の幅Ｗ’（図１２Ａ）を広く形成する（Ｗ’＞Ｗ）ことができるため、高い転送効率を維持しながら、実施の形態１および２による固体撮像素子よりも読み出し電圧を更に低減することができる。
【００６３】
（実施の形態４）
図１３Ａは、本発明の実施の形態４に係る固体撮像素子における画素構成を示す平面図であり、図１３Ｂは、図１３ＡのＩＩ−ＩＩ’線に沿った断面図である。
【００６４】
図１３Ａおよび図１３Ｂにおいて、本実施の形態が、図９Ａおよび図９Ｂに示す実施の形態３と異なるのは、ＣＣＤチャネル領域３０２上の第１電荷転送電極４０３の電荷転送方向の上流側端部４１７の位置が、電荷転送方向に隣り合う光電変換領域の隙間４１８の間に位置するように構成されている点にある。その他の部分については、実施の形態３と同様であるので、同一の符号を付して説明を省略する。
【００６５】
次に、かかる固体撮像素子の利点について、図１４Ａ、図１４Ｂおよび図１４Ｃを参照して説明する。
【００６６】
図１４Ａは、図１３Ｂの垂直ＣＣＤを部分的に示す断面図で、図１４Ｂは、この垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極４０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図で、図１４Ｃは、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図である。図１４Ｂおよび図１４Ｃにおいて、ポテンシャルは下向きを正にとって示されている。
【００６７】
前にも述べたように、一般に、ＣＣＤの転送効率は、主として転送電極と転送電極との間に発生するフリンジ電界により決定され、特に、転送電極下の最小電界に大きく依存し、最小電界が大きいほど転送に要する時間（転送時間）が短くなり、転送効率は向上する。
【００６８】
図１４Ａに示されるように、本実施の形態による固体撮像素子では、読み出し電圧を低減するために、第２電荷転送電極５０４の電極長Ｌ１は、第１電荷転送電極４０３の電極長Ｌ２よりも長く形成されると同時に、第２電荷転送電極５０４下のＣＣＤチャネル領域３０２において、電荷転送方向の上流側部分には、ポテンシャル勾配を形成するためのｎ−型ポテンシャル段差領域３１３が形成され、電荷転送方向の下流側部分には、ポテンシャル勾配を形成するためのｎ＋型ポテンシャル段差領域３１５が形成されている。
【００６９】
その結果、図１４Ｃに示されるように、第２電荷転送電極５０４の下には、ｎ−型ポテンシャル段差領域３１３およびｎ＋型ポテンシャル段差領域３１５により２段のポテンシャル段差３１４が形成され、第２電荷転送電極５０４下の最小電界３１２は、実施の形態３と同様に、大きくなる。
【００７０】
さらに、本実施の形態による固体撮像素子では、図１４Ａに示されるように、ＣＣＤチャネル領域３０２上の第１電荷転送電極４０３の電荷転送方向の上流側端部４１７の位置が、電荷転送方向に隣り合う光電変換領域の隙間４１８の間に位置するように構成されている。すなわち、第１電荷転送電極４０３下のＣＣＤチャネル領域３０２における電荷転送方向の上流側部分のみがｐ＋型素子分離領域５０９に挟まれるように構成されている。
【００７１】
その結果、図１４Ｂに示されるように、ｐ＋型素子分離領域５０９による狭チャネル効果が、この上流側部分のみに寄与するようになるため、第１電荷転送電極４０３下のＣＣＤチャネル領域にも、第２電荷転送電極５０４と同様に、ポテンシャル勾配が形成されるようになり、第１電荷転送電極４０３下の最小電界４１９は、従来例および実施の形態１〜３の固体撮像素子のそれよりも大きくなる。
【００７２】
このように、本実施の形態による固体撮像素子によれば、読み出し電圧を低減させるために、第２電荷転送電極５０４の電極長Ｌ１を第１電荷転送電極４０３の電極長Ｌ２よりも長く形成しても、第２電荷転送電極５０４下のＣＣＤチャネル領域３０２にｎ−型ポテンシャル段差領域４１３およびｎ＋型ポテンシャル段差領域４１５を形成することにより、第２電荷転送電極５０４下の最小電界３１２を大きくすることができるため、読み出し電圧の低減と転送効率の向上を両立させることができる。
【００７３】
さらに、ＣＣＤチャネル領域３０２上の第１電荷転送電極４０３の電荷転送方向の上流側端部４１７の位置を、電荷転送方向に隣り合う光電変換領域の隙間４１８の間に位置するように構成することにより、第１電荷転送電極４０３下の最小電界４１９も大きくすることができるため、この部分での電荷の転送効率を更に向上させることができる。
【００７４】
なお、本実施の形態では、実施の形態３と同様に、第２電荷転送電極５０４下にｎ−型ポテンシャル段差領域３１３およびｎ＋型ポテンシャル段差領域３１５の両方が構成されている場合について説明および例示したが、図１５Ａおよび図１５Ｂに示すように、ｎ−型ポテンシャル段差領域３１３のみが形成されていても良く、あるいは図１６Ａおよび図１６Ｂに示すように、ｎ＋型ポテンシャル段差領域３１５のいずれか一方が形成されていても良く、いずれの構成も同様に第１電荷転送電極４０３下の電荷の転送効率を向上させることができる。
【００７５】
このように、ｎ−型ポテンシャル段差領域３１３あるいはｎ＋型ポテンシャル段差領域３１５のいずれか一方が形成されている固体撮像素子では、図１３Ａおよび図１３Ｂに示したような、ｎ−型ポテンシャル段差領域３１３およびｎ＋型ポテンシャル段差領域３１５の両方が形成されている固体撮像素子に比べて、ポテンシャル段差領域を形成するためのリソグラフィー工程およびイオン注入工程が削減でき、製造工程の短縮と製造コストの削減が可能となる。
【００７６】
以上、上記各実施の形態は、好ましい例について説明したが、本発明はこれらの実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において各種の変更が可能である。例えば、実施の形態１〜４では、１画素当り２つの電荷転送電極で構成されるインターレス方式のインターライン転送型固体撮像素子について説明したが、本発明は、１画素当り３つ以上の電荷転送電極で構成されるプログレッシブ方式のインターライン転送型固体撮像素子にも適用することができる。
【００７７】
また、上記各実施の形態は、第１電荷転送電極が第１層ポリシリコンで形成され、第２電荷転送電極が第２層ポリシリコンで形成される固体撮像素子について説明および例示したが、本発明は、第１電荷転送電極および第２電荷転送電極のいずれも１層のポリシリコン膜で形成される単層電極構成の固体撮像素子にも適用することができる。
【００７８】
また、上記各実施の形態における電荷転送電極は、ポリシリコン膜で形成されている場合に限らず、シリサイド膜、ポリサイド膜、およびその他の導電性電極膜で形成しても良い。
【００７９】
【発明の効果】
以上説明したように、本発明によれば、読み出し電圧を低減させるために、第２電荷転送電極の電極長を第１電荷転送電極の電極長よりも長く形成すると同時に、第２電荷転送電極下のＣＣＤチャネル領域にｎ−型ポテンシャル段差領域およびｎ＋型ポテンシャル段差領域のいずれか、もしくは両方を形成することにより、第２電荷転送電極下の最小電界を大きくすることができるため、読み出し電圧の低減と転送効率の向上を両立させることができる。
【００８０】
また、ＣＣＤチャネル領域上の第１電荷転送電極の電荷転送方向の上流側端部の位置を、電荷転送方向に隣り合う光電変換領域の隙間の間に位置するように構成することにより、第１電荷転送電極下の最小電界も大きくすることができるため、この電極下の転送効率も向上させることができる。
【００８１】
その結果、低消費電力、高速駆動、高画質を実現した固体撮像素子を提供することが可能となる、という格別な効果を奏する。
【図面の簡単な説明】
【図１Ａ】本発明の実施の形態１に係る固体撮像素子における画素構成を示す平面図
【図１Ｂ】図１ＡのＩＩ−ＩＩ’線に沿った断面図
【図２Ａ】図１Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図２Ｂ】図１Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図２Ｃ】図１Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図３Ａ】図１Ｂまたは図２Ｃの垂直ＣＣＤを部分的に示す断面図
【図３Ｂ】図３Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図３Ｃ】図３Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図４】本発明の実施の形態１に係る固体撮像素子における垂直ＣＣＤの構造の変形例を示す断面図
【図５Ａ】本発明の実施の形態２に係る固体撮像素子における画素構成を示す平面図
【図５Ｂ】図５ＡのＩＩ−ＩＩ’線に沿った断面図
【図６Ａ】図５Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図６Ｂ】図５Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図６Ｃ】図５Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図７Ａ】図５Ｂまたは図６Ｃの垂直ＣＣＤを部分的に示す断面図
【図７Ｂ】図７Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図７Ｃ】図７Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図８】本発明の実施の形態２に係る固体撮像素子における垂直ＣＣＤの構造の変形例を示す断面図
【図９Ａ】本発明の実施の形態３に係る固体撮像素子における画素構成を示す平面図
【図９Ｂ】図９ＡのＩＩ−ＩＩ’線に沿った断面図
【図１０Ａ】図９Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図１０Ｂ】図９Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図１０Ｃ】図９Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図１０Ｄ】図９Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図１１Ａ】図９Ｂまたは図１０Ｄの垂直ＣＣＤを部分的に示す断面図
【図１１Ｂ】図１１Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図１１Ｃ】図１１Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図１２Ａ】本発明の実施の形態３に係る固体撮像素子における画素構成の変形例を示す平面図
【図１２Ｂ】図１２ＡのＩＩ−ＩＩ’線に沿った断面図
【図１３Ａ】本発明の実施の形態４に係る固体撮像素子における画素構成を示す平面図
【図１３Ｂ】図１３ＡのＩＩ−ＩＩ’線に沿った断面図
【図１４Ａ】図１３Ｂの垂直ＣＣＤを部分的に示す断面図
【図１４Ｂ】図１４Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極４０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図１４Ｃ】図１４Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図１５Ａ】本発明の実施の形態４に係る固体撮像素子における画素構成の変形例を示す平面図
【図１５Ｂ】図１５ＡのＩＩ−ＩＩ’線に沿った断面図
【図１６Ａ】本発明の実施の形態４に係る固体撮像素子における画素構成の他の変形例を示す平面図
【図１６Ｂ】図１６ＡのＩＩ−ＩＩ’線に沿った断面図
【図１７】従来のインターライン転送型の固体撮像素子の全体構成を概略的に示す模式図
【図１８Ａ】従来の固体撮像素子における画素構成を示す平面図
【図１８Ｂ】図１８ＡのＩＩ−ＩＩ’線に沿った断面図
【図１９Ａ】図１８Ｂの垂直ＣＣＤを部分的に示す断面図
【図１９Ｂ】図１９Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図１９Ｃ】図１９Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【符号の説明】
１００ フォトダイオード
２００ 垂直ＣＣＤ
３００ 信号電荷読み出し部
４００ 水平ＣＣＤ
５００ 出力部
５０１ ｎ型光電変換領域
１０２、２０２、３０２、４０２、５０２ 垂直ＣＣＤのＣＣＤチャネル領域
４０３、５０３ 垂直ＣＣＤの第１電荷転送電極
５０４ 垂直ＣＣＤの第２電荷転送電極
５０５ 第２電荷転送電極の光電変換領域からの電荷読み出し部分
５０６ ｎ型半導体基板
５０７ ｐ型ウェル
５０８ ｐ型読み出し領域
５０９ ｐ＋ 型素子分離領域
５１０ ゲート絶縁膜
５１１ 層間絶縁膜
１１２、２１２、３１２、４１２、５１２ 第２電荷転送電極下の最小電界
１１３、１１３ａ、２１３、３１３ ｎ−型ポテンシャル段差領域
１１３ｂ ｎ−−型ポテンシャル段差領域
１１４、２１４、３１４ ポテンシャル段差
２１５、２１５ｂ、３１５ ｎ＋型ポテンシャル段差領域
２１５ａ ｎ＋＋型ポテンシャル段差領域
１１６、２１６、３１６ａ、３１６ｂ フォトレジスト
４１７ ＣＣＤチャネル領域上における第１電荷転送電極の電荷転送方向の上流側端部
４１８ 電荷転送方向に隣り合う光電変換領域の隙間
４１９ 第１電荷転送電極下の最小電界
【発明の属する技術分野】
本発明は、固体撮像素子に関し、特に、インターライン転送型の固体撮像素子のような、光電変換領域にて生成され同領域に蓄積された信号電荷をＣＣＤ（電荷結合素子）を介して読み出すように構成された固体撮像素子に関する。
【０００２】
【従来の技術】
近年、固体撮像素子を用いた家庭用ビデオカメラ、デジタルカメラが広く普及している。これらのカメラでは、光電変換領域で生成され、同領域に蓄積された信号電荷を、ＣＣＤを介して読み出すインターライン転送型の固体撮像素子が広く利用されている。このようなインターライン転送型の固体撮像素子では、消費電力を低減するため、また搭載している液晶モニターと電源を共通化するために、読み出し電圧を低減させる取り組みがなされている。
【０００３】
この読み出し電圧を低減する取り組みとして、垂直ＣＣＤを構成する複数の電荷転送電極のうち、光電変換領域で生成および蓄積された信号電荷を垂直ＣＣＤに送る読み出しゲートを兼ねる電荷転送電極を、それ以外の電荷転送電極よりも転送方向の電極長が長くなるように構成した固体撮像素子が提案されている（例えば、特許文献１参照）。以下に、このような読み出し電圧を低減させた従来のインターライン転送型の固体撮像素子について説明する。
【０００４】
図１７は、従来のインターライン転送型の固体撮像素子の全体構成を概略的に示す模式図である。図１７において、１００は光電変換を行うフォトダイオード、２００は信号電荷を縦方向に転送する垂直ＣＣＤ、３００は、信号電荷をフォトダイオード１００から垂直ＣＣＤ２００へ読み出すための信号電荷読み出し部、４００は信号電荷を横方向に転送する水平ＣＣＤ、５００は信号電荷を検知し増幅する出力部である。通常、光電変換を行うフォトダイオード１００および垂直ＣＣＤ２００の組で構成される領域Ｉを画素と呼んでいる。
【０００５】
このように構成された固体撮像素子の動作は概略次の通りである。各フォトダイオード１００は、光電変換により入射光量に応じた信号電荷を生成し蓄積しておく。一定の蓄積期間経過後の垂直ブランキング期間内に、フォトダイオード内に蓄積された信号電荷は、信号電荷読み出し部３００を介して隣接する垂直ＣＣＤ２００に一括して読み出される。続いて、この信号電荷は、複数の垂直ＣＣＤ２００を並列に図の下方に向かって一段ずつ転送され、各垂直ＣＣＤの最終転送段から１行分ずつ水平ＣＣＤ４００へ転送される。次いで、この信号電荷は、水平ＣＣＤ４００を図の左方に順次転送され、出力部５００において電圧信号に変換された後、時系列の映像信号として出力される。
【０００６】
図１８Ａは、図１７のＩにて囲まれた部分の画素構成を示す平面図であり、図１８Ｂは、図１８ＡのＩＩ−ＩＩ’線に沿った断面図である。図１８Ａまたは図１８Ｂにおいて、５０１はｎ型拡散層からなる光電変換領域、５０２はｎ型拡散層からなる垂直ＣＣＤ２００のＣＣＤチャネル領域、５０３は第１層ポリシリコンにより形成された垂直ＣＣＤ２００の第１電荷転送電極、５０４は第２層ポリシリコンにより形成された垂直ＣＣＤ２００の第２電荷転送電極、５０５は第２電荷転送電極５０４の光電変換領域５０１からの電荷読み出し部分、５０６はｎ型半導体基板、５０７はｐ型ウェル、５０８は光電変換領域５０１内に蓄積された信号電荷をＣＣＤチャネル領域５０２へ読み出すためのｐ型読み出し領域、５０９は各光電変換領域５０１やＣＣＤチャネル領域５０２を互いに分離するためのｐ＋型素子分離領域、５１０はゲート絶縁膜、５１１は第１電荷転送電極５０３と第２電荷転送電極５０４を絶縁するための層間絶縁膜である。なお、図１８Ｂにおいて、ΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４は転送クロックを示す。
【０００７】
光電変換領域５０１において光電変換により生成されここに蓄積された信号電荷は、第２電荷転送電極５０４に例えば８〜１５Ｖの電圧振幅を有する読み出しパルスを印加するすることにより、ｐ型読み出し領域５０８を通ってＣＣＤチャネル領域５０２へ読み出される。その後、第１電荷転送電極５０３および第２電荷転送電極５０４に例えば−５〜−８Ｖの電圧振幅を有する転送パルスを印加することにより、信号電荷はＣＣＤチャネル領域５０２を、図１８Ｂにおいて右から左へ転送される。ｐ型読み出し領域５０８は、第２電荷転送電極５０４に読み出しパルスが印加されたときに導通して光電変換領域５０１内の信号電荷を完全にＣＣＤチャネル領域内へ転送できるように、かつ、第１電荷転送電極５０３および第２電荷転送電極５０４に転送パルスが印加されてＣＣＤチャネル領域５０２内を信号電荷が転送されているときには、非導通状態を維持できるように、その不純物濃度が最適値に設定されている。
【０００８】
【特許文献１】
特許第２９５０３１７号公報
【０００９】
【発明が解決しようとする課題】
光電変換領域５０１に蓄積された電荷をＣＣＤチャネル領域５０２に読み出すために、第２電荷転送電極５０４に印加する電圧振幅は、駆動回路の制約から１５Ｖ以下であることが要求される。ここで、素子分離領域５０９および第１電荷転送電極５０３により規定される第２電荷転送電極５０４の電荷読み出し部分５０５の幅Ｗ（図１８Ａ）が狭いと、狭チャネル効果によりｐ型読み出し領域５０８が導通しにくくなり、読み出し電圧が増加する。
【００１０】
この問題を回避するために、従来の固体撮像素子では、電荷読み出し部分５０５の幅Ｗを狭チャネル効果が顕著に現れない程度に広げて形成していた。すなわち、図１８Ｂに示されるように、読み出しゲートを兼ねる第２電荷転送電極５０４の電極長Ｌ１が、第１電荷転送電極５０３の電極長Ｌ２と比較して長くなるように電荷読み出し部分５０５が形成されていた。
【００１１】
一般に、ＣＣＤの転送効率は主として転送電極と転送電極との間に発生するフリンジ電界により決定される。特に、転送電極下の最小電界に大きく依存し、最小電界が大きいほど転送に要する時間（転送時間）が短くなり、転送効率は向上する。
【００１２】
図１９Ａは、図１８Ｂの垂直ＣＣＤを部分的に示す断面図で、図１９Ｂは、この垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図で、図１９Ｃは、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図である。図１９Ｂおよび図１９Ｃにおいて、ポテンシャルは下向きを正にとって示されている。
【００１３】
図１９Ａに示されるように、従来の固体撮像素子では、読み出し電圧を低減するために、第２電荷転送電極５０４の電極長Ｌ１は、第１電荷転送電極５０３の電極長Ｌ２よりも長く形成されていた。そのため、ΦＶ１の印加されている第２電荷転送電極５０４下の最小電界５１２は、図１９Ｃに示されるように、電極長が長く形成されている第２電荷転送電極５０４の中央部にあらわれ、その値はこの電極の電極長Ｌ１が長くなるほど低くなっていった。
【００１４】
このように、従来の固体撮像素子では、読み出し電圧を低減するために第２電荷転送電極５０４の電極長Ｌ１を長くすればするほど最小電界が弱くなり、転送効率が低下するという問題を抱えていた。
【００１５】
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、読み出し電圧を低減するために電荷転送電極の電極長を長くしても、その電荷転送電極下の最小電界を大きくして転送効率を向上させ、読み出し電圧の低減と転送効率の向上を両立させた固体撮像素子を提供することにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る固体撮像素子は、第１導電型半導体基板または第１導電型ウェルの表面領域に形成された複数の第２導電型光電変換領域と、光電変換領域に隣接して設けられた第２導電型ＣＣＤチャネル領域と、光電変換領域とＣＣＤチャネル領域との間に設けられた第１導電型電荷読み出し領域と、光電変換領域の読み出し領域を除く周囲に設けられた第１導電型素子分離領域と、ＣＣＤチャネル領域上に設けられた複数の第１電荷転送電極と、複数の第１電荷転送電極間に設けられた第２の電荷転送電極とを有する固体撮像素子であって、第２電荷転送電極は、第１電荷転送電極よりも電荷転送方向の電極長が長く、かつ光電変換領域からの電荷読み出しゲートを兼ねており、さらに第２電荷転送電極下のＣＣＤチャネル領域には、電荷転送方向に向かって深くなっていくポテンシャル勾配が設けられていることを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照して説明する。なお、以下の各実施の形態において、インターライン転送型の固体撮像素子の全体構成および信号電荷の読み出しおよび転送動作については、図１７を参照して説明した従来例と同様である。以下の各実施の形態が従来例と異なるのは、画素を構成する部分、特に垂直ＣＣＤの構造にある。よって、以下では主に垂直ＣＣＤの構造および製造方法について説明する。なお、従来例と同様の構造を有する部分については、同一の符号を付して説明を省略する。
【００１８】
（実施の形態１）
図１Ａは、本発明の実施の形態１に係る固体撮像素子における画素構成を示す平面図であり、図１Ｂは、図１ＡのＩＩ−ＩＩ’線に沿った断面図である。
【００１９】
図１Ａおよび図１Ｂにおいて、本実施の形態が、図１８Ａおよび図１８Ｂに示す従来例と異なるのは、第２電荷転送電極５０４下でＣＣＤチャネル領域１０２の電荷転送方向の上流側部分にポテンシャル勾配を形成するためのｎ−型ポテンシャル段差領域１１３を設けた点にある。
【００２０】
次に、かかる固体撮像素子の製造方法について、図２Ａ、図２Ｂおよび図２Ｃを参照して説明する。図２Ａ〜図２Ｃは、図１Ｂに断面図で示す垂直ＣＣＤの各製造工程における断面図である。
【００２１】
まず、図２Ａに示すように、ｎ型半導体基板５０６にｐ型不純物をイオン注入することによりｐ型ウェル５０７が形成され、ｐ型ウェル５０７の表面領域にｎ型不純物をイオン注入することによりＣＣＤチャネル領域１０２が形成され、ＣＣＤチャネル領域１０２の表面に熱酸化膜およびＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）窒化膜を成長させることによりゲート絶縁膜５１０が形成され、ゲート絶縁膜５１０上に第１層ポリシリコンを形成した後に、これをパターニング除去することにより第１電荷転送電極５０３が形成される。
【００２２】
次に、図２Ｂに示すように、第１電荷転送電極５０３の電荷転送方向の上流側部分に開口の開いたフォトレジスト１１６が形成され、フォトレジスト１１６および第１電荷転送電極５０３をマスクとして、自己整合的にボロンなどのｐ型不純物をイオン注入することによりｎ−型ポテンシャル段差領域１１３が形成される。
【００２３】
次に、図２Ｃに示すように、フォトレジスト１１６を除去した後、第１電荷転送電極５０３の周囲を熱酸化することにより層間絶縁膜５１１が形成され、ゲート絶縁膜５１０上の第１電荷転送電極５０３の隙間に第２層ポリシリコンからなる第２電荷転送電極５０４が形成されることにより、本実施の形態による固体撮像素子が製造される。
【００２４】
次に、このようにして製造された固体撮像素子の利点について、図３Ａ、図３Ｂおよび図３Ｃを参照して説明する。
【００２５】
図３Ａは、図１Ｂまたは図２Ｃの垂直ＣＣＤを部分的に示す断面図で、図３Ｂは、この垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図で、図３Ｃは、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図である。図３Ｂおよび図３Ｃにおいて、ポテンシャルは下向きを正にとって示されている。
【００２６】
前にも述べたように、一般に、ＣＣＤの転送効率は、主として転送電極と転送電極との間に発生するフリンジ電界により決定され、特に、転送電極下の最小電界に大きく依存し、最小電界が大きいほど転送に要する時間（転送時間）が短くなり、転送効率は向上する。
【００２７】
図３Ａに示されるように、本実施の形態による固体撮像素子では、読み出し電圧を低減するために、第２電荷転送電極５０４の電極長Ｌ１は、第１電荷転送電極５０３の電極長Ｌ２よりも長く形成されると同時に、第２電荷転送電極５０４下のＣＣＤチャネル領域１０２には、ポテンシャル勾配を形成するためのｎ−型ポテンシャル段差領域１１３が形成されている。
【００２８】
その結果、図３Ｃに示されるように、第２電荷転送電極５０４の下には、ｎ−型ポテンシャル段差領域１１３により１段のポテンシャル段差１１４が形成され、第２電荷転送電極５０４下の最小電界１１２は、従来例の固体撮像素子の最小電界５１２よりも大きくなる。
【００２９】
このように、本実施の形態による固体撮像素子によれば、読み出し電圧を低減させるために、第２電荷転送電極５０４の電極長Ｌ１を第１電荷転送電極５０３の電極長Ｌ２よりも長く形成しても、第２電荷転送電極５０４下でＣＣＤチャネル領域１０２の電荷転送方向で上流側部分にｎ−型ポテンシャル段差領域１１３を形成することにより、第２電荷転送電極５０４下の最小電界１１２を大きくすることができるため、読み出し電圧の低減と転送効率の向上を両立させることができる。
【００３０】
また、本実施の形態による固体撮像素子では、ＣＣＤチャネル領域１０２の一部にｎ−型ポテンシャル段差領域１１３を形成することにより、従来例の固体撮像素子よりもｎ−型ポテンシャル段差領域１１３のポテンシャルの広がりが抑えられるため、ＣＣＤチャネル領域１０２以外で光電変換により発生し、ＣＣＤチャネル領域１０２に直接電荷が流れ込むことにより発生するスミアを低減でき、またｎ−型ポテンシャル段差領域１１３で発生する暗電流を低減できる。
【００３１】
さらに、本実施の形態による固体撮像素子の製造方法では、ｎ−型ポテンシャル段差領域１１３の電荷転送方向の上流側部分が第１電荷転送電極５０３に対して自己整合的に形成されるため、マスクの合わせずれなどによりｎ−型ポテンシャル段差領域１１３が第１電荷転送電極５０３の下に入り込んだり、第１電荷転送電極５０３の電荷転送方向の下流側部分との間に隙間が生じたりすることが無いため、安定して転送効率の高い固体撮像素子を製造することができる。
【００３２】
なお、上記本実施の形態では、第２電荷転送電極５０４下にｎ−型ポテンシャル段差領域１１３を１つ形成することにより、１段のポテンシャル段差を形成するものとして説明および例示した。しかし、本発明はこれに限定されず、本実施の形態の変形例として図４に示すように、第２電荷転送電極５０４下のＣＣＤチャネル領域１０２にｎ−型ポテンシャル段差領域１１３ａおよびｎ−−型ポテンシャル段差領域１１３ｂを形成するなどの方法により、２段以上のポテンシャル段差を形成しても良い。これにより、第２電荷転送電極５０４下の最小電界がさらに大きくなるため、転送効率をいっそう向上させることができる。
【００３３】
（実施の形態２）
図５Ａは、本発明の実施の形態２に係る固体撮像素子における画素構成を示す平面図であり、図５Ｂは、図５ＡのＩＩ−ＩＩ’線に沿った断面図である。
【００３４】
図５Ａおよび図５Ｂにおいて、本実施の形態が、図１Ａおよび図１Ｂに示す実施の形態１と異なるのは、第２電荷転送電極５０４下でＣＣＤチャネル領域２０２の電荷転送方向の下流側部分にポテンシャル勾配を形成するためのｎ＋型ポテンシャル段差領域２１５を設けた点にある。
【００３５】
次に、かかる固体撮像素子の製造方法について、図６Ａ、図６Ｂおよび図６Ｃを参照して説明する。図６Ａ〜図６Ｃは、図５Ｂに断面図で示す垂直ＣＣＤの各製造工程における断面図である。
【００３６】
まず、図６Ａに示すように、ｎ型半導体基板５０６にｐ型不純物をイオン注入することによりｐ型ウェル５０７が形成され、ｐ型ウェル５０７の表面領域にｎ型不純物をイオン注入することによりＣＣＤチャネル領域２０２が形成され、ＣＣＤチャネル領域２０２の表面に熱酸化膜およびＣＶＤ窒化膜を成長させることによりゲート絶縁膜５１０が形成され、ゲート絶縁膜５１０上に第１層ポリシリコンを形成した後に、これをパターニング除去することにより第１電荷転送電極５０３が形成される。ここまでは、実施の形態１と同じである。
【００３７】
次に、図６Ｂに示すように、第１電荷転送電極５０３の電荷転送方向の下流側部分に開口の開いたフォトレジスト２１６が形成され、フォトレジスト２１６および第１電荷転送電極５０３をマスクとして、自己整合的にリンやヒ素などのｎ型不純物をイオン注入することによりｎ＋型ポテンシャル段差領域２１５が形成される。
【００３８】
次に、図６Ｃに示すように、フォトレジスト２１６を除去した後、第１電荷転送電極５０３の周囲を熱酸化することにより層間絶縁膜５１１が形成され、ゲート絶縁膜５１０上の第１電荷転送電極５０３の隙間に第２層ポリシリコンからなる第２電荷転送電極５０４が形成されることにより、本実施の形態による固体撮像素子が製造される。
【００３９】
次に、このようにして製造された固体撮像素子の利点について、図７Ａ、図７Ｂおよび図７Ｃを参照して説明する。
【００４０】
図７Ａは、図５Ｂまたは図６Ｃの垂直ＣＣＤを部分的に示す断面図で、図７Ｂは、この垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図で、図７Ｃは、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図である。図７Ｂおよび図７Ｃにおいて、ポテンシャルは下向きを正にとって示されている。
【００４１】
前にも述べたように、一般に、ＣＣＤの転送効率は、主として転送電極と転送電極との間に発生するフリンジ電界により決定され、特に、転送電極下の最小電界に大きく依存し、最小電界が大きいほど転送に要する時間（転送時間）が短くなり、転送効率は向上する。
【００４２】
図７Ａに示されるように、本実施の形態による固体撮像素子では、読み出し電圧を低減するために、第２電荷転送電極５０４の電極長Ｌ１は、第１電荷転送電極５０３の電極長Ｌ２よりも長く形成されると同時に、第２電荷転送電極５０４下でＣＣＤチャネル領域２０２の電荷転送方向の下流側部分には、ポテンシャル勾配を形成するためのｎ＋型ポテンシャル段差領域２１５が形成されている。
【００４３】
その結果、図７Ｃに示されるように、第２電荷転送電極５０４の下には、ｎ＋型ポテンシャル段差領域２１５により１段のポテンシャル段差２１４が形成され、第２電荷転送電極５０４下の最小電界２１２は、従来例の固体撮像素子の最小電界５１２よりも大きくなる。
【００４４】
このように、本実施の形態による固体撮像素子によれば、読み出し電圧を低減させるために、第２電荷転送電極５０４の電極長Ｌ１を第１電荷転送電極５０３の電極長Ｌ２よりも長く形成しても、第２電荷転送電極５０４下でＣＣＤチャネル領域２０２の電荷転送方向の下流側部分にｎ＋型ポテンシャル段差領域２１５を形成することにより、第２電荷転送電極５０４下の最小電界２１２を大きくすることができるため、読み出し電圧の低減と転送効率の向上を両立させることができる。
【００４５】
また、本実施の形態による固体撮像素子では、ＣＣＤチャネル領域２０２の一部にｎ＋型ポテンシャル段差領域２１５を形成することにより、従来例の固体撮像素子よりもｎ＋型ポテンシャル段差領域２１５のｎ型不純物濃度を高くすることができるため、垂直ＣＣＤの最大転送電荷量を増加させることができる。
【００４６】
さらに、本実施の形態による固体撮像素子の製造方法では、ｎ＋型ポテンシャル段差領域２１５の電荷転送方向の下流側部分が第１電荷転送電極５０３に対して自己整合的に形成されるため、マスクの合わせずれなどによりｎ＋型ポテンシャル段差領域２１５が第１電荷転送電極５０３の下に入り込んだり、第１電荷転送電極５０３の電荷転送方向の上流側部分との間に隙間が生じたりすることが無いため、安定して転送効率の高い固体撮像素子を製造することができる。
【００４７】
なお、上記本実施の形態では、第２電荷転送電極５０４下にｎ＋型ポテンシャル段差領域２１５を１つ形成することにより、１段のポテンシャル段差を形成するものとして説明および例示した。しかし、本発明はこれに限定されず、本実施の形態の変形例として図８に示すように、第２電荷転送電極５０４下のＣＣＤチャネル領域２０２にｎ＋＋型ポテンシャル段差領域２１５ａおよびｎ＋型ポテンシャル段差領域２１５ｂを形成するなどの方法により、２段以上のポテンシャル段差を形成しても良い。これにより、第２電荷転送電極５０４下の最小電界がさらに大きくなるため、転送効率をいっそう向上させることができる。
【００４８】
（実施の形態３）
図９Ａは、本発明の実施の形態３に係る固体撮像素子における画素構成を示す平面図であり、図９Ｂは、図９ＡのＩＩ−ＩＩ’線に沿った断面図である。
【００４９】
図９Ａおよび図９Ｂにおいて、本実施の形態が、図１Ａおよび図１Ｂに示す実施の形態１と異なるのは、第２電荷転送電極５０４下でＣＣＤチャネル領域３０２において、電荷転送方向の上流側部分にポテンシャル勾配を形成するためのｎ−型ポテンシャル段差領域３１３と、電荷転送方向の下流側部分にポテンシャル勾配を形成するためのｎ＋型ポテンシャル段差領域３１５とを設けた点にある。
【００５０】
次に、かかる固体撮像素子の製造方法について、図１０Ａ、図１０Ｂ、図１０Ｃおよび図１０Ｄを参照して説明する。図１０Ａ〜図１０Ｄは、図９Ｂに断面図で示す垂直ＣＣＤの各製造工程における断面図である。
【００５１】
まず、図１０Ａに示すように、ｎ型半導体基板５０６にｐ型不純物をイオン注入することによりｐ型ウェル５０７が形成され、ｐ型ウェル５０７の表面領域にｎ型不純物をイオン注入することによりＣＣＤチャネル領域３０２が形成され、ＣＣＤチャネル領域３０２の表面に熱酸化膜およびＣＶＤ窒化膜を成長させることによりゲート絶縁膜５１０が形成され、ゲート絶縁膜５１０上に第１層ポリシリコンを形成した後に、これをパターニング除去することにより第１電荷転送電極５０３が形成される。
【００５２】
次に、図１０Ｂに示すように、第１電荷転送電極５０３の電荷転送方向の上流側部分に開口の開いたフォトレジスト３１６ａが形成され、フォトレジスト３１６ａおよび第１電荷転送電極５０３をマスクとして、自己整合的にボロンなどのｐ型不純物をイオン注入することによりｎ−型ポテンシャル段差領域３１３が形成される。
【００５３】
次に、図１０Ｃに示すように、第１電荷転送電極５０３の電荷転送方向の下流側部分に開口の開いたフォトレジスト３１６ｂが形成され、フォトレジスト３１６ｂおよび第１電荷転送電極５０３をマスクとして、自己整合的にリンやヒ素などのｎ型不純物をイオン注入することによりｎ＋型ポテンシャル段差領域３１５が形成される。
【００５４】
次に、図１０Ｄに示すように、第１電荷転送電極５０３の周囲を熱酸化することにより層間絶縁膜５１１が形成され、ゲート絶縁膜５１０上の第１電荷転送電極５０３の隙間に第２層ポリシリコンからなる第２電荷転送電極５０４が形成されることにより、本実施の形態による固体撮像素子が製造される。
【００５５】
次に、このようにして製造された固体撮像素子の利点について、図１１Ａ、図１１Ｂおよび図１１Ｃを参照して説明する。
【００５６】
図１１Ａは、図９Ｂまたは図１０Ｄの垂直ＣＣＤを部分的に示す断面図で、図１１Ｂは、この垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図で、図１１Ｃは、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図である。図１１Ｂおよび図１１Ｃにおいて、ポテンシャルは下向きを正にとって示されている。
【００５７】
前にも述べたように、一般に、ＣＣＤの転送効率は、主として転送電極と転送電極との間に発生するフリンジ電界により決定され、特に、転送電極下の最小電界に大きく依存し、最小電界が大きいほど転送に要する時間（転送時間）が短くなり、転送効率は向上する。
【００５８】
図１１Ａに示されるように、本実施の形態による固体撮像素子では、読み出し電圧を低減するために、第２電荷転送電極５０４の電極長Ｌ１は、第１電荷転送電極５０３の電極長Ｌ２よりも長く形成されると同時に、第２電荷転送電極３０４下のＣＣＤチャネル領域３０２において、電荷転送方向の上流側部分には、ポテンシャル勾配を形成するためのｎ−型ポテンシャル段差領域３１３が形成され、電荷転送方向の下流側部分には、ポテンシャル勾配を形成するためのｎ＋型ポテンシャル段差領域３１５が形成されている。
【００５９】
その結果、図１１Ｃに示されるように、第２電荷転送電極５０４の下には、ｎ−型ポテンシャル段差領域３１３およびｎ＋型ポテンシャル段差領域３１５により２段のポテンシャル段差３１４が形成され、第２電荷転送電極５０４下の最小電界３１２は、実施の形態１および２による固体撮像素子の最小電界よりも更に大きくなる。
【００６０】
このように、本実施の形態による固体撮像素子によれば、読み出し電圧を低減させるために、第２電荷転送電極５０４の電極長Ｌ１を第１電荷転送電極５０３の電極長Ｌ２よりも長く形成しても、第２電荷転送電極５０４下のＣＣＤチャネル領域３０２において、電荷転送方向の上流側にｎ−型ポテンシャル段差領域３１３を形成し、電荷転送方向の下流側にｎ＋型ポテンシャル段差領域３１５を形成することにより、第２電荷転送電極５０４下の最小電界３１２を更に大きくすることができるため、読み出し電圧の低減と転送効率のいっそうの向上を両立させることができる。
【００６１】
また、本実施の形態による固体撮像素子の製造方法では、ｎ−型ポテンシャル段差領域３１３の電荷転送方向の上流側部分と、ｎ＋型ポテンシャル段差領域３１５の電荷転送方向の下流側部分とが、第１電荷転送電極５０３に対して自己整合的に形成されるため、マスクの合わせずれなどによりｎ−型ポテンシャル段差領域３１３およびｎ＋型ポテンシャル段差領域３１５が第１電荷転送電極５０３の下に入り込んだり、第１電荷転送電極５０３との間に隙間が生じたりすることが無いため、安定して転送効率の高い固体撮像素子を製造することができる。
【００６２】
なお、本実施の形態の変形例として、図１２Ａの平面図および図１２Ｂの断面図で示されるように、実施の形態１および２の固体撮像素子よりも、第１電荷転送電極３０３の電極長Ｌ２’を短くして（Ｌ２’＜Ｌ２）、第２電荷転送電極３０４の電極長Ｌ１’を長くする（Ｌ１’＞Ｌ１）ことにより、電荷読み出し部分３０５の幅Ｗ’（図１２Ａ）を広く形成する（Ｗ’＞Ｗ）ことができるため、高い転送効率を維持しながら、実施の形態１および２による固体撮像素子よりも読み出し電圧を更に低減することができる。
【００６３】
（実施の形態４）
図１３Ａは、本発明の実施の形態４に係る固体撮像素子における画素構成を示す平面図であり、図１３Ｂは、図１３ＡのＩＩ−ＩＩ’線に沿った断面図である。
【００６４】
図１３Ａおよび図１３Ｂにおいて、本実施の形態が、図９Ａおよび図９Ｂに示す実施の形態３と異なるのは、ＣＣＤチャネル領域３０２上の第１電荷転送電極４０３の電荷転送方向の上流側端部４１７の位置が、電荷転送方向に隣り合う光電変換領域の隙間４１８の間に位置するように構成されている点にある。その他の部分については、実施の形態３と同様であるので、同一の符号を付して説明を省略する。
【００６５】
次に、かかる固体撮像素子の利点について、図１４Ａ、図１４Ｂおよび図１４Ｃを参照して説明する。
【００６６】
図１４Ａは、図１３Ｂの垂直ＣＣＤを部分的に示す断面図で、図１４Ｂは、この垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極４０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図で、図１４Ｃは、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図である。図１４Ｂおよび図１４Ｃにおいて、ポテンシャルは下向きを正にとって示されている。
【００６７】
前にも述べたように、一般に、ＣＣＤの転送効率は、主として転送電極と転送電極との間に発生するフリンジ電界により決定され、特に、転送電極下の最小電界に大きく依存し、最小電界が大きいほど転送に要する時間（転送時間）が短くなり、転送効率は向上する。
【００６８】
図１４Ａに示されるように、本実施の形態による固体撮像素子では、読み出し電圧を低減するために、第２電荷転送電極５０４の電極長Ｌ１は、第１電荷転送電極４０３の電極長Ｌ２よりも長く形成されると同時に、第２電荷転送電極５０４下のＣＣＤチャネル領域３０２において、電荷転送方向の上流側部分には、ポテンシャル勾配を形成するためのｎ−型ポテンシャル段差領域３１３が形成され、電荷転送方向の下流側部分には、ポテンシャル勾配を形成するためのｎ＋型ポテンシャル段差領域３１５が形成されている。
【００６９】
その結果、図１４Ｃに示されるように、第２電荷転送電極５０４の下には、ｎ−型ポテンシャル段差領域３１３およびｎ＋型ポテンシャル段差領域３１５により２段のポテンシャル段差３１４が形成され、第２電荷転送電極５０４下の最小電界３１２は、実施の形態３と同様に、大きくなる。
【００７０】
さらに、本実施の形態による固体撮像素子では、図１４Ａに示されるように、ＣＣＤチャネル領域３０２上の第１電荷転送電極４０３の電荷転送方向の上流側端部４１７の位置が、電荷転送方向に隣り合う光電変換領域の隙間４１８の間に位置するように構成されている。すなわち、第１電荷転送電極４０３下のＣＣＤチャネル領域３０２における電荷転送方向の上流側部分のみがｐ＋型素子分離領域５０９に挟まれるように構成されている。
【００７１】
その結果、図１４Ｂに示されるように、ｐ＋型素子分離領域５０９による狭チャネル効果が、この上流側部分のみに寄与するようになるため、第１電荷転送電極４０３下のＣＣＤチャネル領域にも、第２電荷転送電極５０４と同様に、ポテンシャル勾配が形成されるようになり、第１電荷転送電極４０３下の最小電界４１９は、従来例および実施の形態１〜３の固体撮像素子のそれよりも大きくなる。
【００７２】
このように、本実施の形態による固体撮像素子によれば、読み出し電圧を低減させるために、第２電荷転送電極５０４の電極長Ｌ１を第１電荷転送電極４０３の電極長Ｌ２よりも長く形成しても、第２電荷転送電極５０４下のＣＣＤチャネル領域３０２にｎ−型ポテンシャル段差領域４１３およびｎ＋型ポテンシャル段差領域４１５を形成することにより、第２電荷転送電極５０４下の最小電界３１２を大きくすることができるため、読み出し電圧の低減と転送効率の向上を両立させることができる。
【００７３】
さらに、ＣＣＤチャネル領域３０２上の第１電荷転送電極４０３の電荷転送方向の上流側端部４１７の位置を、電荷転送方向に隣り合う光電変換領域の隙間４１８の間に位置するように構成することにより、第１電荷転送電極４０３下の最小電界４１９も大きくすることができるため、この部分での電荷の転送効率を更に向上させることができる。
【００７４】
なお、本実施の形態では、実施の形態３と同様に、第２電荷転送電極５０４下にｎ−型ポテンシャル段差領域３１３およびｎ＋型ポテンシャル段差領域３１５の両方が構成されている場合について説明および例示したが、図１５Ａおよび図１５Ｂに示すように、ｎ−型ポテンシャル段差領域３１３のみが形成されていても良く、あるいは図１６Ａおよび図１６Ｂに示すように、ｎ＋型ポテンシャル段差領域３１５のいずれか一方が形成されていても良く、いずれの構成も同様に第１電荷転送電極４０３下の電荷の転送効率を向上させることができる。
【００７５】
このように、ｎ−型ポテンシャル段差領域３１３あるいはｎ＋型ポテンシャル段差領域３１５のいずれか一方が形成されている固体撮像素子では、図１３Ａおよび図１３Ｂに示したような、ｎ−型ポテンシャル段差領域３１３およびｎ＋型ポテンシャル段差領域３１５の両方が形成されている固体撮像素子に比べて、ポテンシャル段差領域を形成するためのリソグラフィー工程およびイオン注入工程が削減でき、製造工程の短縮と製造コストの削減が可能となる。
【００７６】
以上、上記各実施の形態は、好ましい例について説明したが、本発明はこれらの実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において各種の変更が可能である。例えば、実施の形態１〜４では、１画素当り２つの電荷転送電極で構成されるインターレス方式のインターライン転送型固体撮像素子について説明したが、本発明は、１画素当り３つ以上の電荷転送電極で構成されるプログレッシブ方式のインターライン転送型固体撮像素子にも適用することができる。
【００７７】
また、上記各実施の形態は、第１電荷転送電極が第１層ポリシリコンで形成され、第２電荷転送電極が第２層ポリシリコンで形成される固体撮像素子について説明および例示したが、本発明は、第１電荷転送電極および第２電荷転送電極のいずれも１層のポリシリコン膜で形成される単層電極構成の固体撮像素子にも適用することができる。
【００７８】
また、上記各実施の形態における電荷転送電極は、ポリシリコン膜で形成されている場合に限らず、シリサイド膜、ポリサイド膜、およびその他の導電性電極膜で形成しても良い。
【００７９】
【発明の効果】
以上説明したように、本発明によれば、読み出し電圧を低減させるために、第２電荷転送電極の電極長を第１電荷転送電極の電極長よりも長く形成すると同時に、第２電荷転送電極下のＣＣＤチャネル領域にｎ−型ポテンシャル段差領域およびｎ＋型ポテンシャル段差領域のいずれか、もしくは両方を形成することにより、第２電荷転送電極下の最小電界を大きくすることができるため、読み出し電圧の低減と転送効率の向上を両立させることができる。
【００８０】
また、ＣＣＤチャネル領域上の第１電荷転送電極の電荷転送方向の上流側端部の位置を、電荷転送方向に隣り合う光電変換領域の隙間の間に位置するように構成することにより、第１電荷転送電極下の最小電界も大きくすることができるため、この電極下の転送効率も向上させることができる。
【００８１】
その結果、低消費電力、高速駆動、高画質を実現した固体撮像素子を提供することが可能となる、という格別な効果を奏する。
【図面の簡単な説明】
【図１Ａ】本発明の実施の形態１に係る固体撮像素子における画素構成を示す平面図
【図１Ｂ】図１ＡのＩＩ−ＩＩ’線に沿った断面図
【図２Ａ】図１Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図２Ｂ】図１Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図２Ｃ】図１Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図３Ａ】図１Ｂまたは図２Ｃの垂直ＣＣＤを部分的に示す断面図
【図３Ｂ】図３Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図３Ｃ】図３Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図４】本発明の実施の形態１に係る固体撮像素子における垂直ＣＣＤの構造の変形例を示す断面図
【図５Ａ】本発明の実施の形態２に係る固体撮像素子における画素構成を示す平面図
【図５Ｂ】図５ＡのＩＩ−ＩＩ’線に沿った断面図
【図６Ａ】図５Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図６Ｂ】図５Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図６Ｃ】図５Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図７Ａ】図５Ｂまたは図６Ｃの垂直ＣＣＤを部分的に示す断面図
【図７Ｂ】図７Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図７Ｃ】図７Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図８】本発明の実施の形態２に係る固体撮像素子における垂直ＣＣＤの構造の変形例を示す断面図
【図９Ａ】本発明の実施の形態３に係る固体撮像素子における画素構成を示す平面図
【図９Ｂ】図９ＡのＩＩ−ＩＩ’線に沿った断面図
【図１０Ａ】図９Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図１０Ｂ】図９Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図１０Ｃ】図９Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図１０Ｄ】図９Ｂに断面図で示す垂直ＣＣＤの一製造工程における断面図
【図１１Ａ】図９Ｂまたは図１０Ｄの垂直ＣＣＤを部分的に示す断面図
【図１１Ｂ】図１１Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図１１Ｃ】図１１Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図１２Ａ】本発明の実施の形態３に係る固体撮像素子における画素構成の変形例を示す平面図
【図１２Ｂ】図１２ＡのＩＩ−ＩＩ’線に沿った断面図
【図１３Ａ】本発明の実施の形態４に係る固体撮像素子における画素構成を示す平面図
【図１３Ｂ】図１３ＡのＩＩ−ＩＩ’線に沿った断面図
【図１４Ａ】図１３Ｂの垂直ＣＣＤを部分的に示す断面図
【図１４Ｂ】図１４Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極４０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図１４Ｃ】図１４Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図１５Ａ】本発明の実施の形態４に係る固体撮像素子における画素構成の変形例を示す平面図
【図１５Ｂ】図１５ＡのＩＩ−ＩＩ’線に沿った断面図
【図１６Ａ】本発明の実施の形態４に係る固体撮像素子における画素構成の他の変形例を示す平面図
【図１６Ｂ】図１６ＡのＩＩ−ＩＩ’線に沿った断面図
【図１７】従来のインターライン転送型の固体撮像素子の全体構成を概略的に示す模式図
【図１８Ａ】従来の固体撮像素子における画素構成を示す平面図
【図１８Ｂ】図１８ＡのＩＩ−ＩＩ’線に沿った断面図
【図１９Ａ】図１８Ｂの垂直ＣＣＤを部分的に示す断面図
【図１９Ｂ】図１９Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ２の印加されている第１電荷転送電極５０３がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【図１９Ｃ】図１９Ａの垂直ＣＣＤをΦＶ１、ΦＶ２、ΦＶ３、ΦＶ４の４相の転送クロックにより駆動し、ΦＶ１の印加されている第２電荷転送電極５０４がミドルレベル電圧ＶＶＭからローレベル電圧ＶＶＬに変化する途中の中間電圧におけるチャネル領域のポテンシャル分布を示す図
【符号の説明】
１００ フォトダイオード
２００ 垂直ＣＣＤ
３００ 信号電荷読み出し部
４００ 水平ＣＣＤ
５００ 出力部
５０１ ｎ型光電変換領域
１０２、２０２、３０２、４０２、５０２ 垂直ＣＣＤのＣＣＤチャネル領域
４０３、５０３ 垂直ＣＣＤの第１電荷転送電極
５０４ 垂直ＣＣＤの第２電荷転送電極
５０５ 第２電荷転送電極の光電変換領域からの電荷読み出し部分
５０６ ｎ型半導体基板
５０７ ｐ型ウェル
５０８ ｐ型読み出し領域
５０９ ｐ＋ 型素子分離領域
５１０ ゲート絶縁膜
５１１ 層間絶縁膜
１１２、２１２、３１２、４１２、５１２ 第２電荷転送電極下の最小電界
１１３、１１３ａ、２１３、３１３ ｎ−型ポテンシャル段差領域
１１３ｂ ｎ−−型ポテンシャル段差領域
１１４、２１４、３１４ ポテンシャル段差
２１５、２１５ｂ、３１５ ｎ＋型ポテンシャル段差領域
２１５ａ ｎ＋＋型ポテンシャル段差領域
１１６、２１６、３１６ａ、３１６ｂ フォトレジスト
４１７ ＣＣＤチャネル領域上における第１電荷転送電極の電荷転送方向の上流側端部
４１８ 電荷転送方向に隣り合う光電変換領域の隙間
４１９ 第１電荷転送電極下の最小電界
Claims (8)
- 第１導電型半導体基板または第１導電型ウェルの表面領域に形成された複数の第２導電型光電変換領域と、前記光電変換領域に隣接して設けられた第２導電型ＣＣＤチャネル領域と、前記光電変換領域と前記ＣＣＤチャネル領域との間に設けられた第１導電型電荷読み出し領域と、前記光電変換領域の前記読み出し領域を除く周囲に設けられた第１導電型素子分離領域と、前記ＣＣＤチャネル領域上に設けられた複数の第１電荷転送電極と、前記複数の第１電荷転送電極間に設けられた第２の電荷転送電極とを有する固体撮像素子であって、
前記第２電荷転送電極は、前記第１電荷転送電極よりも電荷転送方向の電極長が長く、かつ前記光電変換領域からの電荷読み出しゲートを兼ねており、さらに前記第２電荷転送電極下のＣＣＤチャネル領域には、電荷転送方向に向かって深くなっていくポテンシャル勾配が設けられていることを特徴とする固体撮像素子。 - 前記第２電荷転送電極下の第２導電型ＣＣＤチャネル領域の電荷転送方向の上流側部分に第１導電型不純物がイオン注入されることにより、少なくとも１段のポテンシャル段差が設けられている請求項１記載の固体撮像素子。
- 前記第１電荷転送電極が１層目の電極膜で構成され、前記第１導電型不純物のイオン注入される領域の一端が、前記第１電荷転送電極の端部に自己整合で形成されている請求項２記載の固体撮像素子。
- 前記第２電荷転送電極下の第２導電型ＣＣＤチャネル領域の電荷転送方向の下流側部分に第２導電型不純物がイオン注入されることにより、少なくとも１段のポテンシャル段差が設けられている請求項１記載の固体撮像素子。
- 前記第１電荷転送電極が１層目の電極膜で構成され、前記第２導電型不純物のイオン注入される領域の一端が、前記第１電荷転送電極の端部に自己整合で形成されている請求項４記載の固体撮像素子。
- 前記第２電荷転送電極下の第２導電型ＣＣＤチャネル領域において、電荷転送方向の上流側部分に第１導電型不純物がイオン注入され、電荷転送方向の下流側部分に第２導電型不純物がイオン注入されることにより、少なくとも２段のポテンシャル段差が設けられている請求項１記載の固体撮像素子。
- 前記第１電荷転送電極が１層目の電極膜で構成され、前記第１導電型不純物および前記第２導電型不純物のイオン注入される領域の一端が、前記第１電荷転送電極の端部に自己整合で形成されている請求項６記載の固体撮像素子。
- 前記ＣＣＤチャネル領域上における前記第１電荷転送電極の電荷転送方向の上流側端部の位置が、電荷転送方向に隣り合う前記光電変換領域の隙間の間に位置している請求項１から７のいずれか一項記載の固体撮像素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003095926A JP2004303982A (ja) | 2003-03-31 | 2003-03-31 | 固体撮像素子 |
| US10/804,807 US7122838B2 (en) | 2003-03-31 | 2004-03-19 | Solid-state imaging device |
| KR1020040021509A KR100589726B1 (ko) | 2003-03-31 | 2004-03-30 | 고체 촬상 소자 |
| CN2004100319615A CN100407430C (zh) | 2003-03-31 | 2004-03-31 | 固态成像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003095926A JP2004303982A (ja) | 2003-03-31 | 2003-03-31 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004303982A true JP2004303982A (ja) | 2004-10-28 |
Family
ID=33095155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003095926A Pending JP2004303982A (ja) | 2003-03-31 | 2003-03-31 | 固体撮像素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7122838B2 (ja) |
| JP (1) | JP2004303982A (ja) |
| KR (1) | KR100589726B1 (ja) |
| CN (1) | CN100407430C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277797A (ja) * | 2007-03-30 | 2008-11-13 | Panasonic Electric Works Co Ltd | 撮像素子 |
| JP2015090907A (ja) * | 2013-11-05 | 2015-05-11 | 浜松ホトニクス株式会社 | リニアイメージセンサ |
| JP2015090906A (ja) * | 2013-11-05 | 2015-05-11 | 浜松ホトニクス株式会社 | 電荷結合素子及びその製造方法、並びに固体撮像装置 |
| WO2016035494A1 (ja) * | 2014-09-01 | 2016-03-10 | 浜松ホトニクス株式会社 | 固体撮像装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4691990B2 (ja) * | 2005-01-05 | 2011-06-01 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP2007281165A (ja) * | 2006-04-06 | 2007-10-25 | Fujifilm Corp | 半導体素子の製造方法及び半導体素子 |
| JP4305516B2 (ja) * | 2007-01-30 | 2009-07-29 | ソニー株式会社 | 固体撮像素子及び固体撮像装置 |
| JP2010016113A (ja) * | 2008-07-02 | 2010-01-21 | Sony Corp | 固体撮像装置及び電子機器 |
| CN103094299B (zh) * | 2013-01-22 | 2015-06-17 | 南京理工大学 | 具有亚微米级间隙的高效电荷转移寄存器及其制备工艺 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3366656B2 (ja) | 1990-11-09 | 2003-01-14 | 松下電器産業株式会社 | 電荷転送装置とその製造方法および駆動方法 |
| JP3301176B2 (ja) | 1993-09-03 | 2002-07-15 | ソニー株式会社 | 電荷転送装置 |
| JP2820019B2 (ja) | 1994-02-10 | 1998-11-05 | 日本電気株式会社 | 固体撮像素子 |
| JPH09326483A (ja) | 1996-06-06 | 1997-12-16 | Sony Corp | 固体撮像素子 |
| KR100259084B1 (ko) | 1997-07-25 | 2000-06-15 | 김영환 | 고체촬상소자및이의제조방법 |
| JP4255527B2 (ja) * | 1997-10-20 | 2009-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2950317B2 (ja) | 1998-02-18 | 1999-09-20 | 日本電気株式会社 | 固体撮像装置とその駆動方法 |
| JPH11274462A (ja) * | 1998-03-23 | 1999-10-08 | Sony Corp | 固体撮像装置 |
| JP2000022121A (ja) * | 1998-06-29 | 2000-01-21 | Sony Corp | 固体撮像素子 |
| JP2001111026A (ja) * | 1999-10-07 | 2001-04-20 | Fuji Film Microdevices Co Ltd | 固体撮像装置 |
-
2003
- 2003-03-31 JP JP2003095926A patent/JP2004303982A/ja active Pending
-
2004
- 2004-03-19 US US10/804,807 patent/US7122838B2/en active Active
- 2004-03-30 KR KR1020040021509A patent/KR100589726B1/ko not_active IP Right Cessation
- 2004-03-31 CN CN2004100319615A patent/CN100407430C/zh not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277797A (ja) * | 2007-03-30 | 2008-11-13 | Panasonic Electric Works Co Ltd | 撮像素子 |
| JP2015090907A (ja) * | 2013-11-05 | 2015-05-11 | 浜松ホトニクス株式会社 | リニアイメージセンサ |
| JP2015090906A (ja) * | 2013-11-05 | 2015-05-11 | 浜松ホトニクス株式会社 | 電荷結合素子及びその製造方法、並びに固体撮像装置 |
| WO2015068668A1 (ja) | 2013-11-05 | 2015-05-14 | 浜松ホトニクス株式会社 | 電荷結合素子及びその製造方法、並びに固体撮像装置 |
| WO2015068667A1 (ja) | 2013-11-05 | 2015-05-14 | 浜松ホトニクス株式会社 | リニアイメージセンサ |
| KR20160082682A (ko) | 2013-11-05 | 2016-07-08 | 하마마츠 포토닉스 가부시키가이샤 | 전하 결합 소자 및 그 제조 방법 및 고체 촬상 장치 |
| KR20160082683A (ko) | 2013-11-05 | 2016-07-08 | 하마마츠 포토닉스 가부시키가이샤 | 리니어 이미지 센서 |
| US9967503B2 (en) | 2013-11-05 | 2018-05-08 | Hamamatsu Photonics K.K. | Charge-coupled device, manufacturing method thereof, and solid-state imaging element |
| US10403677B2 (en) | 2013-11-05 | 2019-09-03 | Hamamatsu Photonics K.K. | Linear image sensor |
| WO2016035494A1 (ja) * | 2014-09-01 | 2016-03-10 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP2016051852A (ja) * | 2014-09-01 | 2016-04-11 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| US10483302B2 (en) | 2014-09-01 | 2019-11-19 | Hamamatsu Photonics K.K. | Solid-state imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7122838B2 (en) | 2006-10-17 |
| CN100407430C (zh) | 2008-07-30 |
| CN1534792A (zh) | 2004-10-06 |
| KR20040086762A (ko) | 2004-10-12 |
| KR100589726B1 (ko) | 2006-06-19 |
| US20040195577A1 (en) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6184055B1 (en) | CMOS image sensor with equivalent potential diode and method for fabricating the same | |
| US7459760B2 (en) | Photoelectric conversion device and image pickup system with photoelectric conversion device | |
| KR100832721B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2011082426A (ja) | 固体撮像装置 | |
| EP2486589B1 (en) | Solid-state image pickup device and method for manufacturing the same | |
| JP2004303982A (ja) | 固体撮像素子 | |
| JP2007115787A (ja) | 固体撮像素子 | |
| JP2003078125A (ja) | 固体撮像装置 | |
| JP4542660B2 (ja) | 固体撮像素子およびその製造方法 | |
| KR100749098B1 (ko) | 높은 감도 및 전송 특성을 갖는 이미지 센서 및 그 제조방법 | |
| JP2009071182A (ja) | 固体撮像装置及びその製造方法、並びにカメラ | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JP4867309B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
| JP2004063498A (ja) | Ｍｏｓ型固体撮像装置及びその製造方法 | |
| JP2006081148A (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
| JP2002373980A (ja) | 固体撮像装置およびその製造方法 | |
| JP2586571B2 (ja) | 固体撮像素子 | |
| JP2008177620A (ja) | 固体撮像装置 | |
| KR0172836B1 (ko) | 씨씨디 영상소자의 제조방법 | |
| JP2002151679A (ja) | 固体撮像装置 | |
| JP2004350065A (ja) | 固体撮像装置およびその駆動方法 | |
| JP2007142030A (ja) | 固体撮像素子及びその製造方法 | |
| JP2005032756A (ja) | 固体撮像装置の製造方法及び固体撮像装置 | |
| JP2007036119A (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
| JP2007234883A (ja) | 固体撮像装置およびその製造方法、並びにカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |