CN103094299B - 具有亚微米级间隙的高效电荷转移寄存器及其制备工艺 - Google Patents

具有亚微米级间隙的高效电荷转移寄存器及其制备工艺 Download PDF

Info

Publication number
CN103094299B
CN103094299B CN201310023561.9A CN201310023561A CN103094299B CN 103094299 B CN103094299 B CN 103094299B CN 201310023561 A CN201310023561 A CN 201310023561A CN 103094299 B CN103094299 B CN 103094299B
Authority
CN
China
Prior art keywords
high efficiency
layer
grid
efficiency charge
buanch unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310023561.9A
Other languages
English (en)
Other versions
CN103094299A (zh
Inventor
何伟基
陈钱
顾国华
张闻文
廖发建
钱惟贤
隋修宝
任侃
屈惠明
黄强强
徐濛
陈云飞
于雪莲
路东明
张玉珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Science and Technology
Original Assignee
Nanjing University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Science and Technology filed Critical Nanjing University of Science and Technology
Priority to CN201310023561.9A priority Critical patent/CN103094299B/zh
Publication of CN103094299A publication Critical patent/CN103094299A/zh
Application granted granted Critical
Publication of CN103094299B publication Critical patent/CN103094299B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种具有亚微米级间隙的高效电荷转移单元及其制备工艺，该高效电荷转移寄存器由至少两个高效电荷转移单元串联而成，该高效电荷转移单元设计采用了四相结构，各相之间的间隙为亚微米级，这种亚微米级的间隙能保证电荷转移单元高效的进行电荷转移。本发明提高信号电荷的转移速度及转移效率，同时也降低了栅极的电压要求。

Description

具有亚微米级间隙的高效电荷转移寄存器及其制备工艺
技术领域
本发明适用于各种成像技术领域，特别是一种适用于微光成像、高速成像等领域的具有亚微米级间隙的高效电荷转移寄存器及其制备工艺。
背景技术
目前，由于光学光刻技术的限制，所以栅极间隙的宽度最小只能限制到微米级。一方面，这种宽度的间隙会改变通道区域的平带电压，因而会极大地提升通道的感生电动势。结果，要想获得高电荷转移效率，就必须加很大的栅极电压。而过大的栅极电压则可能会击穿通道，减少器件的寿命。Tompsett曾报道过，一个栅极间隙为2.5um的电荷转移单元，在栅极电压达到20V的条件下，电荷转移效率才能达到0.9998。另一方面，这种宽度的栅极间隙也会极大的限制电荷的转移速度，进而限制相机的帧速。最后，如果栅极间隙比较大，两相邻电极间的势阱将被势垒隔开，不能合并，电荷也不能从一个电极向另一个电极转移，CCD便不能在外部时钟脉冲的作用下正常工作。
发明内容
本发明的目的在于提供一种具有亚微米级间隙的高效电荷转移寄存器及其制备工艺，提高信号电荷的转移速度及转移效率，同时也降低了栅极的电压要求。
实现本发明目的的技术方案为：一种具有亚微米级间隙的高效电荷转移寄存器，由至少两个具有亚微米级间隙的高效电荷转移单元串联而成，该高效电荷转移单元具有P型衬底与埋沟型N型沟道，在该N型沟道上镀上氧化膜，在该氧化膜上制作形成四个间隙宽度为亚微米级的栅极，各栅极依次为第一栅极、第二栅极、第三栅极和第四栅极，在各栅极上镀SiO2层，所有单元的第一栅极通过金属电极连接在一起，所有单元的第二栅极通过金属电极连接在一起，所有单元的第三栅极通过金属电极连接在一起，所有单元的第四栅极连通过金属电极接在一起；每个高效电荷转移单元的第一栅极、第二栅极、第三栅极和第四栅极各对应一相，即第一相、第二相、第三相、第四相，第一相、第二相、第三相、第四相起电荷转移的作用。
本发明与现有技术相比，其显著优点为：在电荷转移的过程中，由于栅极间隙下降到了亚微米级，故而在相邻的栅极间的间隙区域下并未形成势垒，故而相邻的栅极下形成的势阱能够融合以实现电荷的转移。并且，只需在相邻的栅极间加很小的电势差就可以消除在相邻的栅极间的间隙区域下形成的势阱，从而提高电荷转移效率。
下面结合附图对本发明作进一步详细描述。
附图说明
图1是四相的具有亚微米级间隙的高效电荷转移单元简图。
图2是电荷转移效率与栅极间隙的曲线图。
具体实施方式
结合图1，本发明具有亚微米级间隙的高效电荷转移寄存器，由至少两个具有亚微米级间隙的高效电荷转移单元串联而成，该高效电荷转移单元具有P型衬底与埋沟型N型沟道，在该N型沟道上镀上氧化膜，在该氧化膜上制作形成四个间隙宽度为亚微米级（可以为0.1-1um）的栅极，各栅极依次为第一栅极、第二栅极、第三栅极和第四栅极，在各栅极上镀SiO2层，所有的第一栅极通过金属电极连接在一起，所有的第二栅极通过金属电极连接在一起，所有的第三栅极通过金属电极连接在一起，所有的第四栅极连通过金属电极接在一起，这样就形成四相结构的具有亚微米级间隙的高效电荷转移单元。每个高效电荷转移单元的第一栅极、第二栅极、第三栅极和第四栅极各对应一相，即第一相、第二相、第三相、第四相，其中第一相、第二相、第三相、第四相起电荷转移的作用。亚微米级间隙，即指两个栅极的邻近的边缘之间的距离。
本发明具有亚微米级间隙的高效电荷转移寄存器，在各单元的四个栅极上加时钟电压，该电压大小为栅极维持将电荷从一个像素转移到下一个像素所必需的交替电势（比如CCD97，工作在普通模式下时，转移电压高电平为8-13V，低电平为0V），从而实现电荷转移，首先第一栅极电压为高，其他栅极电压为低，接着第二栅极电压为高，其他栅极电压为低，然后第三栅极电压为高，其他栅极电压为低，最后第四栅极电压为高，其他栅极电压为低，就这样电压交替变化，就可实现电荷的定向转移，所述的高是指交替电势中的高电平，所述的低是指交替电势中的低电平，即P型衬底电势。
本发明具有亚微米级间隙的高效电荷转移寄存器制备工艺，步骤如下：
（1）在P型硅片的表面注入浓度1.4×1014~2×1014的元素磷，形成N型薄层，下面的P型Si层作为高效电荷转移单元的衬底，形成的N型薄层作为高效电荷转移单元的埋沟型N型沟道，信号电荷在沟道中进行转移，在P型衬底上引出源极，在埋沟型N型表面引出漏极；
（2）在200~250keV条件下，向步骤（1）中沟道注入剂量为3×1012~4×1012cm-2的砷；
（3）覆盖在沟道上方的氧化层SiO2在1000℃的条件下生长到50~60nm的厚度，这层SiO2是作为高效电荷转移单元的栅极电介质；
（4）在620℃条件下，在氧化层上沉积一层厚度为150~180nm的多晶硅，这层多晶硅是为形成高效电荷转移单元的栅极做准备；
（5）用光学光刻和在氯气和二氧化硅选择比为20：1的条件下进行反应离子刻蚀，在多晶硅上形成初步的图案，这种初步的图案初步形成了高效电荷转移单元的栅极与间隙的轮廓；
（6）在100~150keV条件下，同时在栅极、源极和漏极注入剂量2×1015~3×1015cm-2的砷以形成自校准结构；
（7）在步骤（5）中的多晶硅层上沉积一个50~60nm的化学沉积气相二氧化硅层作为刻蚀掩盖层，这个刻蚀掩盖层是为在腐蚀SiO2层时防止多晶硅层被腐蚀或污染；
（8）使用单层的正极性的PMMA光刻胶，在20~30keV和1nA电流的电子束条件下曝光，调整时钟频率以获得单通道电子束的线宽，电子束的线宽即为高效电荷转移单元的栅极间间隙，未被曝光的区域即形成高效电荷转移单元的四个栅极；
（9）显影后，用CHF3/O2腐蚀二氧化硅掩盖面，用氯气刻蚀多晶硅，经过氯气刻蚀之后各栅极之间的多晶硅即被去除，高效电荷转移单元的亚微米级间隙形成；
（10）在高效电荷转移单元的四个栅极上沉积一层500~550nm厚的化学气相沉积二氧化硅层，并且建立源极与漏极之间的连接点；
（11）在高效电荷转移单元的四个栅极上形成一层800~900nm厚的TiW-Al金属堆积层，作为栅极的金属电极，这样具有亚微米级间隙的高效电荷转移单元就形成了；
（12）按照上述步骤作一个以上具有亚微米级间隙的高效电荷转移单元，由至少两个高效电荷转移单元串联形成具有亚微米级间隙的高效电荷转移寄存器。
总的电荷转移寄存器的电荷转移效率与单个电荷转移单元的电荷转移效率呈指数关系，即总电荷转移效率=CTEN，CTE为单个电荷转移单元的电荷转移效率，N为电荷转移单元的个数。如图2所示，若电荷转移单元的间隙大于1um，电荷转移效率会随着栅极间隙的宽度增加而急剧下降，单个电荷转移单元的转移效率会降到99.99%以下甚至更低，这会导致整个电荷转移寄存器的转移效率达不到成像要求，而当栅极间隙宽度为亚微米级时，曲线相对较为平缓，且单个电荷转移单元的转移效率较大，一般大于99.99%，这就保证了整个电荷转移寄存器的电荷转移效率增加。

Claims (1)

1.一种具有亚微米级间隙的高效电荷转移寄存器制备工艺，其特征在于步骤如下：
(1)在P型硅片的表面注入浓度1.4×1014～2×1014的元素磷，形成N型薄层，下面的P型Si层作为高效电荷转移单元的衬底，形成的N型薄层作为高效电荷转移单元的埋沟型N型沟道，信号电荷在沟道中进行转移，在P型衬底上引出源极，在埋沟型N型表面引出漏极；
(2)在200～250keV条件下，向步骤(1)中沟道注入剂量为3×1012～4×1012cm-2的砷；
(3)覆盖在沟道上方的氧化层SiO2在1000℃的条件下生长到50～60nm的厚度，这层SiO2是作为高效电荷转移单元的栅极电介质；
(4)在620℃条件下，在氧化层上沉积一层厚度为150～180nm的多晶硅，这层多晶硅是为形成高效电荷转移单元的栅极做准备；
(5)用光学光刻和在氯气和二氧化硅选择比为20：1的条件下进行反应离子刻蚀，在多晶硅上形成初步的图案，这种初步的图案初步形成了高效电荷转移单元的栅极与间隙的轮廓；
(6)在100～150keV条件下，同时在栅极、源极和漏极注入剂量2×1015～3×1015cm-2的砷以形成自校准结构；
(7)在步骤(5)中的多晶硅层上沉积一个50～60nm的化学沉积气相二氧化硅层作为刻蚀掩盖层，这个刻蚀掩盖层是为在腐蚀SiO2层时防止多晶硅层被腐蚀或污染；
(8)使用单层的正极性的PMMA光刻胶，在20～30keV和1nA电流的电子束条件下曝光，调整时钟频率以获得单通道电子束的线宽，电子束的线宽即为高效电荷转移单元的栅极间间隙，未被曝光的区域即形成高效电荷转移单元的四个栅极；
(9)显影后，用CHF3/O2腐蚀二氧化硅掩盖面，用氯气刻蚀多晶硅，经过氯气刻蚀之后各栅极之间的多晶硅即被去除，高效电荷转移单元的亚微米级间隙形成；
(10)在高效电荷转移单元的四个栅极上沉积一层500～550nm厚的化学气相沉积二氧化硅层，并且建立源极与漏极之间的连接点；
(11)在高效电荷转移单元的四个栅极上形成一层800～900nm厚的TiW-Al金属堆积层，作为栅极的金属电极，这样具有亚微米级间隙的高效电荷转移单元就形成了；
(12)按照上述步骤作一个以上具有亚微米级间隙的高效电荷转移单元，由至少两个高效电荷转移单元串联形成具有亚微米级间隙的高效电荷转移寄存器。
CN201310023561.9A 2013-01-22 2013-01-22 具有亚微米级间隙的高效电荷转移寄存器及其制备工艺 Expired - Fee Related CN103094299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310023561.9A CN103094299B (zh) 2013-01-22 2013-01-22 具有亚微米级间隙的高效电荷转移寄存器及其制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310023561.9A CN103094299B (zh) 2013-01-22 2013-01-22 具有亚微米级间隙的高效电荷转移寄存器及其制备工艺

Publications (2)

Publication Number Publication Date
CN103094299A CN103094299A (zh) 2013-05-08
CN103094299B true CN103094299B (zh) 2015-06-17

Family

ID=48206681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310023561.9A Expired - Fee Related CN103094299B (zh) 2013-01-22 2013-01-22 具有亚微米级间隙的高效电荷转移寄存器及其制备工艺

Country Status (1)

Country Link
CN (1) CN103094299B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1457253A (en) * 1972-12-01 1976-12-01 Mullard Ltd Semiconductor charge transfer devices
CN1532941A (zh) * 2003-03-24 2004-09-29 ������������ʽ���� 固态成像装置及其制造方法
CN1921133A (zh) * 2006-09-18 2007-02-28 西安理工大学 绕行转移面阵电荷耦合器件ccd
CN100407430C (zh) * 2003-03-31 2008-07-30 松下电器产业株式会社 固态成像装置
CN101872776A (zh) * 2009-04-23 2010-10-27 索尼公司 固态成像装置及其制造方法
CN102123254A (zh) * 2011-04-15 2011-07-13 中国科学院长春光学精密机械与物理研究所 减少多相位tdi ccd像移的时序控制方法
CN102623479A (zh) * 2011-01-28 2012-08-01 E2V半导体公司 电荷积分多线性图像传感器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2798289B2 (ja) * 1990-03-09 1998-09-17 三菱電機株式会社 電荷転送素子およびその製造方法
JP2671597B2 (ja) * 1990-10-30 1997-10-29 日本電気株式会社 固体撮像素子、固体撮像素子の製造方法及び駆動方法
JP3366656B2 (ja) * 1990-11-09 2003-01-14 松下電器産業株式会社 電荷転送装置とその製造方法および駆動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1457253A (en) * 1972-12-01 1976-12-01 Mullard Ltd Semiconductor charge transfer devices
CN1532941A (zh) * 2003-03-24 2004-09-29 ������������ʽ���� 固态成像装置及其制造方法
CN100407430C (zh) * 2003-03-31 2008-07-30 松下电器产业株式会社 固态成像装置
CN1921133A (zh) * 2006-09-18 2007-02-28 西安理工大学 绕行转移面阵电荷耦合器件ccd
CN101872776A (zh) * 2009-04-23 2010-10-27 索尼公司 固态成像装置及其制造方法
CN102623479A (zh) * 2011-01-28 2012-08-01 E2V半导体公司 电荷积分多线性图像传感器
CN102123254A (zh) * 2011-04-15 2011-07-13 中国科学院长春光学精密机械与物理研究所 减少多相位tdi ccd像移的时序控制方法

Also Published As

Publication number Publication date
CN103094299A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
CN105428397B (zh) 超结器件及其制造方法
CN1291483C (zh) 沟槽肖特基势垒二极管
CN102347281A (zh) 分栅闪存单元及其形成方法
CN104810408A (zh) 一种超势垒整流器件及其制造方法
CN105097841A (zh) Tft基板的制作方法及tft基板
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN101872763A (zh) 一种可减小衬底电流的ldmos器件及其制造方法
CN103094299B (zh) 具有亚微米级间隙的高效电荷转移寄存器及其制备工艺
US20150325671A1 (en) Transistor device
JP3119586B2 (ja) 電荷転送装置及びその製造方法
CN1591800A (zh) 改善高压元件结构的制造方法
KR930011473B1 (ko) 좁은 채널효과를 가지는 의사이상 전하 결합소자
CN205621741U (zh) SiC MOSFET器件单元
JP3366656B2 (ja) 電荷転送装置とその製造方法および駆動方法
CN115588692A (zh) 一种低Cgd和Rsp的N沟道SGT MOSFET结构及其制造方法
CN103137479B (zh) 金属氧化物半导体管及其制作方法
TW200412792A (en) Solid-state imaging device and driving method thereof
CN113628968A (zh) 半导体超结器件的制造方法
CN1290178C (zh) 利用逆向离子植入方式形成高压互补式金属氧化物半导体的方法
CN103377939B (zh) 沟槽式功率半导体结构的制造方法
CN103928513A (zh) 一种沟槽dmos器件及其制作方法
EP2011156B1 (en) Method of manufacturing a ccd with improved charge transfer
JPH10150184A (ja) 電荷転送装置およびその製造方法
KR870002153B1 (ko) 단상 클럭으로 동작하는 표면 채널전하 결합소자 및 그 제조 방법
JPS639152A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617

Termination date: 20190122