CN103117251A - 一种cmos场效应晶体管的制备方法 - Google Patents

一种cmos场效应晶体管的制备方法 Download PDF

Info

Publication number
CN103117251A
CN103117251A CN2011103630521A CN201110363052A CN103117251A CN 103117251 A CN103117251 A CN 103117251A CN 2011103630521 A CN2011103630521 A CN 2011103630521A CN 201110363052 A CN201110363052 A CN 201110363052A CN 103117251 A CN103117251 A CN 103117251A
Authority
CN
China
Prior art keywords
cmos
photoresist mask
doping
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103630521A
Other languages
English (en)
Inventor
吴孝嘉
林峰
陈正培
钟海钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi CSMC Semiconductor Co Ltd
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN2011103630521A priority Critical patent/CN103117251A/zh
Priority to PCT/CN2012/082938 priority patent/WO2013071804A1/zh
Publication of CN103117251A publication Critical patent/CN103117251A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种CMOS场效应管的制备方法，属于半导体制造技术领域。所述方法包括步骤：提供形成于CMOS栅介质层上的并用于形成CMOS的栅端的多晶硅层的晶片；通过第一光刻胶掩膜刻蚀所述多晶硅层形成CMOS的NMOS/PMOS的栅端、并以该第一光刻胶掩膜构图掺杂形成CMOS的NMOS/PMOS的源端和漏端；通过第二光刻胶掩膜刻蚀所述多晶硅层形成CMOS的PMOS/NMOS的栅端、并以该第二光刻胶掩膜构图掺杂形成CMOS的PMOS/NMOS的源端和漏端。该方法可以省去一个光刻步骤以及相应的光刻版，工艺过程相对简单，成本更低，并缩短了工艺时间，提高了生产效率。

Description

一种CMOS场效应晶体管的制备方法
技术领域
本发明属于半导体制造技术领域，涉及CMOS（Complementary Metal-Oxide-Semiconductor Transistor，互补金属氧化物半导体）场效应晶体管的制备，尤其涉及特征尺寸大于或等于0.8微米的CMOS场效应晶体管的制备方法。
背景技术
    集成电路（IC）通常包括形成在半导体衬底（或晶片）上的、并用布线连接成电路以执行各种功能的许多个CMOS场效应晶体管（例如千万个以上），因此，CMOS场效应晶体管是集成电路的基本单元。通常地，CMOS场效应晶体管包括NMOS管和PMOS管；每个NMOS管或PMOS管均包括栅端、源端和漏端。在CMOS场效应晶体管的制备过程中，通常地需要采用光刻的方法来构图形成栅端、源端或者漏端。并且光刻工艺过程相对成本高、耗时长，其决定CMOS场效应晶体管的制备成本的主要因素之一。
    图1所示为现有技术提供的CMOS场效应晶体管的制备方法流程示意图，图2至图8所示为图1所示流程的相应结构示意图。以下结合图1至图8简要说明现有的CMOS场效应晶体管的制备方法。
    首先，步骤S11，提供包括形成于CMOS栅介质层上的并用于形成CMOS的栅端的多晶硅层的晶片。在该发明中，主要描述CMOS场效应晶体管的栅端、源端和漏端的构图形成过程。因此，对其阱的形成、栅介质层的形成等不作具体说明。如图2所示，衬底100上设置有分别用于形成NMOS和PMOS的P阱110和N阱130，每个阱上均形成有用于形成栅介质层的氧化层（例如SiO2），以及用于实现隔离的LOCOS（硅的局部氧化）层170，多晶硅层151覆盖形成于栅介质的氧化层和LOCOS氧化层170之上。将在图2所示的晶片上进一步进行以下工艺步骤。
    进一步，步骤S12，光刻构图刻蚀多晶硅以形成CMOS的栅端。
    如图3所示，在该步骤中，采用光刻工艺构图形成栅端150a和150b，构图过程中，以光刻胶掩膜刻蚀多晶硅层151形成。栅端150a和150b分别为NMOS的栅端和PMOS的栅端。在该步骤中，同时还对栅端以下之外的栅介质层的氧化层进行刻蚀（仅保留100埃左右的离子注入保护层即可，图中未示出）。
进一步，步骤S13，光刻形成第三光刻胶掩膜以准备NMOS的源漏端离子注入掺杂。
如图4所示，光刻后，形成第三光刻胶掩膜190a，此时需要进行N型掺杂的区域被暴露，需要进行P型掺杂的区域被第三光刻胶掩膜190a覆盖。
进一步，步骤S14，进行N型离子注入掺杂，并随后去除第三光刻胶掩膜。
如图5所示，以N型掺杂剂进行离子注入，从而掺杂形成NMOS的源端和漏端160a，源端和漏端160a为N+高掺杂的区域。同时，在该实例中，在N阱130中也会形成N阱引出区165a（用于形成N阱的引出电极）。
进一步，步骤S15，光刻形成第四光刻胶掩膜以准备PMOS的源漏端离子注入掺杂。
如图6所示，光刻后，形成第四光刻胶掩膜190b，此时需要进行P型掺杂的区域被暴露，已经进行N型掺杂的区域被第四光刻胶掩膜190b覆盖。
进一步，步骤S16，进行P型离子注入掺杂。
如图7所示，以P型掺杂剂进行离子注入，从而掺杂形成PMOS的源端和漏端160b，源端和漏端160b为P+高掺杂的区域。同时，在该实例中，在P阱110中也会形成P阱引出区165b（用于形成P阱的引出电极）。
进一步，步骤S17，去除第四光刻胶掩膜。从而形成如图8所示的结构，接下来，可以进行常规的栅端、源端和漏端的电极引出工艺步骤，以形成完整的CMOS场效应晶体管。
从以上CMOS场效应晶体管的制备方法过程可以看出，栅端、源端、漏端的构图形成过程需要至少三次光刻工艺过程，相应地，需要配套三种光刻版。因此，存在工艺流程复杂、成本相对较高。
有鉴于此，有必要改进CMOS场效应晶体管的制备方法。
发明内容
本发明要解决的技术问题是，减少CMOS场效应管的制备工艺步骤并降低其制备成本。
为解决以上技术问题，本发明提供一种CMOS场效应管的制备方法，所述方法包括步骤：
提供包括形成于CMOS栅介质层上的并用于形成CMOS的栅端的多晶硅层的晶片；
通过第一光刻胶掩膜刻蚀所述多晶硅层形成CMOS的NMOS的栅端、并以该第一光刻胶掩膜构图掺杂形成CMOS的NMOS的源端和漏端；
通过第二光刻胶掩膜刻蚀所述多晶硅层形成CMOS的PMOS的栅端、并以该第二光刻胶掩膜构图掺杂形成CMOS的PMOS的源端和漏端。
较佳地，所述CMOS场效应管的特征尺寸大于或等于0.8微米；所述CMOS场效应管的工作电压为5伏。
按照本发明提供的制备方法的一实施例，其中，所述第一光刻胶掩膜覆盖欲形成NMOS的栅端的区域以及欲形成PMOS的区域，以使需要N型掺杂的区域被暴露；所述第二光刻胶掩膜覆盖欲形成PMOS的栅端的区域以及欲形成NMOS的区域，以使需要P型掺杂的区域被暴露。
较佳地，所述需要N型掺杂的区域包括NMOS的源端和漏端、以及用于形成PMOS的N阱的引出区；所述需要P型掺杂的区域包括PMOS的源端和漏端、以及用于形成NMOS的P阱的引出区。
较佳地，所述第一光刻胶掩膜和第二光刻胶掩膜的厚度范围为9080埃至9280埃。
较佳地，所述掺杂可以通过离子注入的方法实现。
较佳地，所述掺杂为N型掺杂或者P型掺杂；所述掺杂为N型掺杂时，掺杂剂为P或者As；所述掺杂为P型掺杂时，掺杂剂为B或者BF2。
本发明的技术效果是，第一光刻胶掩膜和第二光刻胶掩膜都同时用作离子注入和多晶硅刻蚀的掩膜；从而可以省去一个光刻步骤以及相应的光刻版，工艺过程相对简单，成本更低，并缩短了工艺时间，大大提高了生产效率。
附图说明
从结合附图的以下详细说明中，将会使本发明的上述和其它目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。
图1是现有技术提供的CMOS场效应晶体管的制备方法流程示意图。
图2至图8是图1所示流程的相应结构示意图。
图9是按照本发明第一实施例提供的CMOS场效应晶体管的制备方法流程示意图。
图10至图18是图9所示流程的相应结构示意图。
图19是按照本发明第二实施例提供的CMOS场效应晶体管的制备方法流程示意图。
图20至图28是图19所示流程的相应结构示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其它实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
在附图中，为了清楚起见，夸大了层和区域的厚度，并且，由于刻蚀引起的圆润等形状特征未在附图中示意。另外，相同的标号指代相同的元件或部件，因此将省略对它们的描述。
以下实施例中，以形成特征尺寸大于或等于0.8微米的CMOS场效应晶体管进行示例说明，具体地，CMOS场效应晶体的工作电压为5伏。
图9所示为按照本发明第一实施例提供的CMOS场效应晶体管的制备方法流程示意图，图10至图18所示为图9所示流程的相应结构示意图。以下结合图9至图18具体说明该实施例的CMOS场效应晶体管的制备方法。
首先，步骤S31，提供包括形成于CMOS栅介质层上的并用于形成CMOS的栅端的多晶硅层的晶片。
    在该步骤中，如图10所示，衬底300上形成双阱结构，其中，P阱310用于形成NMOS器件，N阱330用于形成PMOS器件；P阱310和N阱330可以通过双阱工艺形成，但是，这不是限制性的。每个阱上均形成有用于形成栅介质层的氧化层（例如SiO2），以及用于实现隔离的LOCOS层370，多晶硅层351覆盖于栅介质的氧化层和LOCOS氧化层370之上。LOCOS层370不是限制性的，在其它实施例中，也可以采用浅沟槽隔离（STI）等结构。多晶硅层351用于形成栅端，因此，其电阻率较低。
    本领域技术人员应当理解，在该步骤之前，还进行了N阱掺杂、P阱掺杂、有源区形成、场注入、阈值电压调节注入等常规步骤，这些步骤均为CMOS场效应管的制备方法步骤。
    进一步，步骤S32，光刻形成第一光刻胶掩膜。
    在该步骤中，如图11所示，采用N栅光刻版光刻，形成第一光刻胶掩膜390a；光刻胶掩膜390a覆盖欲形成NMOS栅端的区域和欲形成PMOS的区域，以使需要N型掺杂的区域被暴露。光刻胶掩膜390a在随后步骤中可以用作刻蚀多晶硅和N型离子注入掺杂的掩膜层，因此，光刻胶掩膜390a的厚度需要比现有技术的图4所示的光刻胶掩膜190a设置得更厚。优选地，光刻胶掩膜390a的厚度范围为9080埃至9280埃。光刻胶掩膜的厚度控制可以通过控制光刻胶的旋涂速度来实现。
    进一步，步骤S33，以第一光刻胶掩膜构图刻蚀多晶硅层。
    在该步骤中，如图12所示，以第一光刻胶掩膜390a作掩膜，构图刻蚀多晶硅层351，从而可以形成NMOS的栅端350a。通过该步骤，需要N型掺杂的区域被打开。需要说明的是，具体的刻蚀方法在本发明中不是限制性的。
    进一步，步骤S34，进行N型离子注入掺杂。
    在该步骤中，如图13所示，继续采用第一光刻胶掩膜390a作掩膜，以N型掺杂剂进行离子注入，从而掺杂形成NMOS的源端和漏端360a，源端和漏端360a为N+高掺杂的区域。同时，在该实例中，在N阱330中也会形成N阱引出区365a。掺杂剂的具体类型可以为P或者As；具体掺杂剂量不是限制性的。
    进一步，步骤S35，去除第一光刻胶掩膜。如图14所示。可以通过RIE等方法刻蚀去除光刻胶掩膜，剩余的多晶硅350c以及栅端350a被暴露。
    进一步，步骤S36，光刻形成第二光刻胶掩膜。
    在该步骤中，如图15所示，采用P栅光刻版光刻，形成第二光刻胶掩膜390b；光刻胶掩膜390b覆盖欲形成PMOS栅端的区域和欲形成NMOS的区域，以使需要P型掺杂的区域被暴露。光刻胶掩膜390b在随后步骤中可以用作刻蚀多晶硅和P型离子注入掺杂的掩膜层，因此，光刻胶掩膜390b的厚度需要比现有技术的图6所示的光刻胶掩膜190b设置得更厚。优选地，光刻胶掩膜390b的厚度范围为9080埃至9280埃。光刻胶掩膜的厚度控制可以通过控制光刻胶的旋涂速度来实现。
    进一步，步骤S37，以第二光刻胶掩膜构图刻蚀多晶硅层
    在该步骤中，如图16所示。以第二光刻胶掩膜390b作掩膜，构图刻蚀多晶硅层350c，从而可以形成PMOS的栅端350b。通过该步骤，需要P型掺杂的区域被打开。需要说明的是，具体的刻蚀方法在本发明中不是限制性的。
    进一步，步骤S38，进行P型离子注入掺杂。
    在该步骤中，如图17所示，继续采用第二光刻胶掩膜390b作掩膜，以P型掺杂剂进行离子注入，从而掺杂形成PMOS的源端和漏端360b，源端和漏端360b为P+高掺杂的区域。同时，在该实例中，在P阱310中也会形成P阱引出区365b。掺杂剂的具体类型可以为B、或者BF2；具体掺杂剂量不是限制性的。
    进一步，步骤S39，去除第二光刻胶掩膜、如图18所示，可以通过RIE等方法刻蚀去除光刻胶掩膜，从而形成了与图8所示基本相同的结构，至此，CMOS场效应晶体管的栅端、源端和漏端基本形成。
    从上面可以看出，第一光刻胶掩膜和第二光刻胶掩膜都同时用作离子注入和多晶硅刻蚀的掩膜；通过第一光刻胶掩膜，可以构图形成NMOS的栅端、源端和漏端；通过第二光刻胶掩膜，可以构图形成PMOS的栅端、源端和漏端。从而相比于，图1所示现有技术，省去了步骤S12中的光刻步骤，工艺过程相对简单，成本更低，并缩短了工艺时间，提高了生产效率。
图19所示为按照本发明第二实施例提供的CMOS场效应晶体管的制备方法流程示意图，图20至图28所示为图19所示流程的相应结构示意图。以下结合图19至图28具体说明该实施例的CMOS场效应晶体管的制备方法。
首先，步骤S51，提供包括形成于CMOS栅介质层上的并用于形成CMOS的栅端的多晶硅层的晶片。
    在该步骤中，如图20所示，衬底500上形成双阱结构，其中，P阱510用于形成NMOS器件，N阱530用于形成PMOS器件；P阱510和N阱530可以通过双阱工艺形成，但是，这不是限制性的。每个阱上均形成有用于形成栅介质层的氧化层（例如SiO2），以及用于实现隔离的LOCOS层570，多晶硅层551覆盖形成于栅介质的氧化层和LOCOS氧化层570之上。LOCOS层570不是限制性的，在其它实施例中，也可以采用浅沟槽隔离（STI）等结构。多晶硅层551用于形成栅端，因此，其电阻率较低。
    本领域技术人员应当理解，在该步骤之前，还进行了N阱掺杂、P阱掺杂、有源区形成、场注入、阈值电压调节注入等常规步骤，这些步骤均为CMOS场效应管的制备方法步骤。
    进一步，步骤S52，光刻形成第二光刻胶掩膜。
    在该步骤中，如图21所示，采用P栅光刻版光刻，形成第二光刻胶掩膜590b；光刻胶掩膜590b覆盖欲形成PMOS栅端的区域和欲形成NMOS的区域，以使需要P型掺杂的区域被暴露。光刻胶掩膜590b在随后步骤中可以用作刻蚀多晶硅和P型离子注入掺杂的掩膜层，因此，光刻胶掩膜590b的厚度需要比现有技术的图6所示的光刻胶掩膜190b设置得更厚。优选地，光刻胶掩膜590b的厚度范围为9080埃至9280埃。光刻胶掩膜的厚度控制可以通过控制光刻胶的旋涂速度来实现。
    进一步，步骤S53，以第二光刻胶掩膜构图刻蚀多晶硅层。
    在该步骤中，如图22所示，以第二光刻胶掩膜590b作掩膜，构图刻蚀多晶硅层551，从而可以形成PMOS的栅端550b。通过该步骤，需要P型掺杂的区域被打开。需要说明的是，具体的刻蚀方法在本发明中不是限制性的。
    进一步，步骤S54，进行P型离子注入掺杂
    在该步骤中，如图23所示，继续采用第二光刻胶掩膜590b作掩膜，以P型掺杂剂进行离子注入，从而掺杂形成PMOS的源端和漏端560b，源端和漏端560b为P+高掺杂的区域。同时，在该实例中，在P阱510中也会形成P阱引出区565b。掺杂剂的具体类型可以为B或者BF2；具体掺杂剂量不是限制性的。
    进一步，步骤S55，去除第二光刻胶掩膜。如图24所示。可以通过RIE等方法刻蚀去除光刻胶掩膜，剩余的多晶硅550d以及栅端550b被暴露。
    进一步，步骤S56，光刻形成第一光刻胶掩膜。
    在该步骤中，如图25所示，采用N栅光刻版光刻，形成第一光刻胶掩膜590a；光刻胶掩膜590a覆盖欲形成NMOS栅端的区域和欲形成PMOS的区域，以使需要N型掺杂的区域被暴露。光刻胶掩膜590a在随后步骤中可以用作刻蚀多晶硅和N型离子注入掺杂的掩膜层，因此，光刻胶掩膜590a的厚度需要比现有技术的图4所示的光刻胶掩膜190a设置得更厚。优选地，光刻胶掩膜590a的厚度范围为9080埃至9280埃。光刻胶掩膜的厚度控制可以通过控制光刻胶的旋涂速度来实现。
    进一步，步骤S57，以第一光刻胶掩膜构图刻蚀多晶硅层。
    在该步骤中，如图26所示。以第一光刻胶掩膜590a作掩膜，构图刻蚀多晶硅层550d，从而可以形成NMOS的栅端550a。通过该步骤，需要N型掺杂的区域被打开。需要说明的是，具体的刻蚀方法在本发明中不是限制性的。
    进一步，步骤S58，进行N型离子注入掺杂。
    在该步骤中，如图27所示，继续采用第一光刻胶掩膜590a作掩膜，以N型掺杂剂进行离子注入，从而掺杂形成NMOS的源端和漏端560a，源端和漏端560a为N+高掺杂的区域。同时，在该实例中，在N阱530中也会形成N阱引出区565a。掺杂剂的具体类型可以为P或者As，具体掺杂剂量不是限制性的。
    进一步，步骤S59，去除第一光刻胶掩膜。如图28所示，可以通过RIE等方法刻蚀去除光刻胶掩膜，从而形成了与图8所示基本相同的结构，至此，CMOS场效应晶体管的栅端、源端和漏端基本形成。
   本领域技术人员理解的是，以上第一和第二实施例的步骤S39或S59之后，还会进行后续的常规的CMOS场效应晶体管的常规步骤，例如，沉积PMD介质层，在此不再一一描述。并且，在各个步骤中间，也还可能插入有其它CMOS场效应管的常规制备步骤。
以上例子主要说明了本发明的CMOS场效应管的制备方法。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims (9)

1.一种CMOS场效应管的制备方法，其特征在于，所述方法包括步骤：
提供包括形成于CMOS栅介质层上的并用于形成CMOS的栅端的多晶硅层的晶片；
通过第一光刻胶掩膜刻蚀所述多晶硅层形成CMOS的NMOS的栅端、并以该第一光刻胶掩膜构图掺杂形成CMOS的NMOS的源端和漏端；
通过第二光刻胶掩膜刻蚀所述多晶硅层形成CMOS的PMOS的栅端、并以该第二光刻胶掩膜构图掺杂形成CMOS的PMOS的源端和漏端。
2.如权利要求1所述的制备方法，其特征在于，所述CMOS场效应管的特征尺寸大于或等于0.8微米。
3.如权利要求1或2所述的制备方法，其特征在于，所述CMOS场效应管的工作电压为5伏。
4.如权利要求1所述的制备方法，其特征在于，所述第一光刻胶掩膜覆盖欲形成NMOS的栅端的区域以及欲形成PMOS的区域，以使需要N型掺杂的区域被暴露；所述第二光刻胶掩膜覆盖欲形成PMOS的栅端的区域以及欲形成NMOS的区域，以使需要P型掺杂的区域被暴露。
5.如权利要求4所述的制备方法，其特征在于，所述需要N型掺杂的区域包括NMOS的源端和漏端、以及用于形成PMOS的N阱的引出区。
6.如权利要求4所述的制备方法，其特征在于，所述需要P型掺杂的区域包括PMOS的源端和漏端、以及用于形成NMOS的P阱的引出区。
7.如权利要求1所述的制备方法，其特征在于，所述第一光刻胶掩膜和第二光刻胶掩膜的厚度范围为9080埃至9280埃。
8.如权利要求1所述的制备方法，其特征在于，所述掺杂通过离子注入的方法实现。
9.如权利要求1所述的制备方法，其特征在于，所述掺杂为N型掺杂或者P型掺杂；所述掺杂为N型掺杂时，掺杂剂为P或者As；所述掺杂为P型掺杂时，掺杂剂为B或者BF2。
CN2011103630521A 2011-11-16 2011-11-16 一种cmos场效应晶体管的制备方法 Pending CN103117251A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011103630521A CN103117251A (zh) 2011-11-16 2011-11-16 一种cmos场效应晶体管的制备方法
PCT/CN2012/082938 WO2013071804A1 (zh) 2011-11-16 2012-10-15 一种cmos场效应晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103630521A CN103117251A (zh) 2011-11-16 2011-11-16 一种cmos场效应晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN103117251A true CN103117251A (zh) 2013-05-22

Family

ID=48415589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103630521A Pending CN103117251A (zh) 2011-11-16 2011-11-16 一种cmos场效应晶体管的制备方法

Country Status (2)

Country Link
CN (1) CN103117251A (zh)
WO (1) WO2013071804A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103992290A (zh) * 2013-05-14 2014-08-20 中国医学科学院医药生物技术研究所 二芳基乙烯结构类似化合物及其制备方法和应用
WO2015196993A1 (zh) * 2014-06-26 2015-12-30 无锡华润上华半导体有限公司 金属氧化物半导体场器件制造方法
CN106783734A (zh) * 2016-12-27 2017-05-31 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制作方法
CN111599667A (zh) * 2020-05-29 2020-08-28 上海华力集成电路制造有限公司 离子注入工艺的光刻定义方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843556A (ja) * 1981-09-08 1983-03-14 Toshiba Corp 相補型半導体装置の製造方法
US5036019A (en) * 1989-06-16 1991-07-30 Nippondenso Co., Ltd. Method of producing a complementary-type semiconductor device
US5273914A (en) * 1988-10-14 1993-12-28 Matsushita Electric Industrial Co., Ltd. Method of fabricating a CMOS semiconductor devices
CN101527280A (zh) * 2008-03-06 2009-09-09 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843556A (ja) * 1981-09-08 1983-03-14 Toshiba Corp 相補型半導体装置の製造方法
US5273914A (en) * 1988-10-14 1993-12-28 Matsushita Electric Industrial Co., Ltd. Method of fabricating a CMOS semiconductor devices
US5036019A (en) * 1989-06-16 1991-07-30 Nippondenso Co., Ltd. Method of producing a complementary-type semiconductor device
CN101527280A (zh) * 2008-03-06 2009-09-09 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103992290A (zh) * 2013-05-14 2014-08-20 中国医学科学院医药生物技术研究所 二芳基乙烯结构类似化合物及其制备方法和应用
WO2015196993A1 (zh) * 2014-06-26 2015-12-30 无锡华润上华半导体有限公司 金属氧化物半导体场器件制造方法
CN105336689A (zh) * 2014-06-26 2016-02-17 无锡华润上华半导体有限公司 一种节省光刻版数量的金属氧化物半导体场器件制造方法
CN105336689B (zh) * 2014-06-26 2018-10-12 无锡华润上华科技有限公司 一种节省光刻版数量的金属氧化物半导体场器件制造方法
CN106783734A (zh) * 2016-12-27 2017-05-31 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制作方法
WO2018119865A1 (zh) * 2016-12-27 2018-07-05 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制作方法
CN106783734B (zh) * 2016-12-27 2019-11-26 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制作方法
CN111599667A (zh) * 2020-05-29 2020-08-28 上海华力集成电路制造有限公司 离子注入工艺的光刻定义方法

Also Published As

Publication number Publication date
WO2013071804A1 (zh) 2013-05-23

Similar Documents

Publication Publication Date Title
TWI747179B (zh) 金屬氧化物半導體場效電晶體及其形成方法、可選擇性調整金屬氧化物半導體場效電晶體之關斷電容之電路
KR100968182B1 (ko) 고이동도 벌크 실리콘 ｐｆｅｔ
US7417250B1 (en) Strained-silicon device with different silicon thicknesses
US8067287B2 (en) Asymmetric segmented channel transistors
KR101035452B1 (ko) 드레인 확장 반도체 장치 및 대칭 드레인 확장 반도체 장치를 제조하는 방법
KR20030025889A (ko) 다중 작동 전압 수직 대체-게이트 트랜지스터
US20070013031A1 (en) Vertical pnp transistor and method of making same
JP2005159352A (ja) Ｌｄｍｏｓトランジスタ装置、集積回路およびその製造方法
CN102301483B (zh) 高速度低功率消耗的隔离模拟互补金属氧化物半导体单元
CN103117251A (zh) 一种cmos场效应晶体管的制备方法
CN101771050A (zh) 一种互补隧穿晶体管结构及其制备方法
US6583013B1 (en) Method for forming a mixed voltage circuit having complementary devices
JP2000068388A (ja) 半導体装置の製造方法
KR20070110767A (ko) 고체 촬상 장치
US5670393A (en) Method of making combined metal oxide semiconductor and junction field effect transistor device
US6204100B1 (en) CMOS device and method for fabricating the same
US20030199133A1 (en) Method for forming a mixed voltage circuit having complementary devices
JP2006514424A (ja) ショットキ・バリアｃｍｏｓデバイスおよび方法
KR100247637B1 (ko) 반도체 장치 및 그의 제조방법
CN117613005B (zh) 一种混合型cmos器件及其制作方法
JPH11345886A (ja) 半導体装置の静電破壊防止回路
KR100401495B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100257064B1 (ko) 반도체장치의 제조방법
JP2006191104A (ja) 高電圧用トランジスタの製造方法
JPH11251451A (ja) 埋め込みチャネル型ｎｍｏｓトランジスターを有する半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130522