JP2006191104A - 高電圧用トランジスタの製造方法 - Google Patents
高電圧用トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2006191104A JP2006191104A JP2005379289A JP2005379289A JP2006191104A JP 2006191104 A JP2006191104 A JP 2006191104A JP 2005379289 A JP2005379289 A JP 2005379289A JP 2005379289 A JP2005379289 A JP 2005379289A JP 2006191104 A JP2006191104 A JP 2006191104A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- polycrystalline silicon
- film
- source
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000000034 method Methods 0.000 claims abstract description 54
- 238000009792 diffusion process Methods 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 abstract description 12
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】高電圧用トランジスタの製造方法においてシリコン窒化膜を不純物注入時に防護膜とすることによってスペース酸化膜を形成しなくてもソース／ドレイン拡散領域を二重拡散ドレインジャンクション構造とし一度のパターン工程及びイオン注入工程により安定した二重拡散構造のソース／ドレイン拡散領域を形成する。
【解決手段】本方法は(a)半導体基板にゲート酸化膜、多結晶シリコン層及びシリコン窒化膜を順番に形成する段階と(b)前記シリコン窒化膜、前記多結晶シリコン層及び前記ゲート酸化膜をフォトリソグラフィ工程及び等方性エッチング工程によりパターニングして窒化膜シェード及び多結晶シリコンゲート電極を形成する段階と(c)前記窒化膜シェードをイオン注入に対する防護膜として前記基板に不純物をイオン注入するとともに熱処理することで二重拡散構造のソース−ドレイン拡散領域を形成する段階と(d)前記窒化膜シェードを除去する段階とを備える。
【選択図】図２Ｃ
【解決手段】本方法は(a)半導体基板にゲート酸化膜、多結晶シリコン層及びシリコン窒化膜を順番に形成する段階と(b)前記シリコン窒化膜、前記多結晶シリコン層及び前記ゲート酸化膜をフォトリソグラフィ工程及び等方性エッチング工程によりパターニングして窒化膜シェード及び多結晶シリコンゲート電極を形成する段階と(c)前記窒化膜シェードをイオン注入に対する防護膜として前記基板に不純物をイオン注入するとともに熱処理することで二重拡散構造のソース−ドレイン拡散領域を形成する段階と(d)前記窒化膜シェードを除去する段階とを備える。
【選択図】図２Ｃ
Description
本発明は、高電圧用トランジスタを製造するための半導体素子の製造方法に係り、より詳細には、ソース／ドレイン拡散領域での二重拡散ドレインジャンクション構造をスペース酸化膜を形成せずに一度のパターン工程及びイオン注入工程により形成できるようにした高電圧用トランジスタの製造方法に関する。
集積回路が、高電圧を用いる外部システムを直接制御する場合、集積回路内部には外部システムの高電圧が直接かかる高電圧制御用素子が必要である。すなわち、高いブレークダウン電圧（Brakedown Voltage）を必要とする回路で使用可能な高電圧用半導体素子が要求される。
一方、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）は、ｐチャネル（Channel）とｎチャネルＭＯＳを一つの回路に同時に構成することで単位トランジスタとして機能させた集積回路であって、消費電力が小さいという長所を有する。ここで、高電圧用ＣＭＯＳトランジスタを構成する半導体素子は、一般のＣＭＯＳトランジスタと略同様の製造方法により製造されるが、その具体的な製造方法を、基板に２つのウェル（Well）を形成する二重構造工程に基づいて説明すると、次の通りである。
まず、図１Ａに示すように、ウェル形成工程により基板にｎウェル１２及びｐウェル１４を形成する。ここで、ＰＭＯＳの形成されるｎウェル１２及びＮＭＯＳの形成されるｐウェル１４はそれぞれ、ｎ型ドーパント（dopant）及びｐ型ドーパントを基板内に高エネルギーイオン注入して高温で拡散させることにより形成する。このとき、高電圧用ＣＭＯＳトランジスタを形成するためには、一般電圧で用いるＣＭＯＳトランジスタよりもウェルを深く形成しなければならない。続いて、トランジスタの正常動作のために遮断化（Isolation）工程を行う。遮断化工程は、通常、イオン注入とフィールド酸化膜（Field Oxide）１６を形成するＬＯＣＯＳ工程によって行われる。
このように、フィールド酸化膜１６を形成した後に、薄い酸化膜を酸化工程を通して成長させた後、その上に時間遅延なしで多結晶シリコンを蒸着する。その後、マスクでパターンを形成しエッチングすることで、ゲート酸化膜２２ａ，２２ｂ及びゲート電極２４ａ，２４ｂをＰＭＯＳ領域及びＮＭＯＳ領域にそれぞれパターニングする。こうして形成されたゲート酸化膜２２ａ、２２ｂ及びゲート電極２４ａ、２４ｂを、図１Ｂに示す。
その後、トランジスタの残り端子を形成する。すなわち、ｎウェル１２側にＰＭＯＳ用ソース／ドレイン領域を形成するために、まず、ｐウェル１４領域をフォトレジストでマスキングした後、ホウ素（Ｂ）のようなｐ型ドーパントをイオン注入及び熱処理することで、ソース／ドレイン領域２６ａを形成する。逆に、ｐウェル１４側にＮＭＯＳ用ソース／ドレイン領域を形成するために、まず、ｎウェル１２領域をフォトレジストでマスキングした後にリン（ｐ）のようなｎ型ドーパントをイオン注入及び熱処理することで、ソース／ドレイン領域２６ｂを形成する。
一方、一般に、高電圧用トランジスタのソース／ドレインジャンクション（junction）は、高電圧で動作するようになるので、高いブレークダウン電圧を得るために二重拡散ドレインジャンクション（Double Diffusion Drain Junction）構造とされる。
このため、ドレイン領域下部に副不純物を注入することによって、ドレインと同じ導電型の低濃度層を持つ構造を形成する。前述したｎウェル１２及びｐウェル１４のソース／ドレイン領域２６ａ、２６ｂでのイオン注入工程は、副不純物注入工程により行われる。すなわち、副不純物注入工程により副不純物を注入した後、熱処理工程で注入された副不純物を拡散させる際に、ゲートの下方に多くの不純物が拡散された低濃度層のソース／ドレイン領域２６ａ、２６ｂが形成される。
このように、ｎウェル１２及びｐウェル１４にそれぞれ低濃度層のソース／ドレイン領域２６ａ、２６ｂを形成した後に、高濃度層のソース／ドレイン拡散領域を形成する。このように高濃度層の拡散領域を形成する前に、トランジスタの劣化を防止するためにそれぞれのゲート電極用多結晶シリコン２４ａ、２４ｂの側壁にスペース酸化膜２８ａ，２８ｂを形成する。
図１Ｃには、ｎウェル１２及びｐウェル１４に低濃度層のソース／ドレイン領域２６ａ，２６ｂをそれぞれ形成した後、ゲート電極２４ａ、２４ｂの側壁にスペース酸化膜２８ａ，２８ｂをそれぞれ形成した状態を示す。また、図１Ｄには、スペース酸化膜２８ａ，２８ｂを形成した後に、高濃度層のソース／ドレイン領域２７ａ、２７ｂをｎウェル及びｐウェルのそれぞれにイオン注入工程及び熱処理工程にて形成した状態を示す。ここで、高濃度層のソース／ドレイン領域２７ａ、２７ｂは、前述した低濃度層の形成方法と同様に形成するが、ｎウェル１２またはｐウェル１４の何れか一方をフォトレジストでマスキングした後に、オープンしている残りのウェルにイオン注入及び熱処理を施すことで形成する。高電圧用ＣＭＯＳトランジスタでは、ジャンクションの形成位置がゲート電極の下側においてどれくらい重なるかが非常に重要となってくるが、特別な場合には重ならないように形成して高電圧にもトランジスタが動作できるようにする。
続いて、トランジスタを保護しこれを外部に接続させるための工程を行う。すなわち、上記のようにそれぞれのウェル１２，１４にトランジスタ素子を形成した後に、酸化膜またはＢＰＳＧなどの誘電体膜を形成し、トランジスタの４端子を外部に接続するためにコンタクト形成工程及び金属工程により基本的な高電圧用ＣＭＯＳトランジスタを製造する。
しかしながら、上記の高電圧用ＣＭＯＳトランジスタの製造方法では、二重拡散ドレインジャンクション構造を形成するために、低濃度層のソース／ドレイン拡散領域２６ａ，２６ｂの形成工程、スペース酸化膜２８ａ，２８ｂの形成工程、高濃度層のソース／ドレイン拡散領域２７ａ，２７ｂの形成工程を行わなければならず、半導体素子の製造工程が複雑となり、収率低下を招くという問題があった。
本発明は上記の問題点を解決するためのもので、その目的は、ソース／ドレイン拡散領域を二重拡散ドレインジャンクション構造とする際に、シリコン窒化膜をその下に形成された多結晶シリコンゲート電極よりも広い幅で形成し不純物注入時の防護膜として用いることによって、一度のパターン工程及びイオン注入工程で安定したソース／ドレイン拡散領域を形成し、半導体素子の製造工程を単純化させることにある。
本発明の他の目的は、スペース酸化膜を形成しなくても二重拡散ドレインジャンクション構造を形成できるようにすることによって、多結晶シリコンゲート電極の幅を従来のトランジスタにおける多結晶シリコンゲート電極の幅よりも広く形成できる高電圧用ＣＭＯＳトランジスタの製造方法を提供し、高電圧用半導体素子の製造工程において、ゲート電極の大きさ及びトランジスタの大きさに関する設計上の自由度を増加させ、かつ、ゲート電極に対するマスクを大きく製作しても構わないようにして製造コストの節減を図ることにある。
上記目的を達成するために、本発明に係る高電圧用トランジスタの製造方法は、（ａ）半導体基板にゲート酸化膜、多結晶シリコン層及びシリコン窒化膜を順に形成する段階と、（ｂ）前記シリコン窒化膜、前記多結晶シリコン層及び前記ゲート酸化膜をフォトリソグラフィ工程及び等方性エッチング工程によってパターニングして窒化膜シェード及び多結晶シリコンゲート電極を形成する段階と、（ｃ）前記窒化膜シェードをイオン注入に対する防護膜として前記基板に不純物をイオン注入するとともに熱処理することで二重拡散構造のソース−ドレイン拡散領域を形成する段階と、（ｄ）前記窒化膜シェードを除去する段階と、を備える。
このようにシリコン窒化膜を不純物注入時防護膜とすることによって、スペース酸化膜を形成しなくてもソース／ドレイン拡散領域を二重拡散ドレインジャンクション構造に形成し、一度のパターン工程及びイオン注入工程によって安定した二重拡散構造のソース／ドレイン拡散領域を形成する。
本発明によれば、ソース／ドレイン拡散領域を二重拡散ドレインジャンクション構造とする際に、シリコン窒化膜を多結晶シリコンゲート電極上にさらに形成し、これを不純物注入時の防護膜とすることによって、一度のパターン工程及びイオン注入工程によって安定したソース／ドレイン拡散領域を形成することが可能になり、その結果、半導体素子の製造工程をより単純化できるという効果が得られる。
また、ゲート電極に形成されたシリコン窒化膜のパターンサイズを調節することでゲート電極とソース／ドレイン拡散領域とが重なる領域における不純物の濃度を調節できるために、トランジスタ劣化の原因とされるホットキャリア効果（Hot Carrier Effect）を最小限に抑えることが可能になる。
また、本発明によれば、スペース酸化膜を形成しなくても二重拡散ドレインジャンクション構造を形成できるため、多結晶シリコンゲート電極の幅を従来のトランジスタにおける幅よりも広く形成することが可能になり、その結果、高電圧用半導体素子の製造工程において、ゲート電極の大きさ及びトランジスタの大きさに対する設計上の自由度が増加するだけでなく、ゲート電極に対するマスクを大きく製作しても構わず、製造コストの節減を図ることができるという効果が得られる。
以下、本発明に係る高電圧用ＣＭＯＳトランジスタの製造方法について、添付の図面を参照して詳細に説明する。
まず、半導体基板上に二つのウェルを形成する方法は、従来の方法と同様である。すなわち、図２Ａに示すように、通常のウェル形成工程によって基板にｎウェル１２及びｐウェル１４を形成する。ここで、ＰＭＯＳの形成されるｎウェル１２及びＮＭＯＳの形成されるｐウェル１４はそれぞれ、ｎ型ドーパント（dopant）及びｐ型ドーパントを基板内に高エネルギーイオン注入により注入し高温で拡散させて形成する。このときに、高電圧用ＣＭＯＳトランジスタを形成するためには、一般電圧で用いるＣＭＯＳトランジスタよりもウェルを深く形成しなければならない。続いて、トランジスタの正常動作のためにＬＯＣＯＳ工程にてフィールド酸化膜（Field Oxide）１６を形成する（図２Ａ参照）。
その後、トランジスタのスイッチとして用いられるゲートの絶縁膜であるゲート酸化膜を酸化工程により形成し、その上に汚染などを防止するために時間遅延なしでゲート電極用多結晶シリコンを蒸着する。多結晶シリコンを蒸着した後にはその上にシリコン窒化膜を形成する。このシリコン窒化膜は、以降ソース／ドレイン拡散領域を形成するための不純物注入を選択的に防ぐ防護膜の機能を果たすようになる。
一方、シリコン窒化膜を多結晶シリコン層上に形成する前に酸化膜を形成する。この酸化膜は、窒化膜が多結晶シリコン層にストレスを及ぼすことがあるので、これを防止するバッファー層として機能する。
このように多結晶シリコン層上にシリコン窒化膜（または、バッファー層及びシリコン窒化膜）を順に形成した後、フォトリソグラフィ工程及びエッチング工程によりゲート酸化膜、多結晶シリコン、シリコン窒化膜（または、バッファー層及びシリコン窒化膜）をパターニングする。
このときに、ゲート電極として用いられる多結晶シリコンのパターンの幅は、一般のゲート電極の幅の二倍になるように広く形成しても構わない。後述するが、本発明ではスペース酸化膜を省くので、このように多結晶シリコンゲートの幅を広くしても従来のトランジスタと同じ大きさで製造することが可能である。
図２Ｂには、上述の工程により形成されたゲート酸化膜２２ａ、２２ｂ、多結晶シリコンゲート電極２４ａ，２４ｂ、バッファ酸化膜２３ａ、２３ｂ及びシリコン窒化膜２５ａ，２５ｂを示す。ここで、このようなパターンを形成するために等方性（Isotropic）エッチングを用いることが望ましく、湿式エッチング工程を用いるとより望ましい。こうしてシリコン窒化膜の下部から下方にエッチングされる量と側面側にエッチングされる量が均等に維持されながらエッチングされるようにする。等方性エッチングを用いると、シリコン窒化膜は多結晶シリコンゲート電極２４ａ、２４ｂよりも広く形成されるため、多結晶シリコンゲート電極２４ａ、２４ｂ上にかさ模様の窒化膜シェード２５ａ、２５ｂが形成される。
続いて、高電圧ＣＭＯＳトランジスタのソース／ドレイン拡散領域を形成するために不純物注入工程を実施する。この不純物注入工程は、ｎウェル１２及びｐウェル１４の何れか一方のウェル領域をフォトレジストでマスキングした後に、オープンしている残りのウェル領域への不純物のイオン注入及び熱処理によりソース／ドレイン領域を形成するものである。
図２Ｃには、窒化膜シェード２５ａ、２５ｂを防護膜として不純物をイオン注入及び熱処理することで、それぞれのウェル１２、１４にソース／ドレイン領域を形成した状態を示す。不純物のイオン注入工程において、注入される不純物が、ゲートパターンからかさ模様で両側に突出している窒化膜シェード２５ａ、２５ｂによってゲート電極から遠く離れて注入される。
このように窒化膜シェード２５ａ、２５ｂによってゲート電極２４ａ、２４ｂから遠く離れて注入された不純物は、高濃度層のソース／ドレイン拡散領域２７ａ、２７ｂを形成する。
一方、不純物は、窒化膜シェード２５ａ、２５ｂを通過して注入されるが、この場合に相当量の不純物が窒化膜シェード２５ａ，２５ｂで遮断される。したがって、ゲート電極２４ａ，２４ｂの近傍には窒化膜シェード２５ａ，２５ｂによって少量の不純物が注入され、このように注入された少量の不純物は、ウェルに深く注入されないので低濃度層のソース／ドレイン拡散領域２６ａ，２６ｂを形成するようになる。
従来は、二重拡散ドレインジャンクションを形成するために副不純物注入工程、スペース酸化膜形成工程及び主不純物注入工程などを行わなければならず、このためにパターニング工程、酸化膜形成工程、イオン注入工程、熱処理工程などを数回行ってきた。
しかしながら、本発明によれば、スペース酸化膜を形成しなくても安定した二重拡散ドレインジャンクション構造を形成することが可能になる。
続いて、多結晶シリコンゲート電極２４ａ、２４ｂ上に形成された窒化膜シェード２５ａ、２５ｂ及びバッファ酸化膜２３ａ、２３ｂを除去する。この場合、一般的に用いられている湿式エッチングを行っても構わない。こうして形成された省スペース酸化膜の多結晶シリコンゲート電極を、図２Ｄに示す。
一方、より安定した二重拡散構造のソース／ドレインジャンクションを形成するために、窒化膜シェードの除去後に追加的な不純物注入工程をさらに行うことも可能である。この場合、エネルギーの弱いイオン注入工程によってソース／ドレイン領域に不純物を注入すると、ゲート電極として用いる多結晶シリコンの下部において安定して重なっているジャンクションを形成することができる。
以降の工程は、従来と略同様の方式で行われる。すなわち、トランジスタの保護のために絶縁膜を形成した後、トランジスタの各端子を外部に接続するためにコンタクト工程及び金属工程などを実施することによって半導体素子を完成する。
以上、本発明に係る高電圧用トランジスタの製造方法を好適な実施形態に挙げて説明してきたが、これら具体的な実施形態に限定されず、本発明の属する技術分野で通常の知識を持つ者ならば、本発明の本質的な特性を逸脱しない範囲内で本発明の種々の変形実施が可能である。したがって、本発明の範囲は、上述の詳細説明によって限定されてはならず、特許請求の範囲とその同等物によって定められるべきである。
Claims (5)
- （ａ）半導体基板にゲート酸化膜、多結晶シリコン層及びシリコン窒化膜を順に形成する段階と、
（ｂ）前記シリコン窒化膜、前記多結晶シリコン層及び前記ゲート酸化膜をフォトリソグラフィ工程及び等方性エッチング工程によってパターニングして窒化膜シェード及び多結晶シリコンゲート電極を形成する段階と、
（ｃ）前記窒化膜シェードをイオン注入に対する防護膜として前記基板に不純物をイオン注入するとともに熱処理することで二重拡散構造のソース−ドレイン拡散領域を形成する段階と、
（ｄ）前記窒化膜シェードを除去する段階と、
を備えることを特徴とする高電圧用トランジスタの製造方法。 - 前記（ａ）段階で、前記多結晶シリコン層及び前記シリコン窒化膜との間にバッファ酸化膜をさらに形成することを特徴とする請求項１に記載の高電圧用トランジスタの製造方法。
- 前記（ｂ）段階で行われる前記等方性エッチングは、湿式エッチングであることを特徴とする請求項１に記載の高電圧用トランジスタの製造方法。
- 前記（ｂ）段階により形成された前記窒化膜シェードは、前記多結晶シリコンゲート電極の幅よりも大きく形成されることを特徴とする請求項１に記載の高電圧用トランジスタの製造方法。
- 請求項１乃至４の何れか１項に記載の方法によって製造された高電圧用トランジスタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117848A KR100631279B1 (ko) | 2004-12-31 | 2004-12-31 | 고전압용 트랜지스터의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006191104A true JP2006191104A (ja) | 2006-07-20 |
Family
ID=36641060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005379289A Pending JP2006191104A (ja) | 2004-12-31 | 2005-12-28 | 高電圧用トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060148185A1 (ja) |
| JP (1) | JP2006191104A (ja) |
| KR (1) | KR100631279B1 (ja) |
| DE (1) | DE102005063112B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646877A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 一种双应力薄膜的制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11183429B2 (en) | 2019-03-25 | 2021-11-23 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device including forming a gate insulating material layer on a protection layer and removing the gate insulation material layer and the protection layer on the first region |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3808058A (en) * | 1972-08-17 | 1974-04-30 | Bell Telephone Labor Inc | Fabrication of mesa diode with channel guard |
| US3823352A (en) * | 1972-12-13 | 1974-07-09 | Bell Telephone Labor Inc | Field effect transistor structures and methods |
| US4198250A (en) * | 1979-02-05 | 1980-04-15 | Intel Corporation | Shadow masking process for forming source and drain regions for field-effect transistors and like regions |
| JPS56146246A (en) * | 1980-04-14 | 1981-11-13 | Toshiba Corp | Manufacture of semiconductor integrated circuit |
| US4330931A (en) * | 1981-02-03 | 1982-05-25 | Intel Corporation | Process for forming metal plated regions and lines in MOS circuits |
| DE3265339D1 (en) * | 1981-03-20 | 1985-09-19 | Toshiba Kk | Method for manufacturing semiconductor device |
| US4569698A (en) * | 1982-02-25 | 1986-02-11 | Raytheon Company | Method of forming isolated device regions by selective successive etching of composite masking layers and semiconductor material prior to ion implantation |
| US4584027A (en) * | 1984-11-07 | 1986-04-22 | Ncr Corporation | Twin well single mask CMOS process |
| JPS6281727A (ja) * | 1985-10-05 | 1987-04-15 | Fujitsu Ltd | 埋込型素子分離溝の形成方法 |
| US4701423A (en) * | 1985-12-20 | 1987-10-20 | Ncr Corporation | Totally self-aligned CMOS process |
| US4669178A (en) * | 1986-05-23 | 1987-06-02 | International Business Machines Corporation | Process for forming a self-aligned low resistance path in semiconductor devices |
| US5650343A (en) * | 1995-06-07 | 1997-07-22 | Advanced Micro Devices, Inc. | Self-aligned implant energy modulation for shallow source drain extension formation |
| JP3283187B2 (ja) * | 1996-07-12 | 2002-05-20 | シャープ株式会社 | 半導体装置の製造方法 |
| JP3288246B2 (ja) * | 1997-03-24 | 2002-06-04 | 日本電気株式会社 | 半導体装置および半導体装置の製造方法 |
| US6362033B1 (en) * | 1999-12-14 | 2002-03-26 | Infineon Technologies Ag | Self-aligned LDD formation with one-step implantation for transistor formation |
| US7221021B2 (en) * | 2004-06-25 | 2007-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming high voltage devices with retrograde well |
-
2004
- 2004-12-31 KR KR1020040117848A patent/KR100631279B1/ko not_active IP Right Cessation
-
2005
- 2005-12-28 JP JP2005379289A patent/JP2006191104A/ja active Pending
- 2005-12-30 US US11/320,727 patent/US20060148185A1/en not_active Abandoned
- 2005-12-30 DE DE102005063112A patent/DE102005063112B4/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646877A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 一种双应力薄膜的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060078263A (ko) | 2006-07-05 |
| US20060148185A1 (en) | 2006-07-06 |
| DE102005063112B4 (de) | 2009-09-24 |
| DE102005063112A1 (de) | 2006-09-14 |
| KR100631279B1 (ko) | 2006-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100710194B1 (ko) | 고전압 반도체소자의 제조방법 | |
| KR100505676B1 (ko) | Ｌｄｄ 구조를 가지는 반도체 소자 제조 방법 | |
| JP2006191104A (ja) | 高電圧用トランジスタの製造方法 | |
| KR100840659B1 (ko) | 디이모스 소자의 제조 방법 | |
| KR100253569B1 (ko) | 3중웰을 가지는 반도체 소자의 제조방법 | |
| JP4146121B2 (ja) | 半導体装置の製造方法 | |
| US6881617B2 (en) | Manufacturing method for bipolar gate CMOS semiconductor device | |
| JP2003051552A (ja) | 半導体集積回路装置の製造方法 | |
| KR20060010465A (ko) | 듀얼 게이트 구조를 갖는 씨모스 트랜지스터의 제조방법 | |
| KR100386460B1 (ko) | 씨모스 트랜지스터의 게이트 전극 형성방법 | |
| JPH0669439A (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| KR100321718B1 (ko) | 씨모스트랜지스터의게이트전극형성방법 | |
| JP2953915B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100264211B1 (ko) | 반도체장치의 제조 방법 | |
| JP2012124313A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101025917B1 (ko) | Ｍｏｓ 트랜지스터 및 그 제조 방법 | |
| KR100265351B1 (ko) | 씨모스 트랜지스터 및 그 제조 방법 | |
| KR100474543B1 (ko) | 반도체소자의 제조방법 | |
| KR100327438B1 (ko) | 저전압 트랜지스터의 제조방법 | |
| JP2000091444A (ja) | 半導体装置の製造方法 | |
| JP2005093639A (ja) | 半導体装置の製造方法 | |
| JPH1050859A (ja) | 半導体集積回路の製造方法 | |
| JPH01209756A (ja) | 半導体装置 | |
| JP2009009995A (ja) | 半導体装置の製造方法 | |
| JP2005032864A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080630 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080929 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090223 |