CN103426762B - 一种耗尽管及其制作方法 - Google Patents
一种耗尽管及其制作方法 Download PDFInfo
- Publication number
- CN103426762B CN103426762B CN201210164447.3A CN201210164447A CN103426762B CN 103426762 B CN103426762 B CN 103426762B CN 201210164447 A CN201210164447 A CN 201210164447A CN 103426762 B CN103426762 B CN 103426762B
- Authority
- CN
- China
- Prior art keywords
- oxygen
- depletion layer
- ion
- ion implantation
- pipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及半导体技术领域,特别涉及一种耗尽管及其制作方法,用以解决现有技术中由于在牺牲氧化层湿法剥除中会损失掉被耗尽离子注入到的场氧而造成制作出来的耗尽管用作只读存贮器时不足以起到隔离效果,有可能造成漏电而使器件工作失效的问题。本发明实施例提供的耗尽管的制作方法包括:在硅单晶上生长作为离子注入阻挡层的牺牲氧化层后,用湿法剥除掉所述牺牲氧化层;在衬底表面未覆盖场氧的地方生长栅氧之后,定义耗尽层并向耗尽层注入离子。本发明实施例在牺牲氧化层湿法剥除中不会造成场氧损失,因而耗尽管用作只读存贮器时能够起到很好的隔离效果,从而避免了只读存贮器因为漏电而不能正常工作的问题,进一步提高了只读存储器的性能。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种耗尽管及其制作方法。
背景技术
在CMOS(互补式金属-氧化物-半导体)电路设计中,耗尽管的设计非常普遍。耗尽管与增强管的区别是:当管子的栅-源极间电压vGS=0时,耗尽型MOS管中的漏-源极间已有导电沟道产生,而增强型MOS管要在vGS≥VT(阈值电压)时才出现导电沟道,即耗尽管即使在栅极电压为0伏的情况下,也可以正常开启。耗尽管的作用有很多,比如用于只读存贮(ReadOnlyMemory,ROM)、数据运算、时序控制等。
在CMOS工艺中,耗尽管的制作一般是通过在二氧化硅SiO2绝缘层中注入N型或P型的离子来实现的。在0.8微米及以上金属氧化物半导体工艺中,因为在牺牲氧化层湿法剥除中,那些被耗尽离子注入到的场氧会受到较大的损失,损失约为1000A(埃)左右,所以场氧总厚度约剩3000A左右,不足以起到隔离效果,因为理论上场氧厚度要大于3800A才会起到隔离效果,具体如图1所示。如果不足以起到隔离效果的耗尽管用于只读存贮,则有可能造成漏电,使器件工作失效。
综上所述,目前的CMOS工艺中注入耗尽离子的场氧会受到损失,造成不足以起到隔离效果。
发明内容
本发明实施例提供的一种耗尽管及其制作方法,用以解决现有技术中由于在牺牲氧化层湿法剥除中会损失掉被耗尽离子注入到的场氧而造成制作出来的耗尽管用作只读存贮器时不足以起到隔离效果,有可能造成漏电而使器件工作失效的问题。
本发明实施例提供的一种耗尽管的制作方法,包括:
在硅单晶上生长作为离子注入阻挡层的牺牲氧化层,且进行阈值电压注入后,用湿法剥除掉所述牺牲氧化层;
在衬底表面未覆盖场氧的地方生长栅氧之后,定义耗尽层并向耗尽层注入离子。
较佳地,在衬底表面未覆盖场氧的地方生长栅氧之后,定义耗尽层并向耗尽层注入离子之前,还包括:
在栅氧和场氧的表面生长多晶硅。
较佳地,在栅氧和场氧的表面生长多晶硅之后,定义耗尽层并向耗尽层注入离子之前,还包括:
向源区和漏区进行离子注入。
较佳地,向源区和漏区进行离子注入之后,定义耗尽层并向耗尽层注入离子之前,还包括:
对掺杂之后的源区和漏区进行退火处理。
较佳地,在向耗尽层注入离子之后还包括:
在耗尽管的外围器件区域进行介电层沉积。
具体实施中,耗尽离子注入的注入能量在300KEV~330KEV之间。
较佳地,耗尽离子注入的注入能量是315KEV。
本发明实施例提供了一种由上述方法制作的耗尽管。
较佳地,耗尽管的场氧厚度在3800埃A以上。
在本发明实施例中,由于在硅单晶上生长作为离子注入阻挡层的牺牲氧化层,且进行阈值电压注入后,用湿法剥除掉牺牲氧化层;并在衬底表面未覆盖场氧的地方生长栅氧之后,定义耗尽层并向耗尽层注入离子,使得在湿法剥除时的场氧不会有耗尽离子注入,从而在牺牲氧化层湿法剥除中不会造成场氧损失,进而耗尽管用作只读存贮器时能够起到很好的隔离效果,避免了只读存贮器因为漏电而不能正常工作的问题,进一步提高了只读存储器的性能。
附图说明
图1为采用传统0.8微米及以上MOS工艺制作耗尽管的工艺的剖面图;
图2为本发明实施例MOS工艺制作耗尽管的方法流程示意图;
图3为本发明实施例采用MOS工艺制作耗尽管的工艺的剖面图;
图4为本发明实施例MOS工艺制作耗尽管的方法的详细流程示意图;
图5为耗尽管的设计版图。
具体实施方式
本发明实施例,在硅单晶上生长作为离子注入阻挡层的牺牲氧化层,且进行阈值电压注入后,用湿法剥除掉牺牲氧化层;并在衬底表面未覆盖场氧的地方生长栅氧之后,定义耗尽层并向耗尽层注入离子,使得在湿法剥除时的场氧不会有耗尽离子注入,从而在牺牲氧化层湿法剥除中不会造成场氧损失,进而耗尽管用作只读存贮器时能够起到很好的隔离效果,从而避免了只读存贮器因为漏电而不能正常工作的问题,进一步提高了只读存储器的性能。
下面结合说明书附图对本发明实施例作进一步详细描述。
如图2所示,本发明实施例MOS工艺制作耗尽管的方法包括下列步骤:
步骤201、在硅单晶上生长作为离子注入阻挡层的牺牲氧化层,且进行阈值电压注入后,用湿法剥除掉所述牺牲氧化层;
步骤202、在衬底表面未覆盖场氧的地方生长栅氧之后,定义耗尽层并向耗尽层注入离子。
其中,定义耗尽层是指工艺上进行的一系列光刻步骤,首先在整片硅片上涂布一层光阻,然后将需要注入耗尽离子的区域的光阻通过曝光显影的方式去掉,将不需要注入耗尽离子的区域的光阻保留。这样在耗尽离子注入时,需要注入离子的区域就会有离子注入,不需要注入离子的区域因为有光阻阻挡就不会有离子注入。
较佳地,牺牲氧化层可以作为离子注入的阻挡层,还可以用来去掉硅表面的缺陷。
较佳地,在衬底表面未覆盖场氧的地方生长栅氧之后,定义耗尽层并向耗尽层注入离子之前,还包括:
在栅氧和场氧的表面生长多晶硅。
由于本发明实施例在栅氧和场氧的表面生长多晶硅之后定义耗尽层并向耗尽层注入离子,从而不会污染栅氧。
较佳地,在生长多晶硅时如果多晶硅的掺杂类型与离子注入类型相同,则可以降低多晶硅电阻。
较佳地,在栅氧和场氧的表面生长多晶硅之后,定义耗尽层并向耗尽层注入离子之前,还包括:
向源区和漏区进行离子注入。
较佳地,向源区和漏区进行离子注入之后,定义耗尽层并向耗尽层注入离子之前,还包括:
对掺杂之后的源区和漏区进行退火处理。
较佳地,步骤202之后还可以进一步包括:
在耗尽管的外围器件区域进行介电层沉积。
具体实施中,耗尽离子注入的注入能量在300KEV~330KEV之间。
较佳地,耗尽离子注入的注入能量是315KEV。
较佳地,采用本发明实施例MOS工艺制作耗尽管的方法制作出来的耗尽管的场氧不会因为耗尽离子的注入而有额外的损失,因而用本发明实施例MOS工艺制作耗尽管的方法制作出来的耗尽管的场氧厚度可以保持在3800A以上,足以起到很好的隔离效果,具体如图3所示,在牺牲氧化层湿法去除时,场氧区没有耗尽离子注入,因而厚度没有损失,总厚度约为4000A,在3800A以上。
较佳地,采用本发明实施例MOS工艺制作耗尽管的方法制作出来的耗尽管用作只读存贮器时能够起到很好的隔离效果,从而避免了只读存贮器因为漏电而不能正常工作的问题,进一步提高了只读存储器的性能。
如图4所示,本发明实施例MOS工艺制作耗尽管的方法包括下列步骤:
步骤401、在硅单晶中制作阱区、有源区和场氧;
步骤402、去除硅单晶衬底表面淀积的氮化硅;
步骤403、在硅单晶上生长作为离子注入阻挡层的牺牲氧化层;
步骤404:进行阈值电压注入;
步骤405、用湿法剥除掉牺牲氧化层;
步骤406、在衬底表面未覆盖场氧的地方生长栅氧;
步骤407、在栅氧和场氧的表面生长多晶硅;
步骤408、在多晶硅上定义栅极以及刻蚀掉多余的多晶硅,并在栅氧上定义源漏以及向源区和漏区进行离子注入;
其中,步骤408中的定义栅极是指在光刻工艺中暴露出不需要的多晶硅以便在刻蚀的时候被腐蚀掉;步骤408中的定义源漏是指把不需要进行源漏注入的地方用光阻阻挡,而需要源漏注入的地方显开以便进行源漏离子注入。
步骤409、对掺杂之后的源区和漏区进行退火处理;
步骤410、定义耗尽层并向耗尽层注入离子;
步骤411、在耗尽管的外围器件区域进行介电层沉积以及后端工艺。
较佳地,步骤410定义耗尽层并向耗尽层注入离子可以在步骤406之后执行;或在步骤407之后执行;或在步骤408之后执行。
具体实施中,在步骤405牺牲氧化层湿法剥除中,那些被耗尽离子注入到的场氧就会受到较大的损失,损失约为1000A左右,则场氧总厚度约剩3000A左右,不足以起到隔离效果,具体如图1所示。
具体地,在腐蚀酸液浓度相同的情况下,有离子注入的氧化层的蚀刻率比没有离子注入的氧化层的蚀刻率要高,而且离子注入浓度越大,氧化层的蚀刻率越高。
理论上场氧厚度要大于3800A才会起到隔离效果,如果不足以起到隔离效果的耗尽管用于只读存贮,则有可能造成漏电,使器件工作失效。
如图5所示,在耗尽管的设计版图中,由于两个用作只读存储器的耗尽管相邻,所以将两个耗尽管的耗尽注入层做合并处理,其中图5中的A表示两个有源区之间的场氧区,B、C表示为有耗尽离子注入到的场氧区。
现有技术制作单个耗尽管时,有耗尽离子注入到的场氧区的宽度约占两个有源区之间的场氧区宽度的三分之一,在牺牲氧化层湿法剥除中约占两个有源区之间的场氧区宽度的三分之一的有耗尽离子注入到的场氧区会损失掉1000A厚度的场氧,如图5中的B所示;现有技术中把两个耗尽管的耗尽注入层合并处理时,耗尽离子将会注入到整个场氧区,从而整个场氧区都会损失掉1000A厚度的场氧,如图5中的C所示。
而采用本发明实施例MOS工艺制作的耗尽管用作只读存储器时,有耗尽离子注入到的场氧区B和C均不会有场氧损失。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种耗尽管的制作方法,其特征在于,该方法包括:
在硅单晶上生长作为离子注入阻挡层的牺牲氧化层,且进行阈值电压注入后,用湿法剥除掉所述牺牲氧化层;
在衬底表面未覆盖场氧的地方生长栅氧之后,定义耗尽层并向耗尽层注入离子。
2.如权利要求1所述的方法,其特征在于,所述在衬底表面未覆盖场氧的地方生长栅氧之后,定义耗尽层并向耗尽层注入离子之前,还包括:
在所述栅氧和所述场氧的表面生长多晶硅。
3.如权利要求2所述的方法,其特征在于,所述在所述栅氧和所述场氧的表面生长多晶硅之后,定义耗尽层并向耗尽层注入离子之前,还包括:
向源区和漏区进行离子注入。
4.如权利要求3所述的方法,其特征在于,所述向源区和漏区进行离子注入之后,定义耗尽层并向耗尽层注入离子之前,还包括:
对掺杂之后的源区和漏区进行退火处理。
5.如权利要求1~4任一所述的方法,其特征在于,在向耗尽层注入离子之后还包括:
在耗尽管的外围器件区域进行介电层沉积。
6.如权利要求1~4任一所述的方法,其特征在于,耗尽离子注入的注入能量在300KEV~330KEV之间。
7.如权利要求6所述的方法,其特征在于,耗尽离子注入的注入能量是315KEV。
8.一种耗尽管,其特征在于,由权利要求1~4任一所述的方法制作而成。
9.如权利要求8所述的耗尽管,其特征在于,所述耗尽管的场氧厚度在3800埃以上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210164447.3A CN103426762B (zh) | 2012-05-24 | 2012-05-24 | 一种耗尽管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210164447.3A CN103426762B (zh) | 2012-05-24 | 2012-05-24 | 一种耗尽管及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103426762A CN103426762A (zh) | 2013-12-04 |
CN103426762B true CN103426762B (zh) | 2015-12-02 |
Family
ID=49651334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210164447.3A Active CN103426762B (zh) | 2012-05-24 | 2012-05-24 | 一种耗尽管及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103426762B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351989A (ja) * | 2000-06-05 | 2001-12-21 | Nec Corp | 半導体装置の製造方法 |
US6573568B2 (en) * | 2001-06-01 | 2003-06-03 | Winbond Electronics Corp. | ESD protection devices and methods for reducing trigger voltage |
KR100387531B1 (ko) * | 2001-07-30 | 2003-06-18 | 삼성전자주식회사 | 반도체소자 제조방법 |
CN101419931A (zh) * | 2007-10-24 | 2009-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种可减少边角损伤的沟槽隔离结构制作方法 |
-
2012
- 2012-05-24 CN CN201210164447.3A patent/CN103426762B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103426762A (zh) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103151268B (zh) | 一种垂直双扩散场效应管及其制造工艺 | |
TW201347005A (zh) | 形成具有提升式源極和汲極區之半導體設備的方法及對應的半導體設備 | |
CN103021849A (zh) | 一种采用应力记忆技术的nmos器件制作方法 | |
TW201436173A (zh) | 互補式金屬氧化物半導體應用中移除閘極蓋罩層之方法 | |
CN109950256A (zh) | 改善fdsoi pmos结构且提高mos器件性能的方法 | |
CN101958268B (zh) | 隔离结构的制作方法 | |
US9112012B2 (en) | Transistor device and fabrication method | |
CN103199013B (zh) | 提高pmos栅氧负偏压温度不稳定性的方法 | |
CN103426762B (zh) | 一种耗尽管及其制作方法 | |
CN102983097B (zh) | 制作金属栅极的金属塞方法 | |
CN103258742B (zh) | 晶体管的形成方法 | |
CN105609469B (zh) | 半导体器件的形成方法 | |
CN109545658A (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
CN114496763A (zh) | 一种提升mos器件抗总剂量能力的栅氧加固方法 | |
CN103137622B (zh) | 一种用于高压集成电路的半导体器件及其制造方法 | |
CN101930940B (zh) | 一种半导体浅沟槽隔离方法 | |
CN101996949B (zh) | 半导体器件的制作方法 | |
CN110517985B (zh) | 一种提高高压器件抗辐照性能的方法 | |
CN106356304A (zh) | 半导体制作工艺 | |
CN108039337B (zh) | Fdsoi工艺中浅沟槽隔离结构的形成方法 | |
CN102194684B (zh) | 栅极介质层制造方法 | |
CN102522424B (zh) | 一种减小电荷共享效应的cmos器件及其制备方法 | |
CN103594491B (zh) | 一种cdmos制作方法 | |
CN102543824B (zh) | 一种浅沟槽隔离制作方法 | |
CN101770944B (zh) | 半导体器件栅极的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |