JPS639152A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置の製造方法に関するもので、特に電
荷転送用半導体装置の製造に使用されるものである。

（従来の技術） 従来の電荷転送用半導体装置の製造方法を第６図を用い
て説明する。まず第６図（、）に示すようＫ例えばｐ型
（１００）シリコンウェハ１上に第１ゲート絶縁膜３を
成長（例えば熱酸化にょυ８００Ｘの５１０２膜）させ
、このゲート膜を通してＡ６イオンをイオン注入してｎ
−領域２をＳｔ基板１表面部に形成する。次に多結晶シ
リコン（たとえば燐ドーグ多結晶シリコンＭ３０００Ｘ
）を堆積させ、ノターニングして第１ゲート電極４を形
成する。

次にこの第１ゲート電極４をマスクとして第１ゲート絶
縁膜３をエツチング除去し、第１１″−上電極４の下部
のみに第１ｒ−ト絶縁膜３を残す。

次に第６図（ｂ）に示すように、たとえば８５０　’Ｃ
でＨ２０酸化を行うと、燐ドープした多結晶シリコン電
極の上部及び側部には厚い酸化膜（例えば３０００Ｘ）
が選択的に成長し、Ｓｔ基板上には薄い酸化膜３００Ｘ
が成長する。次にこれを全面的に希弗酸等でエツチング
し、Ｓｔ基板上の薄い酸化膜（図示せず）を除去すると
、第１ゲート電極４のまわりに酸化膜（例えば２５００
Ｘの膜厚）５が残る。次に熱酸化を行うことによシ第２
のゲート絶縁膜６（例えば膜厚８００ＸのＳ　ｉＯ２膜
）を成長させる。次に第１ゲート電極４をマスクとして
ボロンを少量イオン注入することによシ、第２ｒ−）電
極の下のｎタイプ不純物の濃度をボロンによるｐタイプ
不純物で相殺することによシ、第２ゲート電極の下部８
１基版表面にｎ−領埴７を形成する。

次に第６図（、）に示すようにｎタイプ多結晶シリコン
膜（例えば膜厚３０００Ｘ）を成長させ、・９ターニン
グすることによシ第２のゲート電柵８が形成される。こ
の後層間絶縁膜、コンタクトホール、Ａｔ配線（これら
は図示せず）などを形成し、半導体装置の主要な工程を
終了する。

次に本半導体装置の動作を第７図を使って説明する。ま
ず隣り合う第１ｆ−）［極と第２ゲート１！極を１つの
組として結線する（第７図（ａ）の上部の結線図参照）
。はじめにすべての電極の電位をＯｖとする。このとき
半導体表面のエレクトロンのポテンシャルは第７図（−
）の下部に示すようになる。すなわち第１ゲートを極の
下部のｎ一層の不純物濃度は第２ゲート成極下のｎ−層
の不純物濃度より高いので、第１ゲート璽極の下の部分
にはポテンシャルの井戸ができる。いまこのポテンシャ
ルの井戸のうちの一つに電子がたまっているとする。

次に第７図（′ｂ）に示すように左端の井戸に電子がた
まっているゲート電極のイアをＯｖに保ち、その隣シの
ゲート電極対の電圧をＩＯＶに、その隣７図価）の下部
に示すようになシ、ポテンシャルの井戸にたまっていた
電子がボテンシヤルの傾斜により右側へ移動しはじめる
。最終的には第７図（ｃ）に示すように右隣シのｆ−）
１１Ｅ極対の下のうち第１ゲート電極の下部に井戸がで
き、この部分に電子がたまることになる。これでゲート
電極対の間での一回の電子（電荷）の転送が終ることと
なる。

次に更に右側に電荷を転送するのには第７図ｆｄｌに示
すように同図（ｂ）　、　（ｅ）でＯｖの電極対を１０
ｖ。

１０Ｖの電極対をＯｖとすればよい。

このようにして電荷を転送していき、最終端で電荷の量
に応じた信号を発生し、情報（画像情報。

記憶情報）などを得ることができ、この半導体装置を電
荷転送装置又はＣＣＤ　（Ｃｈａｒｇｅ　Ｃｏｎｐｌｅ
ｄＤａｖｉｅｓ　）などと呼んでいる。

（発明が解決しようとする問題点） 以上従来の技術を説明したが、この従来技術には色々と
問題点がある。従来技術で第１のｒ−上電極をＨ２０酸
化して厚い酸化膜５を第１　ｆ　−）電極のまわりに設
ける工程において、第８図のように第１ゲートを極４の
両端部９が持ち上る。これはゲート電極４の端部９で１
極下部にも酸化膜が成長しこの部分の酸化膜の体債が増
えることＫよる。この現象を頭において以下に従来技術
の問題点を列挙する。

まず従来技術は２層（多結晶ソリコン）ｒ−上電極構造
を必要とするので、ウーハ−上の段差が大きく微細加工
に適していない。さらに第１ゲート電極端９での持ち上
シのため段差はさらに大きくなる。

次に第２）ｒａ−ト電極端１ノが複雑な形状となること
から、この部分で電界の集中及び第２ゲート膜６が局部
的に薄くしか成長しないことにより、第２ｆｆ−）電極
９と基板１との電気的絶縁が悪くなることが生ずること
がある。

さらに大きな従来技術の欠点としては以下に述べるもの
がある。すなわち第８図に示すようにゲート電極端９の
もち上シにより、この部分のゲート絶縁膜の厚さは部分
１０のように厚くなる。このことＫより第１ゲートと第
２ｆ−）の間の半導体表面のポテンシャルはスムーズに
移行せず、第９図（ｂ）Ｋ示すように、間にポテンシャ
ルポケットが発生し、この部分に転送すべき電子が蓄積
してしまったり、第９図（（りＫ示すようにポテンシャ
ル障壁が発生して電子が転送しにくくなったりして、電
荷転送効率を下げてしまうという大きな問題点があった
。

本発明は上記各従来の問題点を克服した半導体装置の製
造方法を提供しようとするものである。

（問題点を解決するための手段と作用）本発明は、従来
の２層の多結晶シリコン電極のかわシに一層の多結晶シ
リコン電極を用い、イオン注入を斜めに行ない、多結晶
シリコン電極中の不純物濃度を局部的に変えることＫよ
シ、半導体表面に４テンシャル井戸をつくるようにした
ものである。上記のように一層の多結晶シリコンのみで
電極形成が行なえるため、従来のように第１多結晶シリ
コンの端部が持ち上がるようなことがなくなり、これに
よる不都合が回避できるものである。

（実施例） 以下に本発明の実施例を第１図を用いて説明する。

まず第１図（−）に示すように例えばｐ（１００）Ｓｌ
基板１１０表面にゲート絶縁膜１３（例えば４００Ｘ）
を例えば熱酸化等によシ設け、ｎ−領域１２を形成後ゲ
ート絶縁膜１３の上にｐタイプの多結晶シリコン１４（
例えば膜厚３０００Ｘ　）を成長させる。次にこの上に
金属膜（例えばＭｏ　、膜厚２０００Ｘ）１５を成長さ
せ、ツヤターニングして帯状の領域に分離する。次にこ
の金属膜をマスクとしてｎタイプ不純物（例えば砒素）
を斜めの角度（例えば４５°）でイオン注入し、金属パ
ターンの右下の部分の多結晶シリコン中にイオン注入領
域１６を形成する。このとき領域１６はイオン注入の濃
度が低ければｐタイプにとどまり、濃度が高ければｎタ
イプに反転するが、これはどちらでもよい。

次に第１図（ｂ）に示すようにたとえば膜厚３０００Ｘ
のＣＶＤ５ＩＯ□膜（又はポリシリコン膜など）１７を
堆積する（第１図（ｂ）　）　、次にＲＩＥ　（Ｒｅａ
ｃｔｉｖｅ　ｒａｎＥｔｃｈｉｎｇ　）などを用いて方
向性エツチングを行い、金属膜Ｉ５の側面に膜１７′を
残しく第１図（Ｃ））、金属パターン１５の間の間隔を
小さくして膜１５．１７′などをマスクとしてたとえば
再びＲＩＥなどを用いて、多結晶シリコンをエツチング
し、溝１８などで分離する（第１図（ｄ））。

この後層間絶縁膜、コンタクトホール、金属配線を設け
て半導体装置の主要な工程を終えるのは従来の方法と同
様であるが、本発明ではあらかじめ金属膜パターン１５
によシ従来の第１ゲートと第２ゲート電極にあたる１４
．１５の部分の接続が為されておシ、金属配線をする際
に接続をする必要はない。

上記のように本発明では従来のように２層の多結晶シリ
コンを使用する必要がなく、１層の多結晶シリコン１４
のみでよい。これＫよ９１層と２層の多結晶シリコンの
絶縁を行う為にＨ２０酸化を行う必要がなく、第１多結
晶シリコンの端部が持ち上ることはない。従って本発明
ではＭｏなどの金属膜１５（例えば膜厚２０００Ｘ）を
用いているにもかかわらず段差はそれ程大きくならず、
微細加工に適している。また第１ポリシリコンと第２ポ
リシリコンの端部での境界で発生する６Ｍな構造はない
ので、ゲート電極とＳｋ基板との間の耐圧劣化もない。

さらにｆ−）電極の上部に金属（Ｍｏなど）がセルファ
ラインでついているのでゲートｘ極の抵抗が小さくなる
。さらに従来の第１と第２の隣シ合う多結晶シリコン電
極をコンタクトホールを介して（金属配、線で）結線す
る必要も不要となシ、面積的にも微細化に寄与すること
となる。

また従来用１と第２の２つの多結晶シリコン、電罹をま
とめて一つの電極対としていたが、これが一つの多結晶
シリコンのノ４ターンで形成できることになシ、面積的
にも１／２近く節約が可能となり、微細化に大きく貢献
する。

次に第２図を用いて本発明を実施したときのＳＳ基板表
面でのエレクトロンポテンシャルの分布について説明す
る。同図（−）で領域１４はｐタイプ領域である。領域
１６は実施例で説明したようにイオン注入のドーズ量が
少なければ領域１４よシ低濃度のｐタイプ領域、ドーズ
量が多ければｎタイプ領域となる。従来例と同様壕ずす
べての電極がＯｖのときを考えると、領域１６の下は従
来の第１ゲート電極の下と同様４テンシャル井戸が形成
される。電荷の転送は従来例で説明したものと同様であ
る。６ 本発明のメリットは従来の第１ｒ−トと第２ゲートの境
界部に発生するゲート膜厚の厚い部分がなくポテンシャ
ルポケットや障壁が抑制される点にある。

次に本発明の他の実施例について述べる。

第３図に示すように斜めの角度でイオン注入を行って不
純物層１６を形成する前又は後で反対方向から斜めにｐ
タイプの不純物をイオン注入して不純物層１９を形成し
てもよい。このときのポテンシャル分布は第４図に示す
ようにな９、一つのゲートの下でのポテンシャルの傾斜
をさらに大きくさせ、電荷の転送を速くする効果がある
。さらに場合によっては第５図に示すように溝１８を介
してイオン注入を基板に行い、基板ＫｎＮ２０を設けて
もよい。また以上の説明はｐタイプ畝りシリコンに関し
て行ったが、不純物のタイプを逆にしてもよい。またｆ
−）電極はポリシリコンのみなラスアモルファスシリコ
ン、単結晶シリコンに関して行ってもよい。またｐ型基
板のかわ）にｎ型でもよいし、更にｎ型基板の上Ｋ　Ｐ
　−Ｗｅｌｌを有する構造のウェハーに本発明を適用し
てもよい。

［発明の効果コ 以上説明した如く本発明によれば、構造的にも面積的に
も微細加工に適し、またポテンシャルポケットやポテン
シャル障壁が抑制できるなどの利点を有した半導体装置
の製造方法が提供できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例の工程説明図、第２図は同実
施例による半導体装置の動作説明図、第３図は本発明の
異なる実施例の工程説明図、第４図は同実施例の動作説
明図、第５図は本発明の更に異なる実施例の工程説明図
、第６図は従来装置の工程説明図、第７図は同装置の動
作説明図、第８図は同装置の断面図、第９図は同装置の
動作説明図である。 １１・・・半導体基板、１２・・・ｎ一層、１３・・・
ゲート膜、１４・・・ｙ−上電極、１５・・・金属層、
１６・・・イオン注入領域、１７・・・絶縁膜、１８・
・・溝。 出願人代理人　　弁理士　鈴　江　武　彦第１図 第１図 第３図 第５図 第６図 第７図 第８図 第９図

Claims (4)

【特許請求の範囲】
1. （１）半導体基板上にゲート絶縁膜を設け、該ゲート絶
   縁膜上に多結晶またはアモルファスまたは単結晶の第１
   導電型を有する半導体からなるゲート電極を設け、該ゲ
   ート電極上に金属膜を設け、該金属膜をパターニングし
   て複数個の領域に分け、少くともこの金属膜をマスクと
   して前記ゲート電極に斜の角度で第２導電型となる不純
   物をイオン注入した後、少くとも前記パターニングした
   金属膜の間の下の前記ゲート電極の一部分を分離したも
   のを電極として使用することを特徴とする半導体装置の
   製造方法。
2. （２）前記第２導電型を有する不純物を斜にイオン注入
   する前または後に、第１導電型を有する不純物を前記第
   ２導電型を有する不純物のイオン注入とは逆の角度で斜
   に打ち込むことを特徴とする特許請求の範囲第１項に記
   載の半導体装置の製造方法。
3. （３）前記不純物をイオン注入した後、パターニングし
   た前記金属膜をマスクとして前記ゲート電極をエッチン
   グしてゲート電極を分離することを特徴とする特許請求
   の範囲第１項または第２項に記載の半導体装置の製造方
   法。
4. （４）前記パターニングした前記金属膜の少くとも側部
   に膜を堆積して、この膜をマスクとして前記ゲート電極
   をエッチングすることを特徴とする特許請求の範囲第３
   項に記載の半導体装置の製造方法。