KR100192324B1 - 반도체 소자 및 제조방법 - Google Patents

반도체 소자 및 제조방법 Download PDF

Info

Publication number
KR100192324B1
KR100192324B1 KR1019960037842A KR19960037842A KR100192324B1 KR 100192324 B1 KR100192324 B1 KR 100192324B1 KR 1019960037842 A KR1019960037842 A KR 1019960037842A KR 19960037842 A KR19960037842 A KR 19960037842A KR 100192324 B1 KR100192324 B1 KR 100192324B1
Authority
KR
South Korea
Prior art keywords
impurity region
film
gate
insulating film
manufacturing
Prior art date
Application number
KR1019960037842A
Other languages
English (en)
Other versions
KR19980019641A (ko
Inventor
임근식
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960037842A priority Critical patent/KR100192324B1/ko
Publication of KR19980019641A publication Critical patent/KR19980019641A/ko
Application granted granted Critical
Publication of KR100192324B1 publication Critical patent/KR100192324B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 소자의 집적도를 향상시키는데 적당한 반도체 소자 및 제조 방법에 관한 것이다. 이를 위한 본 발명의 반도체 소자의 제조 방법은 기판; 상기 기판 내에 형성되는 제1도전형 제1불순물 영역; 상기 제1불순물 영역상에 형성되는 제2도전형 제2불순물 영역; 상기 제2불순물 영역 일 측에 형성되는 게이트 절연막; 상기 게이트 절연막 일측에 형성되는 게이트; 그리고 상기 게이트를 포함한 기판 전면에 형성되는 절연막을 포함하여 구성됨을 특징으로 한다.

Description

반도체 소자 및 제조방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 소자의 집적도를 향상시키는데 적당한 반도체 소자 및 제조방법에 관한 것이다. 이하 종래 기술에 따른 반도체 소자의 제조 방법을 첨부된 도면을 참고하여 설명하면 다음과 같다.
제1도는 종래 기술에 따른 트랜지스터의 구조 단면도이다.
제1도에서와 같이, 반도체 기판(11)과, 필드 영역과 활성영역으로 구분되어 상기 반도체 기판(11)표면중 필드영역에 형성되는 필드 산화막(15)과, 상기 필드 산화막(15)을 포함한 반도체 기판(11)전면에 형성되는 게이트 산화막(16)과, 상기 게이트 산화막(16)상의 활성 영역상에 형성되는 게이트(17)와, 상기 게이트(17)양측 활성 영역의 반도체기판(11)내에 형성되는 제1, 제2불순물 영역(18, 19)으로 종래의 트랜지스터가 구성된다.
제2a도 내지 제2e도는 종래 기술에 따른 트랜지스터의 제조방법을 나타낸 공정단면도이다.
제2a도에서와 같이, 반도체 기판(11)상에 제1산화막(12)과, 질화막(13)과, 제1감광막(14)을 차례로 증착한다.
그리고 상기 제1감광막(14)을 활성영역에만 남도록 선택적으로 노광 및 현상한다. 이어 상기 선택적으로 노광 및 현상된 제1감광막(14)을 마스크로 이용하여 차례로 질화막(13)과 제1산화막(12)을 선택적으로 식각한다. 제2b도에서와 같이, 상기 제1감광막(14)을 제거하고 상기 질화막(13)을 마스크로 이용하여 필드 영역에 필드 이온을 이온 주입한다. 그리고 상기 필드 이온이 이온 주입된 영역에 필드 산화막(15)을 성장시킨다.
제2c도에서와 같이, 상기 질화막(13)과 제1산화막(12)을 제거하고 상기 필드 산화막(15)을 포함한 반도체 기관(11)상에 게이트 산화막(16)을 성장시킨다. 그리고 상기 게이트 산화막(16)상에 다결정 실리콘(17a)을 증착한다.
제2d도에서와 같이, 상기 다결정실리콘(17a)상에 제2감광막(도면에 도시하지 않음)을 도포한다. 그리고 상기 제2감광막을 게이트 전극 패턴용 마스크를 이용하여 노광 및 현상한다. 이어 상기 선택적으로 노광 및 현상된 제2감광막을 마스크로 이용하여 상기 다결정 실리콘(17a)을 선택적으로 식각하므로 게이트(17)을 형성한다. 그리고 상기 제2감광막을 제거한다.
제2e도에서와 같이 상기 게이트(17)를 마스크로 이용하여 불순물 이온을 이온 주입하므로 제1, 제2불순물 영역(18,19)을 형성한다.
종래 기술에 따른 반도체 소자 및 제조 방법은 2차원적인 배열과 사진 식각 공정의 해상도 제한으로 고집적화에 한계가 있는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안 출한 것으로 소자를 수직으로 구성하여 3차원적으로 배열함으로 고집적화를 이루는 반도체 소자 및 제조방법을 제공하는 데 그 목적이 있다.
제1도는 종래 기술에 따른 트랜지스터의 구조 단면도.
제2a도 내지 제2e도는 종래 기술에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도.
제3도는 본 발명에 따른 트랜지스터의 구조 단면도.
제4a도 내지 제4n도는 본 발명의 실시 예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 33 : 제1불순물 영역
34 : 제1실리콘 36 : 제1산화막
39 : 제1전도성막 42 : 제2실리콘
44 : 제2불순물 영역 46 : 절연막
본 발명의 반도체 소자는 기판과, 상기 기판내에 형성되는 제1도전형 제1불순물영역과, 상기 제1불순물 영역상에 형성되는 제2도전형 제2불순물 영역과, 상기 제2불순물 영역상에 형성되는 제1도전형 제3불순물 영역과, 상기 제2불순물 영역 일측에 형성되는 게이트 절연막과, 상기 게이트절연막 일측에 형성되는 게이트와 그리고 상기 게이트를 포함한 기판 전면에 형성되는 절연막을 포함하여 구성됨을 특징으로 한다.
본 발명의 반도체 소자의 제조방법은 기판내의 소정부위에 제1도전형 제1불순물 영역을 형성하는 단계와, 상기 제1불순물 영역상에 제2도전형 제2불순물 영역을 형성하는 단계와, 상기 제2불순물 영역 일측 측면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 측면에 게이트 전극을 형성하는 단계와, 상기 제 2불순물 영역상에 제1도전형 제3불순물 영역을 형성하는 단계와 상기 제3불순물 영역을 포함한 기판전년에 절연막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자 및 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.
제3도는 본 발명에 따른 트랜지스터의 구조 단면도이다.
제3도에서와 같이, 반도체 기판(31)과, 상기 반도체 기판(31)의 소정 부위에 형성된 모든 고농도n형의 제1불순물 영역(33)과, 상기 제1불순물 영역(33)상기 제1불순물 영역(33)의 이온과 다른 이온을 이온 주입하여 전공 또는 전자가 도통되는 p형의 제2불순물 영역(34)과, 상기 제2불순물 영역(34)상에 상기 제1불순물 영역(33)의 이온과 같은 이온을 이온 주입하여 형성되는 제3불순물 영역(44)과, 상기 제2불순물 영역(34) 일측의 측면에 형성되는 게이트절연막(36)과, 상기 게이트절연막(36)일측에 형성되는 게이트(39)를 포함하여 구성되는 하나의 트랜지스터가 형성된다.
그리고 상기 하나의 트랜지스터 표면상에 형성되는 절연막(46)과, 상기 절연막(46)상에 형성되는 또 하나의 트랜지스터를 더 포함하여 구성된 트랜지스터가 형성된다. 상기 하나의 트랜지스터 상측의 또 하나의 트랜지스터는 상기 하나의 트랜지스터와 같은 구조를 갖는다. 그리하여 트랜지스터를 필요한 만큼 수직으로 적층한다.
제4a도 내지 제4n도는 본 발명의 실시 예에 따른 트랜지스터의 제조방법을 나타낸 공정 단면도이다.
제4a도에서와 같이, 반도체 기판(31)상에 제1감광막(32)을 도포한다. 그리고 상기 제1감광막(32)을 소정부위에 제거되도록 선택적으로 노광 및 현상한다. 이어 상기 선택적으로 노광 및 현상된 제1감광막(32)을 마스크로 이용하여 고온도n형 불순물을 이온 주입하여 제1불순물 영역(33)을 형성한다.
제4b도에서와 같이, 상기 반도체 기판(32)상에 전공 또는 전자가 도통하기 위한 제1실리콘(34)과, 제2감광막(35)을 차례로 증측한다.
그리고 상기 제2감광막(35)을 상기 제1불순물 영역(33) 상측에만 제거되도록 선택적으로 노광 및 현상한다. 상기 선택적으로 오광 및 현상된 제2감광막(35)을 마스크로 이용하여 상기 제1실리콘(34)에 상기 제1불순물 영역(33)의 이온과 다른 p형 불순물 이온을 이온 주입한다.
제4c도에서와 같이, 상기 제2감광막(35)을 제거하고 상기 불순물 이온이 이온주입된 제1실리콘(34)상에 제3감광막(도면에 도시하지 않음)을 도포한다. 그리고 상기 제3감광막을 상기 제1불순물 영역(33)상측에만 남도록 선택적으로 노광 및 현상한다.
이어 상기 선택적으로 노광 및 현상된 제3감광막을 마스크로 이용하여 상기 제1실리콘(34)을 선택적으로 식각하여 불순물 영역간의 채널을 형성한다. 이어서 상기 제3감광막을 제거한다.
제4d도에서와 같이 상기 제1실리콘(34)을 포함한 반도체 기판(31)전면에 제1산화막(36)을 성장시킨다. 그리고 상기 제1산화막(36)상에 제4감광막(37)을 도포하고 상기 제1실리콘(34)에 의하여 돌출된 제1산화막(36)상에만 노출되도록 선택적으로 노광 및 현상한다.
제4e도에서와 같이, 상기 선택적으로 노광 및 현상된 제4감광막(37)을 마스크로 이용하여 상기 제1산화막(36)을 선택적으로 식각한다. 그리고 상기 제4감광막(37)을 제거하고 상기 제1실리콘(34)을 포함한 제1산화막(36)전면에 제5감광막(38)을 도포한다.
이어 상기 제5감광막(38)을 상기 제1실리콘(34)과 제1실리콘(34)일측의 측벽을 이루는 제1산화막(36)상에만 남도록 선택적으로 노광 및 현상한다.
제4f도에서와 같이, 상기 선택적으로 노광 및 현상 된 제5감광막(38)을 마스크로 이용하여 상기 제1산화막(36)을 선택적으로 식각한다. 그리고 상기 제5감광막(38)을 제거한다.
제4g도에서와 같이, 상기 제1산화막(36)과 제1실리콘(34)을 포함한 반도체 기판(31)전면에 제1전도성막(39)과 제6감광막(40)을 차례로 증착한다. 그리고 상기 제6감광막(40)을 상기 제1산화막(36)과 상기 제1실리콘(34)에 의해서 돌출된 부위에만 제거되도록 선택적으로 노광 및 현상한다.
제4h도에서와 같이, 상기 선택적으로 노광 및 현상된 제6감광막(40)을 마스크로 이용하여 상기 제1산화막(36)과 제1실리콘(34)상에만 제거되도록 상기 제1전도성막(39)을 선택적으로 식각한다. 그리고 상기 제6감광막(40)을 제거하고 상기 제1산화막(36)과 제1실리콘(34)을 포함한 제1전도성막(39)전면에 제7감광막(41)을 도포한다. 이어 상기 제7감광막(41)을 상기 제1산화막(36)과, 제1실리콘(34)과, 상기 제1산화막(36) 일측에 일정 간격을 둔 제1전도성막(39)상에만 남도록 선택적으로 노광 및 현상한다.
제4i도에서와 같이, 상기 선택적으로 노광 및 현상된 제7감광막(41)을 마스크로 이용하여 상기 제1전도성막(39)을 선택적 식각나타났다. 그러므로 게이트 전극을 형성한다. 이어 상기 제7감광막(41)을 제거한다. 그리고 상기 제1전도성막(39)과, 제1산화막(36)과, 제1실리콘(34)을 포함한 반도체 기판(31)상에 제2실리콘(42)을 증착한다.
제4j도에서와 같이, 상기 제2실리콘(42)상에 제8감광막(43)을 도포하고 상기 제1실리콘(34)상측에만 제거되도록 선택적으로 노광 및 현상한다. 그리고 상기 선택적으로 노광 및 형상된 제8감광막(43)을 마스크로 이용하여 상기 제2실리콘(42)에 상기 제1불순물 영역(33)의 이온과 같은 불순물 이온을 이온주입하여 제2불순물 영역(44)을 형성한다.
제4k도에서와 같이, 상기 제8감광막을 제거하고 상기 제2불순물 영역(44)을 포함한 제2실리콘(42)전면에 제9감광막 (45)을 도포한다. 그리고 상기 제9감광막(45)을 상기 제2불순물 영역(44)상에만 남도록 선택적으로 노광 및 현상한다.
제4l도에서와 같이, 상기 선택적으로 노광 및 현상된 제9감광막(45)을 마스크로 이용하여 상기 제2실리콘(42)을 선택적으로 식각한다. 그리고 상기 제9감광막(45)을 제거하여 하나의 트랜지스터를 형성한다.
제4m도에서와 같이, 상기 하나의 트랜지스터를 포함한 반도체기판(31)전면에 상기 하나의 트랜지스터와 또 다른 트랜지스터가 겹쳐지지 않도록 두껍게 절연막(46)을 증착한다. 그리고 상기 절연막(46)상에 제10감광막(47)을 도포하고 상기 제2불순물 영역(44)상측에만 제거되도록 선택적으로 노광 및 현상한다.
제4n도에서와 같이, 상기 선택적으로 노광 및 현상된 제10감광막(47)을 마스크로 이용하여 상기 절연막(46)을 상기 제1불순물 영역(33)과 같은 두께만 제거되도록 선택적으로 식각한다. 그리고 상기 제10감광막(47)을 제거하고 상기 절연막(46)상에 상기와 같은 제조 방법으로 또 다른 트랜지스터를 형성한다. 이어 상기와 같은 방법으로 계속해서 트랜지스터를 수직으로 형성한다.
본 발명의 반도체 소자의 제조 방법은 트랜지스터를 수직으로 형성하여 3차원적으로 배열하기 때문에 소자의 고집적화에 큰효과가 있다.

Claims (4)

  1. 기판; 상기 기판내에 형성되는 제1도전형 제1불순물 영역; 상기 제1불순물 영역상에 형성되는 제2도전형 제2불순물 영역; 상기 제2불순물 영역상에 형성되는 제1도전형 제3불순물 영역; 상기 제2불순물 영역 일측에 형성되는 게이트 절연막; 상기 게이트절연막 일측에 형성되는 게이트; 그리고 상기 게이트를 포함한 기판 전면에 형성되는 절연막을 포함하여 구성됨을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서, 상기 절연막상에 상기 게이트 및 제1, 제2, 제3불순물 영역과 동일 구조를 갖는 트랜지스터가 더 형성됨을 특징으로 하는 반도체 소자.
  3. (1) 기판내의 소정부위에 제1도전형 제1불순물 영역을 형성하는 단계; (2) 상기 제1불순물 영역상에 제2도전형, 제2불순물 영역을 형성하는 단계; (3) 상기 제2불순물 영역 일측 측면에 게이트 절연막을 형성하는 단계; (4) 상기 게이트 절연막 측면에 게이트 전극을 형성하는 단계; (5) 상기 제2불순물 영역상에 제1도전형, 제3불순물 영역을 형성하는 단계; (6) 상기 제3불순물 영역을 포함한 기판전면에 절연막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조방법.
  4. 제3항에 있어서, 상기 절연막상에 상기 제(1)내지 (6)단계를 적어도 1회 반복하는 단계를 더 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
KR1019960037842A 1996-09-02 1996-09-02 반도체 소자 및 제조방법 KR100192324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960037842A KR100192324B1 (ko) 1996-09-02 1996-09-02 반도체 소자 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960037842A KR100192324B1 (ko) 1996-09-02 1996-09-02 반도체 소자 및 제조방법

Publications (2)

Publication Number Publication Date
KR19980019641A KR19980019641A (ko) 1998-06-25
KR100192324B1 true KR100192324B1 (ko) 1999-07-01

Family

ID=19472506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960037842A KR100192324B1 (ko) 1996-09-02 1996-09-02 반도체 소자 및 제조방법

Country Status (1)

Country Link
KR (1) KR100192324B1 (ko)

Also Published As

Publication number Publication date
KR19980019641A (ko) 1998-06-25

Similar Documents

Publication Publication Date Title
KR100223927B1 (ko) 전계 효과 트랜지스터 및 그 제조방법
EP0160255A2 (en) Field effect transistor device and method of making same
KR100211635B1 (ko) 반도체장치 및 그 제조방법
KR100232197B1 (ko) 반도체 소자의 제조 방법
KR100192324B1 (ko) 반도체 소자 및 제조방법
KR20010031406A (ko) 버티컬 ｍｏｓ 트랜지스터 및 그 제조 방법
KR100897474B1 (ko) 바이폴라 트랜지스터의 제조방법
KR100279262B1 (ko) 에스오아이 반도체 소자 및 그 제조방법
KR100469373B1 (ko) 고전압 소자 및 그의 제조방법
KR20000019080A (ko) 모스 트랜지스터 제조방법
KR100672683B1 (ko) 바이폴라트랜지스터의 제조방법
KR940002780B1 (ko) 고전압용 트랜지스터의 구조 및 제조방법
KR100290876B1 (ko) 반도체 소자의 제조방법
KR100533375B1 (ko) 듀얼 게이트전극 형성방법_
JPH0485968A (ja) Ｍｏｓ型半導体装置およびその製造方法
KR100305205B1 (ko) 반도체소자의제조방법
US6362061B1 (en) Method to differentiate source/drain doping by using oxide slivers
KR0147728B1 (ko) 엘디디 구조를 갖는 반도체 장치 제조방법
KR100239455B1 (ko) 반도체 소자의 제조 방법
KR0124634B1 (ko) 반도체소자의 분리층 제조방법
KR0175366B1 (ko) 반도체 장치 및 그 제조 방법
KR100209719B1 (ko) 마스크롬 셀 제조방법
KR100192547B1 (ko) 반도체 소자 및 그 제조방법
KR100223887B1 (ko) 반도체 소자의 커패시터 구조 및 제조방법
KR100434715B1 (ko) 반도체소자및그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee