CN110581071A - 一种降低沟槽型dmos生产成本的方法 - Google Patents
一种降低沟槽型dmos生产成本的方法 Download PDFInfo
- Publication number
- CN110581071A CN110581071A CN201910770069.5A CN201910770069A CN110581071A CN 110581071 A CN110581071 A CN 110581071A CN 201910770069 A CN201910770069 A CN 201910770069A CN 110581071 A CN110581071 A CN 110581071A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- source region
- region
- degrees
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000000137 annealing Methods 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 238000001259 photo etching Methods 0.000 claims abstract description 13
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- 238000002513 implantation Methods 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 238000010992 reflux Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000003795 chemical substances by application Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 210000000746 body region Anatomy 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种降低沟槽DMOS生产成本的方法，其特征在于，包括以下步骤，生长介质隔离层，并进行退火回流处理，再进行孔层光刻，刻蚀隔离介质层至硅表面，然后去除光刻胶，采用30度角进行源区注入；分4次进行，每注入1次将硅晶片顺时针旋转90度后进行下一次注入，确保器件要形成的源区和终端N型区均可以被注入到；本发明在传统的沟槽型DMOS工艺流程基础上，开发新工艺流程，减少现有技术中F步骤中一次源区光刻层制作过程来大幅降低器件生产成本，并保持器件高性能，具有良好的市场应用价值。
Description
技术领域
本发明涉及半导体芯片设计及制作领域，尤其涉及一种降低沟槽 DMOS生产成本的方法。
背景技术
双扩散金属氧化物半导体(DMOS)晶体管兼有双极晶体管和普通 MOS器件的优点，无论开关应用还是线性应用，DMOS都是理想的功率 器件。DMOS主要用于逆变器、电子开关、高保真音响、汽车电器和 电子镇流器等。
DMOS分为平面型DMOS和沟槽型DMOS，平面型DMOS主要朝着高 压方向发展，而沟槽型DMOS主要是朝着中低压发展，随着近年来半 导体设计领域以及半导体工艺领域的不断发展及创新，已经向着更低 成本，更高性能方向发展，如何在保证高性能前提下，尽可能的压缩 成本，成为各个设计公司以及代工厂的主要课题。
现有技术中沟槽型DMOS器件制作工艺包括以下步骤：
如图1所示，A、在N型外延层上生长初始热氧化层，再采用低 压化学气相淀积的方法淀积氧化层，采用沟槽光刻层同时定义出终端 区和有源区，然后进行氧化层刻蚀，刻蚀到N型外延层表面为止；
如图2所示，B、去掉沟槽光层胶后，采用留下来的氧化层作为 硬掩模，进行沟槽刻蚀；
如图3所示，C、去除淀积氧化层和初始氧化层，生长栅极氧化 层，再淀积掺杂的多晶硅；
如图4所示，D、对掺杂的多晶硅进行回刻，回刻到硅平面以下； 然后对多晶硅进行退火，再进行P型离子注入；
如图5所示，E、对注入的P型杂质进行驱入，形成P型体区和 终端区P-区域；
如图6所示，F、采用源区光刻层，对打开的窗口刻蚀栅极氧化 层，然后进行源区及终端区N型区域离子注入；
如图7所示，G、去掉源区光刻胶，清洗后进行退火，在N2环境 下进行，形成沟槽DMOS的源区及终端N型区；
如图8所示，H、生长介质隔离层，并进行退火回流处理，进行 孔层光刻，刻蚀隔离介质层，刻蚀硅孔，刻蚀大约硅平面以下，去除 光刻胶后进行P+孔注入；
如图9所示，I、退火，激活P+离子，淀积TI/TIN，同时进行 TI/TIN退火，再淀积钨，填满孔，并进行钨回刻，刻蚀到ILD表面 以下即可，再淀积金属层，进行金属层光刻，刻蚀后去掉光刻胶，形 成器件栅极和源极的引线；
如图10所示，J、将芯片背面减薄至130um，生长TI/NI/AG，形 成器件的漏极，完成器件的制作。
众所周知，半导体器件制造成本主要以光刻层的多少来衡量制作 成本，本发明介绍一种沟槽型DMOS器件的制作方法，可以在保证器 件功能的前提下，减少一次源区光刻层的制作来大幅降低成本，成本 降低约25％，从而提升器件市场竞争力。
现有技术存在缺陷，需要改进。
发明内容
为了解决现在技术存在的缺陷，本发明提供了一种降低沟槽DMOS 生产成本的方法。
本发明提供的技术文案，一种降低沟槽DMOS生产成本的方法， 其特征在于，包括以下步骤，
S1、在N型外延层上生长初始热氧化层，再采用低压化学气相淀 积的方法淀积氧化层，采用沟槽光刻层同时定义出终端区和有源区， 然后进行氧化层刻蚀，刻蚀到N型外延层表面为止；
S2、去掉沟槽光层胶后，采用留下来的氧化层作为硬掩模，进行 沟槽刻蚀；
S3、去除淀积氧化层和初始氧化层，生长栅极氧化层，再淀积掺 杂的多晶硅；
S4、对掺杂的多晶硅进行回刻，回刻到硅平面以下，然后对多晶 硅进行退火，再进行P型离子注入；
S5、对注入的P型杂质进行驱入，形成P型体区和终端区P-区 域；
S6、生长介质隔离层，并进行退火回流处理，再进行孔层光刻， 刻蚀隔离介质层至硅表面，然后去除光刻胶，采用30度角进行源区 注入；分4次进行，每注入1次将硅晶片顺时针旋转90度后进行下 一次注入，确保器件要形成的源区和终端N型区均可以被注入到；
S7、进行源区退火，在N2环境下进行，形成沟槽DMOS的源区及 终端区N型区域，再采用ILD自对准进行硅孔刻蚀，并进行P+孔注 入；
S8、激活P+离子，淀积TI/TIN，同时进行TI/TIN退火，再淀积 钨，填满孔，并进行钨回刻，刻蚀到ILD表面以下，再淀积金属层， 为4umAL/CU，进行金属层光刻，刻蚀后去掉光刻胶，形成器件栅极 和源极的引线；
S9、将芯片背面减薄，生长TI/NI/AG，形成器件的漏极，完成 器件的制作。
根据权利要求1所述一种降低沟槽DMOS生产成本的方法，其特 征在于，步骤S6中，生长介质隔离层，条件为2000ATEOS+BPSG7000A； 采用30度角进行源区注入，条件为AS+,70KeV,4E15ion/cm2。
优选地，步骤S7中，进行源区退火，条件采用825度60分钟； 采用ILD自对准进行硅孔刻蚀，刻蚀至硅表面3500A；进行P+孔注入， 条件为BF2,40KeV,5E14。
优选地，步骤S8中，采用850度30秒条件退火激活P+离子,淀 积TI400A/TIN600A，TI/TIN退火条件为680度30秒，淀积钨厚度为 8000A。
优选地，步骤S9中，将芯片背面减薄至130um，生成 TI 1000A/NI2000A/AG10000A。
优选地，步骤S1中，生长初始热氧化层的厚度为100A-1000A， 淀积氧化层的厚度为1000A-8000A。
优选地，步骤S1中，生长初始热氧化层的厚度为200A，淀积氧 化层的厚度为3000A。
优选地，步骤S2中，所述沟槽刻蚀为0.8um～6um。
优选地，步骤S2中，所述沟槽刻蚀为1.3um。
优选地，步骤S3中，生成栅极氧化层的厚度为200A-2000A,淀 积掺杂的多晶硅的厚度为5000A～12000A。
优选地，步骤S3中，生成栅极氧化层的厚度为800A,淀积掺杂 的多晶硅的厚度为8000A。
优选地，步骤S4中，对掺杂的多晶硅进行回刻至硅平面以下 500A-1500A，对多晶硅进行退火的条件为1000度90分钟，P型离子 注入的条件为B+,60KeV,1.5E13ion/cm2。
优选地，步骤S4中，对掺杂的多晶硅进行回刻至硅平面以下 1000A。
优选地，步骤S5中，对注入的P型杂质进行驱入的条件为1050 度60分钟。
相对于现有技术的有益效果，本发明在传统的沟槽型DMOS工艺 流程基础上，开发新工艺流程，减少现有技术中F步骤中一次源区光 刻层制作过程来大幅降低器件生产成本，并保持器件高性能，具有良 好的市场应用价值。
附图说明
图1为本发明现有技术中步骤A示意图；
图2为本发明现有技术中步骤B示意图；
图3为本发明现有技术中步骤C示意图；
图4为本发明现有技术中步骤D示意图；
图5为本发明现有技术中步骤E示意图；
图6为本发明现有技术中步骤F示意图；
图7为本发明现有技术中步骤G示意图；
图8为本发明现有技术中步骤H示意图；
图9为本发明现有技术中步骤I示意图；
图10为本发明现有技术中步骤J示意图；
图11为本发明步骤S1示意图；
图12为本发明步骤S2示意图；
图13为本发明步骤S3示意图；
图14为本发明步骤S4示意图；
图15为本发明步骤S5示意图；
图16为本发明步骤S6第一次注入示意图；
图17为本发明步骤S6第三次注入示意图；
图18为本发明步骤S7示意图；
图19为本发明步骤S8示意图；
图20为本发明步骤S9示意图。
具体实施方式
需要说明的是，上述各技术特征继续相互组合，形成未在上面列 举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域 普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些 改进和变换都应属于本发明所附权利要求的保护范围。
为了便于理解本发明，下面结合附图和具体实施例，对本发明进
需要说明的是，当元件被称为“固定于”另一个元件，它可以直 接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是 “连接”另一个元件，它可以是直接连接到另一个元件或者可能同时 存在居中元件。本说明书所使用的术语“垂直的”、“水平的”、“左”、 “右”以及类似的表述只是为了说明的目的。
除非另有定义，本说明书所使用的所有的技术和科学术语与属于 本发明的技术领域的技术人员通常理解的含义相同。在本发明的说明 书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制 本发明。
下面结合附图对本发明作详细说明。
如图1所示，一种降低沟槽DMOS生产成本的方法，包括以下步 骤，
如图11所示，S1、在N型外延层上生长初始热氧化层，厚度为 100A-1000A，优选200A，再采用低压化学气相淀积的方法淀积 1000A～8000A的氧化层，优选3000A，采用沟槽光刻层同时定义出终 端区和有源区，然后进行氧化层刻蚀，刻蚀到N型外延层表面为止。
如图12所示，S2、去掉沟槽光层胶后，采用留下来的氧化层作 为硬掩模，进行沟槽刻蚀，刻蚀为0.8um～6um，优选1.3um。
如图13所示，S3、去除3000A淀积氧化层和200A初始氧化层， 生长栅极氧化层，为200A～2000A，优选800A。再淀积5000A～12000A 掺杂的多晶硅，优选8000A。
如图14所示，S4、对掺杂的多晶硅进行回刻，回刻到硅平面以 下500A～1500A，优选1000A；然后采用1000度90分钟对多晶硅进行 退火，再进行P型离子注入，条件为B+，60KeV，1.5E13ion/cm2。
如图15所示，S5、采用1050度60分钟对注入的P型杂质进行 驱入，形成P型体区和终端区P-区域。
如图16和图17所示，S6、生长介质隔离层，条件为 2000ATEOS+BPSG7000A，并进行退火回流处理，条件为850度30分钟， 再进行孔层光刻，刻蚀隔离介质层至硅表面，然后去除光刻胶，采用 30度角进行源区注入，条件为：AS+，70KeV，4E15ion/cm2；分4次 进行，每注入1次将硅晶片顺时针旋转90度后进行下一次注入，确 保器件要形成的源区和终端N型区均可以注入到。
如图18所示，S7、进行源区退火，条件采用825度60分钟，在 N2环境下进行，形成沟槽DMOS的源区及终端区N型区域，再采用ILD 自对准进行硅孔刻蚀，刻蚀至硅表面3500A，并进行P+孔注入，条件 为BF2，40KeV，5E14。
如图19所示，S8、采用850度30秒退火，激活P+离子，淀积 TI400A/TIN600A，同时进行TI/TIN退火，680度30秒，再淀积钨， 厚度为8000A，填满孔，并进行钨回刻，刻蚀到ILD表面以下即可， 再淀积金属层，为4umAL/CU，进行金属层光刻，刻蚀后去掉光刻胶， 形成器件栅极和源极的引线。
如图20所示，S9、将芯片背面减薄至130um，生长 TI1000A/NI2000A/AG10000A，形成器件的漏极，完成器件的制作。
需要说明的是，上述各技术特征继续相互组合，形成未在上面列 举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域 普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些 改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种降低沟槽DMOS生产成本的方法，其特征在于，包括以下步骤，
S1、在N型外延层上生长初始热氧化层，再采用低压化学气相淀积的方法淀积氧化层，采用沟槽光刻层同时定义出终端区和有源区，然后进行氧化层刻蚀，刻蚀到N型外延层表面为止；
S2、去掉沟槽光层胶后，采用留下来的氧化层作为硬掩模，进行沟槽刻蚀；
S3、去除淀积氧化层和初始氧化层，生长栅极氧化层，再淀积掺杂的多晶硅；
S4、对掺杂的多晶硅进行回刻，回刻到硅平面以下，然后对多晶硅进行退火，再进行P型离子注入；
S5、对注入的P型杂质进行驱入，形成P型体区和终端区P-区域；
S6、生长介质隔离层，并进行退火回流处理，再进行孔层光刻，刻蚀隔离介质层至硅表面，然后去除光刻胶，采用30度角进行源区注入；分4次进行，每注入1次将硅晶片顺时针旋转90度后进行下一次注入，确保器件要形成的源区和终端N型区均可以被注入到；
S7、进行源区退火，在N2环境下进行，形成沟槽DMOS的源区及终端区N型区域，再采用ILD自对准进行硅孔刻蚀，并进行P+孔注入；
S8、激活P+离子，淀积TI/TIN，同时进行TI/TIN退火，再淀积钨，填满孔，并进行钨回刻，刻蚀到ILD表面以下，再淀积金属层，为4umAL/CU，进行金属层光刻，刻蚀后去掉光刻胶，形成器件栅极和源极的引线；
S9、将芯片背面减薄，生长TI/NI/AG，形成器件的漏极，完成器件的制作。
2.根据权利要求1所述一种降低沟槽DMOS生产成本的方法，其特征在于，步骤S6中，生长介质隔离层，条件为2000ATEOS+BPSG7000A；采用30度角进行源区注入，条件为AS+,70KeV,4E15ion/cm2。
3.根据权利要求1所述一种降低沟槽DMOS生产成本的方法，其特征在于，步骤S7中，进行源区退火，条件采用825度60分钟；采用ILD自对准进行硅孔刻蚀，刻蚀至硅表面3500A；进行P+孔注入，条件为BF2,40KeV,5E14。
4.根据权利要求1所述一种降低沟槽DMOS生产成本的方法，其特征在于，步骤S8中，采用850度30秒条件退火激活P+离子,淀积TI400A/TIN600A，TI/TIN退火条件为680度30秒，淀积钨厚度为8000A。
5.根据权利要求1所述一种降低沟槽DMOS生产成本的方法，其特征在于，步骤S9中，将芯片背面减薄至130um，生成TI 1000A/NI2000A/AG10000A。
6.根据权利要求1所述一种降低沟槽DMOS生产成本的方法，其特征在于，步骤S1中，生长初始热氧化层的厚度为100A-1000A，淀积氧化层的厚度为1000A-8000A。
7.根据权利要求1所述一种降低沟槽DMOS生产成本的方法，其特征在于，步骤S2中，所述沟槽刻蚀为0.8um～6um。
8.根据权利要求1所述一种降低沟槽DMOS生产成本的方法，其特征在于，步骤S3中，生成栅极氧化层的厚度为200A-2000A,淀积掺杂的多晶硅的厚度为5000A～12000A。
9.根据权利要求1所述一种降低沟槽DMOS生产成本的方法，其特征在于，步骤S4中，对掺杂的多晶硅进行回刻至硅平面以下500A-1500A，对多晶硅进行退火的条件为1000度90分钟，P型离子注入的条件为B+,60KeV,1.5E13ion/cm2。
10.根据权利要求1所述一种降低沟槽DMOS生成成本的方法，其特征在于，步骤S5中，对注入的P型杂质进行驱入的条件为1050度60分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910770069.5A CN110581071B (zh) | 2019-08-20 | 2019-08-20 | 一种降低沟槽型dmos生产成本的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910770069.5A CN110581071B (zh) | 2019-08-20 | 2019-08-20 | 一种降低沟槽型dmos生产成本的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110581071A true CN110581071A (zh) | 2019-12-17 |
| CN110581071B CN110581071B (zh) | 2022-07-19 |
Family
ID=68811311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910770069.5A Active CN110581071B (zh) | 2019-08-20 | 2019-08-20 | 一种降低沟槽型dmos生产成本的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110581071B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110957227A (zh) * | 2019-12-27 | 2020-04-03 | 深圳市威兆半导体有限公司 | 一种mosfet器件的制造方法及mosfet器件 |
| EP4220730A1 (en) * | 2022-01-28 | 2023-08-02 | Hitachi Energy Switzerland AG | Method for producing vertical trench-gate mosfets or igbts and corresponding semiconductor device |
| EP4258360A1 (en) * | 2022-04-04 | 2023-10-11 | Hitachi Energy Switzerland AG | Method for producing a semiconductor device and semiconductor device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010028084A1 (en) * | 1999-03-31 | 2001-10-11 | Mo Brian Sze-Ki | Trench transistor with self-aligned source |
| US20060113588A1 (en) * | 2004-11-29 | 2006-06-01 | Sillicon-Based Technology Corp. | Self-aligned trench-type DMOS transistor structure and its manufacturing methods |
| US20100032751A1 (en) * | 2008-08-08 | 2010-02-11 | Alpha And Omega Semiconductor Incorporated | Super-self-aligned trench-dmos structure and method |
| CN102074478A (zh) * | 2009-11-24 | 2011-05-25 | 上海华虹Nec电子有限公司 | 一种沟槽式mos的制造工艺方法 |
| US20130344667A1 (en) * | 2012-06-20 | 2013-12-26 | Ganming Qin | Trench FET with Source Recess Etch |
| CN105097543A (zh) * | 2014-05-23 | 2015-11-25 | 北大方正集团有限公司 | 一种沟槽型vdmos器件及其制造方法 |
| CN108574002A (zh) * | 2017-03-14 | 2018-09-25 | 艾普凌科有限公司 | 半导体装置 |
| CN109037073A (zh) * | 2018-08-02 | 2018-12-18 | 深圳市诚朗科技有限公司 | 一种晶体管及其制作方法 |
-
2019
- 2019-08-20 CN CN201910770069.5A patent/CN110581071B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010028084A1 (en) * | 1999-03-31 | 2001-10-11 | Mo Brian Sze-Ki | Trench transistor with self-aligned source |
| US20060113588A1 (en) * | 2004-11-29 | 2006-06-01 | Sillicon-Based Technology Corp. | Self-aligned trench-type DMOS transistor structure and its manufacturing methods |
| US20100032751A1 (en) * | 2008-08-08 | 2010-02-11 | Alpha And Omega Semiconductor Incorporated | Super-self-aligned trench-dmos structure and method |
| CN102074478A (zh) * | 2009-11-24 | 2011-05-25 | 上海华虹Nec电子有限公司 | 一种沟槽式mos的制造工艺方法 |
| US20130344667A1 (en) * | 2012-06-20 | 2013-12-26 | Ganming Qin | Trench FET with Source Recess Etch |
| CN105097543A (zh) * | 2014-05-23 | 2015-11-25 | 北大方正集团有限公司 | 一种沟槽型vdmos器件及其制造方法 |
| CN108574002A (zh) * | 2017-03-14 | 2018-09-25 | 艾普凌科有限公司 | 半导体装置 |
| CN109037073A (zh) * | 2018-08-02 | 2018-12-18 | 深圳市诚朗科技有限公司 | 一种晶体管及其制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110957227A (zh) * | 2019-12-27 | 2020-04-03 | 深圳市威兆半导体有限公司 | 一种mosfet器件的制造方法及mosfet器件 |
| EP4220730A1 (en) * | 2022-01-28 | 2023-08-02 | Hitachi Energy Switzerland AG | Method for producing vertical trench-gate mosfets or igbts and corresponding semiconductor device |
| WO2023143921A1 (en) | 2022-01-28 | 2023-08-03 | Hitachi Energy Switzerland Ag | Method for producing vertical trench-gate mosfets or igbts and corresponding semiconductor device |
| EP4258360A1 (en) * | 2022-04-04 | 2023-10-11 | Hitachi Energy Switzerland AG | Method for producing a semiconductor device and semiconductor device |
| WO2023194244A1 (en) * | 2022-04-04 | 2023-10-12 | Hitachi Energy Switzerland Ag | Method for producing a trench-gate semiconductor device and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110581071B (zh) | 2022-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537885B1 (en) | Transistor and method of manufacturing a transistor having a shallow junction formation using a two step EPI layer | |
| TWI502742B (zh) | 形成在具有基板頂面之半導體基板上之半導體元件及其製備方法 | |
| JPS62222677A (ja) | 小サイズのｄｍｏｓセルの自動位置合わせによる製造方法及び該方法により得られるｍｏｓデバイス | |
| CN110581071B (zh) | 一种降低沟槽型dmos生产成本的方法 | |
| KR100399583B1 (ko) | 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법 | |
| KR100506055B1 (ko) | 반도체 소자의 트랜지스터 및 그의 제조 방법 | |
| JPH0691183B2 (ja) | コンデンサを形成する方法 | |
| CN211295110U (zh) | 一种优化电特性的dmos | |
| JP2003078137A (ja) | 高められたソース／ドレインをポリスペーサーを用いて形成する方法 | |
| CN109119473B (zh) | 一种晶体管及其制作方法 | |
| KR20080021918A (ko) | 완전 실리사이드 게이트 구조를 갖는 모스 트랜지스터 및그 제조 방법 | |
| JP2005191576A (ja) | 半導体デバイス及びその製造方法 | |
| CN115662902A (zh) | 沟槽型场效应晶体管的制作方法 | |
| CN110729196A (zh) | 一种降低沟槽型金属氧化物半导体导通电阻的方法 | |
| US20210090953A1 (en) | Self-Aligned Trench MOSFET Contacts Having Widths Less Than Minimum Lithography Limits | |
| CN110176401B (zh) | 一种降低vdmos生产成本的方法 | |
| CN111009577A (zh) | 一种改善沟槽型金属氧化物半导体栅源漏电的方法 | |
| CN114068673B (zh) | 超结沟槽栅mosfet及制造方法 | |
| CN103996622A (zh) | 一种制作vdmos的方法 | |
| CN112838007B (zh) | 一种沟槽栅功率器件及其制备方法 | |
| CN111276544B (zh) | 一种优化电特性的dmos及其制造方法 | |
| CN112838118B (zh) | 超低导通电阻ldmos的制作方法 | |
| CN110534560B (zh) | 一种静电感应晶体管的制造方法 | |
| KR100331032B1 (ko) | 측벽막을 이용한 트렌치 게이트 전력소자 제조방법 | |
| KR100483062B1 (ko) | 반도체 씨모스 로직 디바이스의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |