CN110957227A - 一种mosfet器件的制造方法及mosfet器件 - Google Patents
一种mosfet器件的制造方法及mosfet器件 Download PDFInfo
- Publication number
- CN110957227A CN110957227A CN201911377356.6A CN201911377356A CN110957227A CN 110957227 A CN110957227 A CN 110957227A CN 201911377356 A CN201911377356 A CN 201911377356A CN 110957227 A CN110957227 A CN 110957227A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- epitaxial wafer
- type
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000002347 injection Methods 0.000 claims abstract description 40
- 239000007924 injection Substances 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 17
- 230000003647 oxidation Effects 0.000 claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 10
- 239000011521 glass Substances 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910016570 AlCu Inorganic materials 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000009499 grossing Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 230000002146 bilateral effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种MOSFET器件的制造方法及MOSFET器件，其中，该方法包括如下步骤：在外延片上垫基一定厚度的硬质掩膜层，并挖出沟槽；沟槽内表面和外延片上表面生成连续的栅氧化层；在沟槽内填充多晶硅后回刻蚀；对外延片做P型注入，并在多晶硅表面生成隔离氧化层；在体注入层顶部进行有源注入并退火，生成源注入层；对氧化层通氧气并对其进行热氧化，生成热氧化层；用磷硅玻璃覆盖在热氧化层表面并加热，使其表面平滑；对磷硅玻璃进行回刻蚀直至源注入层露出表面，对一部分源注入层做P型掺杂。本发明在不影响击穿电压的情况下，CTP型注入对沟道的影响达到最小，有效降低原胞密度下单位导通电阻，从而使导通损耗及耗散进一步减少。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种MOSFET器件的制造方法及MOSFET器件。
背景技术
随着功率半导体的发展，对同一个工艺平台而言，比如TRENCH-MOS(沟槽型金属氧化物半导体场效应晶体管)，在相同的BVDS(漏级源级雪崩击穿)和相同面积下的导通电阻越来越低，能耗越来越低，发热及损耗越来越小，器件的可适用范围也越来越广。在减薄及封装之外，晶圆的原胞设计是关键。原胞PITCH(沟槽的line+space，沟道间距)越小，导通电阻越小(原胞内导通电阻为并联电阻，PITCH越小电阻数目越多)。受限于光刻机的对准能力、晶圆厂的工艺和器件模型本身的影响，目前行业内的能做到的最小PITCH在0.7微米附近，小于这个值，因器件自身的寄生效应及机台能力限制，Rdson(导通电阻)会变大，需要在器件结构及工艺上改进。0.7微米的物理极限来源，只考虑横向距离对导电沟道的影响，要使得Rdson最小，需要满足目前的8寸线光刻机的对准偏差在75纳米*2(双边)控制的很好情况下，此为机台能力极限，导电沟道自身至少在100纳米*2(双边)，导电沟槽宽度是器件必须要保证的，达不到这个数据的话，Rdson会变大；考虑到机台的光刻及刻蚀，目前的TRENCH-MOS的沟槽和连接孔最小是0.18微米，于是沟槽开口的最小尺寸为：0.075*2+0.1*2+0.18+0.18＝0.71微米，沟槽开口再小的话，底部电场会容易聚集，BVDS反而会下降，且0.18微米的工艺要用到OPC(光学临近效应)，光刻波长产生的寄生效应很明显，图形容易失真，TRENCH-MOS很少用到比这个小的关键尺寸。
如附图1所示，常规做法是在做完TRENCH的重掺杂的填充后，回刻深度在0.1微米做body dopant(体注入)和source dopant(源注入)并分别做退火。上面是垫基的SiO2。在CT的时候要用光刻机的对准和曝光照射光罩，并在光阻上留下图形，后刻蚀SiO2，刻完SiO2后继续刻蚀3000～4000埃的Si并做重掺杂的P型注入形成欧姆接触，在CT孔中填充W金属，后加Ti/Tin表面覆盖AlCu金属。在这种结构及工艺下，CT孔的对准偏差最小值由机台能力决定，且由于CT IMP的重掺杂，CT离沟槽越近空穴浓度越高，这都是限制MOS的导通电阻减小的瓶颈，如果不做CT IMP的掺杂会有寄生的NPN管导通，导致器件失效。
发明内容
针对现有技术存在的问题，本发明提供一种MOSFET器件的制造方法及MOSFET器件，用CT(连接孔)自对准工艺来改变机台物理极限，减少对准偏差，通过改变器件结构来规避寄生效应导致的导通电阻值进一步减少的瓶颈，使器件性能进一步提升，用深刻蚀TRENCH内部的多晶硅，后生长热氧的加垫基二氧化硅的方式将表面阶梯最小化，后刻蚀，直到CT silicon直接和Ti/Tin及AlCu接触，并改变器件模型，常规做法是在CT silicon的地方掺杂高浓度的硼，改进后的模型在连接硅的地方既有硼又有砷和磷。
为实现上述目的，本发明的具体方案如下：
一种MOSFET器件的制造方法，其特征在于，包括如下步骤：
S1：在外延片上垫基硬质掩膜层，并沿硬质掩膜层向下挖出穿透至外延片内的沟槽；
S2：对硬质掩膜层进行热处理并刻蚀，使沟槽内表面和外延片上表面生成连续的栅氧化层；
S3：在沟槽内填充重掺杂的多晶硅直至多晶硅与栅氧化层的高度一致，然后对多晶硅进行回刻蚀；
S4：对外延片做P型注入形成体注入层，并在多晶硅表面加氧气退火，使多晶硅上表面生成隔离氧化层；
S5：在体注入层顶部和其表面的栅氧化层之间进行有源注入并退火，生成源注入层；
S6：对栅氧化层和隔离氧化层通氧气并对其进行热氧化，生成热氧化层；
S7：用磷硅玻璃覆盖在热氧化层表面，并对其加热，利用磷硅玻璃的流动性使其表面平滑；
S8：对磷硅玻璃进行回刻蚀直至源注入层露出表面，对一部分源注入层做P型掺杂，覆盖Ti/Tin并用AlCu合金直接接触接触源级，沟槽中重掺杂的多晶硅连接栅极。
优选地，步骤S1中，所述硬质掩膜层的厚度为4000埃，所述沟槽宽0.2微米、深1.2微米。
优选地，步骤S1中，所述硬质掩膜层的材质为SiO2。
优选地，步骤S2中，所述栅氧化层的厚度为200埃。
优选地，步骤S3中，所述多晶硅回刻蚀的深度为0.2～0.3微米。
优选地，步骤S7中，所述磷硅玻璃加热的温度为950℃。
优选地，步骤S8中，所述AlCu合金的材质比例为99.5％的Al和0.5％的Cu。
本发明还提供一种MOSFET器件，包括N型衬底、N型衬底上的外延片、形成于外延片中的沟槽，所述沟槽内表面形成有栅氧化层，所述沟槽内填充有多晶硅，所述多晶硅的上表面形成有热氧化层，所述外延片依次通过P型注入和有源注入形成体注入层和源注入层，所述一部分源注入层通过P型掺杂后形成P型CT掺杂区和N形CT掺杂区，所述P型CT掺杂区和N形CT掺杂区覆盖Ti/Tin并用AlCu合金直接接触接触源级，沟槽中重掺杂的多晶硅连接栅极。
采用本发明的技术方案，具有以下有益效果：
自对准工艺的改变可以将目前的由于光刻机的对准偏差造成的图形偏差降到0，会使得现有的原胞密度极限直接从0.7微米降低到0.5微米；器件模型的改变使得在不影响击穿电压的情况下，CT P型注入对沟道的影响达到最小，两者结合后可以比0.7微米的原胞密度下单位导通电阻小20％，导通损耗及耗散进一步减少。
附图说明
图1为本发明现有器件模型示意图；
图2(a)至图2(h)为本发明各个步骤中器件示意图；
图3为本发明改进后的器件模型示意图。
其中，1-衬底，2-外延片，3-材质为SiO2的硬质掩膜层，31-栅氧化层，32-隔离氧化层，33-热氧化层，34-磷硅玻璃，4-沟槽，5-多晶硅，6-P型CT掺杂区，7-N型CT掺杂区。
具体实施方式
以下结合附图和具体实施例，对本发明进一步说明。
参照图2，本发明提供一种MOSFET器件的制造方法，包括如下步骤：
S1：参照图2(a)，在外延片2上垫基厚度为4000埃的硬质掩膜层3，并沿硬质掩膜层3向下挖出穿透至外延片2内的沟槽4，所述沟槽4宽0.2微米、深1.2微米，所述硬质掩膜层3的材质为SiO2；
S2：参照图2(b)，对硬质掩膜层3进行热处理并刻蚀，使沟槽4内表面和外延片2上表面生成连续的、厚度为200埃的栅氧化层31；
S3：参照图2(c)，在沟槽4内填充重掺杂的多晶硅5直至多晶硅5与栅氧化层31的高度一致，然后对多晶硅5进行回刻蚀，回刻蚀的深度为0.2～0.3微米；
S4：参照图2(d)，对外延片2做P型注入形成体注入层21，并在多晶硅5表面加氧气退火，使多晶硅5上表面生成隔离氧化层32；
S5：参照图2(e)，在体注入层21顶部和其表面的栅氧化层31之间进行有源注入并退火，生成源注入层22；
S6：参照图2(f)，对栅氧化层31和隔离氧化层32通氧气并对其进行热氧化，生成热氧化层33；
S7：参照图2(g)，用磷硅玻璃34覆盖在热氧化层33表面，并在950℃下对其加热，利用磷硅玻璃34的流动性使其表面平滑；
S8：参照图2(h)，对磷硅玻璃34进行回刻蚀直至源注入层22露出表面，对一部分源注入层22做P型掺杂，覆盖Ti/Tin，并用99.5％的Al和0.5％的Cu组成的AlCu合金直接接触接触源级，沟槽4中重掺杂的多晶硅5连接栅极。
参照图3，本发明还提供一种MOSFET器件，包括N型衬底1、N型衬底1上的外延片2、形成于外延片2中的沟槽4，所述沟槽4内表面形成有栅氧化层31，所述沟槽4内填充有多晶硅5，所述多晶硅5的上表面形成有热氧化层34，所述外延片2依次通过P型注入和有源注入形成体注入层21和源注入层22，所一部分源注入层22通过P型掺杂后形成P型CT掺杂区6和N形CT掺杂区7，所述P型CT掺杂区6和N形CT掺杂区7覆盖Ti/Tin并用AlCu合金直接接触接触源级，沟槽4中重掺杂的多晶硅5连接栅极。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的保护范围内。
Claims (8)
1.一种MOSFET器件的制造方法，其特征在于，包括如下步骤：
S1：在外延片上垫基硬质掩膜层，并沿硬质掩膜层向下挖出穿透至外延片内的沟槽；
S2：对硬质掩膜层进行热处理并刻蚀，使沟槽内表面和外延片上表面生成连续的栅氧化层；
S3：在沟槽内填充重掺杂的多晶硅直至多晶硅与栅氧化层的高度一致，然后对多晶硅进行回刻蚀；
S4：对外延片做P型注入形成体注入层，并在多晶硅表面加氧气退火，使多晶硅上表面生成隔离氧化层；
S5：在体注入层顶部和其表面的栅氧化层之间进行有源注入并退火，生成源注入层；
S6：对栅氧化层和隔离氧化层通氧气并对其进行热氧化，生成热氧化层；
S7：用磷硅玻璃覆盖在热氧化层表面，并对其加热，利用磷硅玻璃的流动性使其表面平滑；
S8：对磷硅玻璃进行回刻蚀直至源注入层露出表面，对一部分源注入层做P型掺杂，覆盖Ti/Tin并用AlCu合金直接接触接触源级，沟槽中重掺杂的多晶硅连接栅极。
2.根据权利要求1所述的MOSFET器件的制造方法，其特征在于，步骤S1中，所述硬质掩膜层的厚度为4000埃，所述沟槽宽0.2微米、深1.2微米。
3.根据权利要求1所述的MOSFET器件的制造方法，其特征在于，步骤S1中，所述硬质掩膜层的材质为SiO2。
4.根据权利要求1所述的MOSFET器件的制造方法，其特征在于，步骤S2中，所述栅氧化层的厚度为200埃。
5.根据权利要求1所述的MOSFET器件的制造方法，其特征在于，步骤S3中，所述多晶硅回刻蚀的深度为0.2～0.3微米。
6.根据权利要求1所述的MOSFET器件的制造方法，其特征在于，步骤S7中，所述磷硅玻璃加热的温度为950℃。
7.根据权利要求1所述的MOSFET器件的制造方法，其特征在于，步骤S8中，所述AlCu合金的材质比例为99.5％的Al和0.5％的Cu。
8.一种MOSFET器件，其特征在于，包括N型衬底、N型衬底上的外延片、形成于外延片中的沟槽，所述沟槽内表面形成有栅氧化层，所述沟槽内填充有多晶硅，所述多晶硅的上表面形成有热氧化层，所述外延片依次通过P型注入和有源注入形成体注入层和源注入层，一部分源注入层通过P型掺杂后形成P型CT掺杂区和N形CT掺杂区，所述P型CT掺杂区和N形CT掺杂区覆盖Ti/Tin并用AlCu合金直接接触接触源级，沟槽中重掺杂的多晶硅连接栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911377356.6A CN110957227A (zh) | 2019-12-27 | 2019-12-27 | 一种mosfet器件的制造方法及mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911377356.6A CN110957227A (zh) | 2019-12-27 | 2019-12-27 | 一种mosfet器件的制造方法及mosfet器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110957227A true CN110957227A (zh) | 2020-04-03 |
Family
ID=69984565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911377356.6A Pending CN110957227A (zh) | 2019-12-27 | 2019-12-27 | 一种mosfet器件的制造方法及mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110957227A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113658972A (zh) * | 2020-05-12 | 2021-11-16 | 成都辰显光电有限公司 | 发光背板以及发光背板的制备方法 |
| CN117080078A (zh) * | 2023-10-17 | 2023-11-17 | 深圳基本半导体有限公司 | 基于复合膜层自对准工艺制备mos器件的方法及器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1757117A (zh) * | 2003-03-05 | 2006-04-05 | 先进模拟科技公司 | 具有平坦化的栅极总线的沟槽功率金属氧化物半导体场效应晶体管 |
| CN101645457A (zh) * | 2008-08-08 | 2010-02-10 | 万国半导体股份有限公司 | 超自对准沟槽型双扩散金属氧化物半导体晶体管结构及其制造方法 |
| CN103779416A (zh) * | 2014-01-20 | 2014-05-07 | 张家港凯思半导体有限公司 | 一种低vf的功率mosfet器件及其制造方法 |
| US20160079414A1 (en) * | 2008-03-31 | 2016-03-17 | Alpha & Omega Semiconductor, Ltd | Source and body contact structure for trench-dmos devices using polysilicon |
| US9728632B2 (en) * | 2012-05-30 | 2017-08-08 | Tower Semiconductor Ltd. | Deep silicon via as a drain sinker in integrated vertical DMOS transistor |
| CN110581071A (zh) * | 2019-08-20 | 2019-12-17 | 深圳市锐骏半导体股份有限公司 | 一种降低沟槽型dmos生产成本的方法 |
-
2019
- 2019-12-27 CN CN201911377356.6A patent/CN110957227A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1757117A (zh) * | 2003-03-05 | 2006-04-05 | 先进模拟科技公司 | 具有平坦化的栅极总线的沟槽功率金属氧化物半导体场效应晶体管 |
| US20160079414A1 (en) * | 2008-03-31 | 2016-03-17 | Alpha & Omega Semiconductor, Ltd | Source and body contact structure for trench-dmos devices using polysilicon |
| CN101645457A (zh) * | 2008-08-08 | 2010-02-10 | 万国半导体股份有限公司 | 超自对准沟槽型双扩散金属氧化物半导体晶体管结构及其制造方法 |
| US9728632B2 (en) * | 2012-05-30 | 2017-08-08 | Tower Semiconductor Ltd. | Deep silicon via as a drain sinker in integrated vertical DMOS transistor |
| CN103779416A (zh) * | 2014-01-20 | 2014-05-07 | 张家港凯思半导体有限公司 | 一种低vf的功率mosfet器件及其制造方法 |
| CN110581071A (zh) * | 2019-08-20 | 2019-12-17 | 深圳市锐骏半导体股份有限公司 | 一种降低沟槽型dmos生产成本的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113658972A (zh) * | 2020-05-12 | 2021-11-16 | 成都辰显光电有限公司 | 发光背板以及发光背板的制备方法 |
| CN117080078A (zh) * | 2023-10-17 | 2023-11-17 | 深圳基本半导体有限公司 | 基于复合膜层自对准工艺制备mos器件的方法及器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI567804B (zh) | 半導體元件及其製造方法 | |
| US7645661B2 (en) | Semiconductor device | |
| TWI539602B (zh) | 半導體裝置及製造半導體裝置之方法 | |
| TWI441334B (zh) | 用於使用多晶矽的溝槽dmos器件的源極和本體連接結構 | |
| JP5096739B2 (ja) | 半導体装置の製造方法 | |
| US8653535B2 (en) | Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof | |
| US20060166456A1 (en) | Semiconductor device and manufacturing method thereof | |
| TWI515893B (zh) | 垂直式功率金氧半場效電晶體與其形成方法 | |
| JP2013140935A (ja) | 半導体装置およびその製造方法 | |
| KR101832334B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP2012004541A (ja) | 半導体装置およびその製造方法 | |
| CN110957227A (zh) | 一种mosfet器件的制造方法及mosfet器件 | |
| TWI532166B (zh) | 橫向擴散金氧半導體元件及其製造方法 | |
| JP6700648B2 (ja) | 半導体装置の製造方法 | |
| TWI430449B (zh) | 橫向堆疊式超級接面功率半導體元件 | |
| TW563244B (en) | Deep trench isolation structure of high voltage device and its manufacturing method | |
| CN111883430B (zh) | 半导体器件制备方法 | |
| JPWO2019087424A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20120118455A (ko) | 반도체 디바이스 | |
| TW200952176A (en) | Semiconductor devices and methods for fabricating the same | |
| US20220157958A1 (en) | Method of manufacturing trench type semiconductor device | |
| US11424351B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| TWI517393B (zh) | 半導體裝置及其製作方法 | |
| CN111509037A (zh) | 一种带有槽型jfet的碳化硅mos器件及其制备工艺 | |
| TWI467765B (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200403 |
|
| RJ01 | Rejection of invention patent application after publication |