CN111883430B - 半导体器件制备方法 - Google Patents
半导体器件制备方法 Download PDFInfo
- Publication number
- CN111883430B CN111883430B CN202010989087.5A CN202010989087A CN111883430B CN 111883430 B CN111883430 B CN 111883430B CN 202010989087 A CN202010989087 A CN 202010989087A CN 111883430 B CN111883430 B CN 111883430B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- substrate
- manufacturing
- shallow trench
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 72
- 230000008569 process Effects 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000001259 photo etching Methods 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 229910002601 GaN Inorganic materials 0.000 claims description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- -1 boron ions Chemical class 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 15
- 238000001459 lithography Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供一种半导体器件制备方法，所述半导体器件制备方法包括：提供一衬底，所述衬底上形成有场氧化层。在所述场氧化层中形成一开口，并暴露部分所述衬底。在所述衬底中形成一浅沟槽，所述开口和所述浅沟槽相连通，且所述浅沟槽为光刻工艺的对准标记。本发明利用所述浅沟槽作为后续光刻工艺中的对准标记，避免了零层光刻对准标记制备。在保证半导体器件性能的前提下，不仅精简工艺流程，提高制备效率，还降低生产成本。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件制备方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，是由双极型三极管(Bipolar Junction Transistor，BJT)和绝缘栅型场效应管(Insulated GateField Effect Transister，IGFET)；也称金属氧化物半导体场效应管(Metal OxideSemiconductor FET，简写为MOSFET)组成的复合全控型电压驱动式功率半导体器件,兼有绝缘栅型场效应管的高输入阻抗和大功率晶体管(Giant Transistor，GTR)的低导通压降两方面的优点。其中，大功率晶体管饱和压降低，载流密度大，但驱动电流较大。绝缘栅型场效应管驱动功率很小，开关速度快，但导通压降大，载流密度小。绝缘栅双极型晶体管综合了以上两种器件的优点，驱动功率小而饱和压降低，非常适合应用于直流电压为600V及以上的变流系统，如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
但绝缘栅双极型晶体管的制作工艺过程中，为了光刻对准需要，通常先做一层零层光刻对准标志(Zero mark)，零层光刻对准标志的作用在于帮助后续光刻工艺的位置对准。因此，目前的绝缘栅双极型晶体管的制作工艺中会多进行一次光刻，用于制备零层光刻对准标志。制备零层光刻对准标志的过程需要整套光刻程序，即涂覆光刻胶、铺光、曝光显影等环节，从而使得绝缘栅双极型晶体管器件的制备效率低，消耗过多的光刻胶。
因此，需要一中新的半导体器件制备方法，来解决该问题，以使得能够避免零层光刻对准标志的制备，精简工艺流程，在保证器件性能的前提下，提高了制备效率，节约了生产成本，增加了经济效益。
发明内容
本发明的目的在于提供一种半导体器件制备方法，以解决在半导体器件制备工艺中，如何省去零层光刻对准标记的工艺环节问题。
为解决上述技术问题，本发明提供一种半导体器件制备方法，所述半导体器件制备方法包括：
提供一衬底，所述衬底上形成有场氧化层；
在所述场氧化层中形成一开口，并暴露部分所述衬底；
在所述衬底中形成一浅沟槽，所述开口和所述浅沟槽相连通，且所述浅沟槽为光刻工艺的对准标记。
可选的，在所述的半导体器件制备方法中，采用干法刻蚀工艺形成所述浅沟槽。
可选的，在所述的半导体器件制备方法中，所述浅沟槽的深度范围为：
可选的，在所述的半导体器件制备方法中，采用湿法刻蚀工艺形成所述开口。
可选的，在所述的半导体器件制备方法中，采用热氧化工艺形成所述场氧化层。
可选的，在所述的半导体器件制备方法中，在形成所述开口之前，所述的半导体器件制备方法还包括：在所述场氧化层上形成图案化光刻胶层。
可选的，在所述的半导体器件制备方法中，以所述图案化光刻胶层为掩模，在所述场氧化层中形成所述开口。
可选的，在所述的半导体器件制备方法中，在形成所述浅沟槽之后，所述的半导体器件制备方法还包括：以所述图案化光刻胶层为掩模，采用光刻工艺在所述衬底中形成耐压环沟槽，且所述耐压环沟槽和所述开口及所述浅沟槽相连通；其中，所述浅沟槽为所述光刻工艺的对准标记。
可选的，在所述的半导体器件制备方法中，在形成所述耐压环沟槽之后，所述的半导体器件制备方法还包括：在所述耐压环沟槽内形成氮化镓或多晶硅，且所述氮化镓或多晶硅填充所述耐压环沟槽。
可选的，在所述的半导体器件制备方法中，在形成所述氮化镓或多晶硅之后，所述的半导体器件制备方法还包括：对所述氮化镓或多晶硅进行离子注入；其中，注入的所述离子包括硼离子。
综上，本发明提供一种半导体器件制备方法，所述半导体器件制备方法包括：提供一衬底，所述衬底上形成有场氧化层。在所述场氧化层中形成一开口，并暴露部分所述衬底。在所述衬底中形成一浅沟槽，所述开口和所述浅沟槽相连通，且所述浅沟槽为光刻工艺的对准标记。本发明利用所述浅沟槽作为后续光刻工艺中的对准标记，避免了零层光刻对准标记制备。在保证半导体器件性能的前提下，不仅精简工艺流程，提高制备效率，还降低生产成本。
附图说明
图1是本发明实施例中的半导体器件制备方法流程图；
图2是本发明实施例中的半导体器件制备方法步骤一中半导体器件示意图；
图3是本发明实施例中的半导体器件制备方法步骤二中半导体器件示意图；
图4是本发明实施例中的半导体器件制备方法步骤三中半导体器件示意图；
图5是本发明实施例中的半导体器件制备方法中耐压环沟槽位置示意图；
其中，附图标记说明：
100-衬底；200-场氧化层；P1-开口；P2-浅沟槽；P3-耐压环沟槽。
具体实施方式
由上述可知，目前的绝缘栅双极型晶体管的制作工艺中为保证光刻过程中为位置对准，会多进行一次光刻，用于制备零层光刻对准标志。制备零层光刻对准标志的过程需要整套光刻程序，即涂覆光刻胶、铺光、曝光显影等环节，从而使得绝缘栅双极型晶体管器件的制备效率低，消耗过多的光刻胶。
因此，需要一种新的半导体器件制备方法，来解决该问题，以使得能够避免零层光刻对准标志的制备，精简工艺流程，在保证器件性能的前提下，提高了制备效率，节约了生产成本，增加了经济效益。
以下结合附图和具体实施例对本发明提出的半导体器件制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本实例提供一种半导体器件制备方法，请参阅图1，所述半导体器件制备方法包括：
步骤一S10：提供一衬底，所述衬底上形成有场氧化层。
步骤二S20：在所述场氧化层中形成一开口，并暴露部分所述衬底。
步骤三S30：在所述衬底中形成一浅沟槽，所述开口和所述浅沟槽相连通，且所述浅沟槽为光刻工艺的对准标记。
以下结合图2-5对本实施例提供的所述半导体器件制备方法作具体的阐述：
步骤一S10：请参阅图2，提供一衬底100，所述衬底100上形成有氧化层200。
所述衬底100包括但不限于为重掺杂的N型硅片或P型硅片。所述场氧化层200的材质包括二氧化硅，可采用热氧化工艺形成。所述热氧化工艺包括干氧氧化法和湿氧氧化法。干氧氧化法是将所述衬底100与氧气在高温下进行化学反应。湿氧氧化法是将所述衬底100与氧气和水蒸气的混合气态在高温下进行化学反应。其温度范围为900～1200℃，在特殊条件下可降到600℃以下。通常在制备场氧化层200的过程中会组合使用干氧氧化法和湿氧氧化法。
步骤二S20：请参阅图3，在所述场氧化层200中形成开口P1，并暴露部分所述衬底100。
本实施例采用湿法刻蚀工艺形成所述开口P1。其中，使用的刻蚀药液包括但不限于氢氟酸(HF)、热磷酸(H3PO4)等。如图3所示，经过湿法刻蚀工艺后，所述开口P1的侧壁为呈斜坡状，且与所述开口P1底部相接的所述衬底100暴露出来，即所述开口P1贯穿所述场氧化层200。
其实，在形成所述开口P1之前，所述的半导体器件制备方法还包括：在所述场氧化层200上形成图案化光刻胶层(未图示)。具体为：在所述场氧化层200上涂覆一层光刻胶层，然后打开预设的光罩，利用光刻机曝光、显影，以形成所述图案化光刻胶层。所述图案化光刻胶层限定了耐压环在半导体结构中的具体位置，并在该位置下以所述图案化光刻胶层为掩模，刻蚀所述场氧化层200，在所述场氧化层200中形成所述开口P1。
步骤三S30：请参阅图4，在所述衬底100中形成浅沟槽P2，所述开口P1和所述浅沟槽P2相连通。即，进一步刻蚀暴露出的所述衬底100，以使得所述开口P1向下延伸至所述衬底100中，进而获得所述浅沟槽P2。其中，所述浅沟槽P2为光刻工艺的对准标记。
本实施例采用干法刻蚀工艺形成所述浅沟槽P2。即，在刻蚀所述衬底100的过程中，通入高压等离子刻蚀气体，通过所述刻蚀气体的作用以去除部分厚度的所述衬底100。所述刻蚀气体包括但不限于四氟化碳(CF4)、二氟甲烷(CH2F2)、溴化氢(HBr)等气体或其混合气体。因干法刻蚀工艺的各向同性比较好，所以能够非常好的控制所述浅沟槽P2侧壁的形态，如图4所示，经干法刻蚀而形成的所述浅沟槽P2的侧壁垂直，不存在斜坡。从光刻的角度来看，所述浅沟槽P2不仅能够为后续形成耐压环沟槽提供开口尺寸和形态基础，还能够在光刻时，利用其垂直的侧墙形态，来作为光刻对准标记。
因此，本实施例提供的所述半导体器件的制备方法利用所述浅沟槽P2作为光刻对准标记，无需为对准位置单独制备零层光刻对准标记，从而避免了因单独制备零层光刻对准标记而需要的各工艺环节。故所述半导体器件的制备方法不仅能精简工艺流程，提高制备效率，还能够降低经济成本。
进一步的，所述浅沟槽P2的深度范围为：
可选的，为
或者
等。
在形成所述浅沟槽P2后，请参阅图5，以所述图案化光刻胶层为掩模，采用光刻工艺在所述衬底100中形成耐压环沟槽P3。所述耐压环沟槽P3用于制备耐压环结构。其中，所述耐压环沟槽P3和所述开口P1及所述浅沟槽P2相连通。即，所述浅沟槽P2向下延伸形成了所述耐压环沟槽P3。
在形成所述耐压环沟槽P3后，所述的半导体器件制备方法还包括：在所述耐压环沟槽P3内形成氮化镓或多晶硅，且所述氮化镓或多晶硅填充所述耐压环沟槽P3。填充所述耐压环沟槽P3后，对填充的所述氮化镓或多晶硅进行离子注入。其中，注入的所述离子包括但不限于为硼离子。后续还会执行退火工艺等以形成耐压环结构。所述耐压环结构的作用在于提高绝缘栅双极型晶体管的击穿电压，以满足高绝缘栅双极型晶体管大容量、高频化的需求。
制备完成所述耐压环结构后会继续逐步完成绝缘栅双极型晶体管器件的制备，因绝缘栅双极型晶体管器件的制备工艺为本领域技术常识，在此不予赘述。
此外，本实施例提供的半导体器件制备方法，不仅使用于绝缘栅双极型晶体管器件，还能够广泛适用于金属氧化物半导体场效应管器件等其它基于半导体工艺的集成电路器件，具有很好拓展性。
综上所述，本实施例提供一种半导体器件制备方法，包括：提供一衬底100，所述衬底100上形成有场氧化层200。在所述场氧化层200中形成一开口P1，并暴露部分所述衬底100。在所述衬底100中形成一浅沟槽P2，所述开口P1和所述浅沟槽P2相连通，且所述浅沟槽P2为光刻工艺的对准标记。本实施例提供的所述半导体器件制备方法利用所述浅沟槽P2作为后续光刻工艺中的对准标记，避免了零层光刻对准标记制备。在保证半导体器件性能的前提下，不仅精简工艺流程，提高制备效率，还降低生产成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (8)
1.一种半导体器件制备方法，其特征在于，所述半导体器件制备方法包括：
提供一衬底，所述衬底上形成有场氧化层；
在所述场氧化层上形成图案化光刻胶层；
在所述场氧化层中形成一开口，并暴露部分所述衬底；
在所述衬底中形成一浅沟槽，所述开口和所述浅沟槽相连通；
以所述图案化光刻胶层为掩模，采用光刻工艺在所述衬底中形成耐压环沟槽，且所述耐压环沟槽和所述开口及所述浅沟槽相连通；其中，所述浅沟槽为光刻工艺的对准标记。
2.根据权利要求1所述的半导体器件制备方法，其特征在于，采用干法刻蚀工艺形成所述浅沟槽。
3.根据权利要求1所述的半导体器件制备方法，其特征在于，所述浅沟槽的深度范围为：
4.根据权利要求1所述的半导体器件制备方法，其特征在于，采用湿法刻蚀工艺形成所述开口。
5.根据权利要求1所述的半导体器件制备方法，其特征在于，采用热氧化工艺形成所述场氧化层。
6.根据权利要求1所述的半导体器件制备方法，其特征在于，以所述图案化光刻胶层为掩模，在所述场氧化层中形成所述开口。
7.根据权利要求1所述的半导体器件制备方法，其特征在于，在形成所述耐压环沟槽之后，所述的半导体器件制备方法还包括：在所述耐压环沟槽内形成氮化镓或多晶硅，且所述氮化镓或多晶硅填充所述耐压环沟槽。
8.根据权利要求7所述的半导体器件制备方法，其特征在于，在形成所述氮化镓或多晶硅之后，所述的半导体器件制备方法还包括：对所述氮化镓或多晶硅进行离子注入；其中，注入的所述离子包括硼离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010989087.5A CN111883430B (zh) | 2020-09-18 | 2020-09-18 | 半导体器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010989087.5A CN111883430B (zh) | 2020-09-18 | 2020-09-18 | 半导体器件制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111883430A CN111883430A (zh) | 2020-11-03 |
| CN111883430B true CN111883430B (zh) | 2023-03-14 |
Family
ID=73199983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010989087.5A Active CN111883430B (zh) | 2020-09-18 | 2020-09-18 | 半导体器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111883430B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112510018B (zh) * | 2020-12-17 | 2023-12-08 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN115440707A (zh) * | 2022-09-20 | 2022-12-06 | 中国科学院光电技术研究所 | 对准标记结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452211A (zh) * | 2007-11-28 | 2009-06-10 | 上海华虹Nec电子有限公司 | 光刻对准标记的制备方法 |
| CN101459115A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| US9899334B1 (en) * | 2016-12-27 | 2018-02-20 | Texas Instruments Incorporated | Methods and apparatus for alignment marks |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003168687A (ja) * | 2001-11-30 | 2003-06-13 | Nec Electronics Corp | 目合わせパターンおよびその製造方法 |
| US6743694B2 (en) * | 2002-04-30 | 2004-06-01 | Chartered Semiconductor Manufacturing Ltd. | Method of wafer marking for multi-layer metal processes |
-
2020
- 2020-09-18 CN CN202010989087.5A patent/CN111883430B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452211A (zh) * | 2007-11-28 | 2009-06-10 | 上海华虹Nec电子有限公司 | 光刻对准标记的制备方法 |
| CN101459115A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| US9899334B1 (en) * | 2016-12-27 | 2018-02-20 | Texas Instruments Incorporated | Methods and apparatus for alignment marks |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111883430A (zh) | 2020-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8822304B2 (en) | Isolation structure profile for gap filing | |
| TWI511297B (zh) | 半導體裝置及其製作方法 | |
| CN111883430B (zh) | 半导体器件制备方法 | |
| TWI757750B (zh) | 半導體裝置與其形成方法 | |
| CN112802742A (zh) | 半导体器件的制造方法 | |
| KR100895943B1 (ko) | 반도체 고전압 소자 제조 방법 | |
| CN110429034A (zh) | 形成高压阱区的方法 | |
| CN110957227A (zh) | 一种mosfet器件的制造方法及mosfet器件 | |
| CN106024898B (zh) | 沟槽功率器件及制作方法 | |
| TWI571939B (zh) | 橫向擴散金屬氧化半導體元件及其製造方法 | |
| KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 | |
| JP2004363551A (ja) | 半導体装置の製造方法 | |
| KR0170314B1 (ko) | 리세스 된 게이트 전극을 갖는 반도체장치의 제조방법 | |
| CN117153685A (zh) | Mosfet的形成方法及mosfet结构 | |
| CN108630547B (zh) | Finfet器件及其制备方法 | |
| CN111192828B (zh) | 半导体结构及其形成方法 | |
| KR20080087518A (ko) | 반도체소자의 리세스 게이트 형성방법 | |
| CN106206725B (zh) | 射频水平双扩散金属氧化物半导体器件及制作方法 | |
| CN116936357A (zh) | Igbt器件的制造方法 | |
| KR100551942B1 (ko) | Ｓｏｉ 기판을 이용한 반도체 소자 및 그 제조 방법 | |
| TW584965B (en) | Method of fabricating trench power MOSFET | |
| KR100557967B1 (ko) | 반도체 소자의 제조방법 | |
| CN117497489A (zh) | 半导体结构及其制作方法 | |
| CN116053134A (zh) | 半导体器件的制备方法和半导体器件 | |
| CN114586134A (zh) | 形成非对称厚度氧化物沟槽的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |