CN110429034A - 形成高压阱区的方法 - Google Patents

形成高压阱区的方法 Download PDF

Info

Publication number
CN110429034A
CN110429034A CN201910781803.8A CN201910781803A CN110429034A CN 110429034 A CN110429034 A CN 110429034A CN 201910781803 A CN201910781803 A CN 201910781803A CN 110429034 A CN110429034 A CN 110429034A
Authority
CN
China
Prior art keywords
trap area
pressure trap
dielectric layer
substrate
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910781803.8A
Other languages
English (en)
Other versions
CN110429034B (zh
Inventor
令海阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910781803.8A priority Critical patent/CN110429034B/zh
Publication of CN110429034A publication Critical patent/CN110429034A/zh
Application granted granted Critical
Publication of CN110429034B publication Critical patent/CN110429034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种形成高压阱区的方法，包括：提供一衬底，所述衬底上形成有栅氧化层及位于所述栅氧化层上的多晶硅栅，在所述多晶硅栅及所述栅氧化层上形成介质层和光刻胶层；对所述光刻胶层进行深紫外光刻以得到图案化的光刻胶层从而露出部分所述介质层；干法刻蚀露出的部分所述介质层及部分厚度的所述栅氧化层以形成沟槽；以所述图案化的光刻胶层及剩余的所述介质层为掩膜，对所述沟槽底壁的所述衬底进行离子注入以在所述衬底中形成高压阱区；执行湿法清洗工艺以去除所述沟槽底壁剩余厚度的所述栅氧化层，在所述介质层和所述光刻胶层的双重掩膜的作用下，避免了所述多晶硅栅在湿法清洗工艺被损坏的情况，从而提高了产品良率。

Description

形成高压阱区的方法
技术领域
本发明涉及半导体集成电路制造技术领域，特别涉及一种形成高压阱区的方法。
背景技术
横向扩散金属氧化物半导体(Laterally Diffused Metal OxideSemiconductor，LDMOS)器件能够耐高压、实现功率控制等方面的要求，常用于射频功率电路，与晶体管相比，在关键的器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面优势显著。
形成高压阱区是制造横向扩散金属氧化物半导体器件的其中一项重要的工艺，在横向扩散金属氧化物半导体器件中形成高压阱区的步骤通常包括：首先提供一衬底，所述衬底上形成有栅氧化层及位于所述栅氧化层上的多晶硅栅，其中，所述多晶硅栅覆盖部分所述栅氧化层，然后在所述多晶硅栅及部分所述栅氧化层上形成光刻胶层，并对所述光刻胶层进行光刻得到图案化的光刻胶层从而露出部分所述栅氧化层，进一步的，以图案化的光刻胶层为掩膜，刻蚀露出的所述栅氧化层部分厚度以形成沟槽，接着对所述沟槽的底壁进行离子注入以在所述衬底中形成高压阱区，接着去除所述沟槽底壁剩余的所述栅氧化层，最后去除所述图案化的光刻胶层。
但是目前在形成高压阱区的过程中，存在多晶硅栅被损坏的缺陷，所以需要一种新的形成高压阱区的方法来改善上述缺陷。
发明内容
本发明的目的在于提供一种形成高压阱区的方法，以解决多晶硅栅在形成高压阱区的过程中被损坏的问题。
为解决上述技术问题，本发明提供一种形成高压阱区的方法，包括：
提供一衬底，所述衬底上形成有栅氧化层及位于所述栅氧化层上的多晶硅栅，其中，所述多晶硅栅覆盖部分所述栅氧化层；
形成介质层，所述介质层覆盖所述多晶硅栅及所述栅氧化层；
形成光刻胶层，所述光刻胶层覆盖所述介质层；
对所述光刻胶层进行深紫外光刻以得到图案化的光刻胶层从而露出部分所述介质层；
干法刻蚀露出的部分所述介质层及部分厚度的所述栅氧化层以形成沟槽；
以所述图案化的光刻胶层及剩余的所述介质层为掩膜，对所述沟槽底壁的所述栅氧化层及所述衬底进行离子注入以在所述衬底中形成高压阱区；
执行湿法清洗工艺以去除所述沟槽底壁剩余厚度的所述栅氧化层；以及
去除所述图案化的光刻胶层及剩余的所述介质层。
可选的，在所述形成高压阱区的方法中，在对所述衬底进行离子注入后，所述高压阱区的导电类型为P型。
可选的，在所述形成高压阱区的方法中，对所述衬底进行离子注入的离子为硼离子，注入剂量介于8E12cm-2～1.5E13cm-2，注入能量介于700kev～800kev。
可选的，在所述形成高压阱区的方法中，在对所述衬底进行离子注入后，所述高压阱区的导电类型为N型。
可选的，在所述形成高压阱区的方法中，对所述衬底进行离子注入的离子为磷离子，注入剂量介于8E12cm-2～1.5E13cm-2，注入能量介于700kev～800kev。
可选的，在所述形成高压阱区的方法中，所述介质层的材质为氮化硅。
可选的，在所述形成高压阱区的方法中，所述介质层的厚度介于
可选的，在所述形成高压阱区的方法中，所述栅氧化层的厚度介于
可选的，在所述形成高压阱区的方法中，干法刻蚀掉的所述栅氧化层的厚度介于
可选的，在所述形成高压阱区的方法中，采用酸性溶剂来执行所述湿法清洗工艺。
可选的，在所述形成高压阱区的方法中，所述酸性溶剂为氢氟酸。
可选的，在所述形成高压阱区的方法中，利用所述氢氟酸执行所述湿法清洗工艺的时间介于95s～105s。
综上，本发明提供一种形成高压阱区的方法，包括：提供一衬底，所述衬底上形成有栅氧化层及位于所述栅氧化层上的多晶硅栅，在所述多晶硅栅及所述栅氧化层上形成介质层和光刻胶层；对所述光刻胶层进行深紫外光刻以得到图案化的光刻胶层从而露出部分所述介质层；干法刻蚀露出的部分所述介质层及部分厚度的所述栅氧化层以形成沟槽；以所述图案化的光刻胶层及剩余的所述介质层为掩膜，对所述沟槽底壁的所述衬底进行离子注入以在所述衬底中形成高压阱区；执行湿法清洗工艺以去除所述沟槽底壁剩余厚度的所述栅氧化层。利用所述介质层和所述光刻胶层作为双重掩膜来对所述沟槽底壁的所述衬底进行离子注入和执行湿法清洗工艺，避免了所述图案化的光刻胶层在湿法清洗工艺中发生倒塌时不能继续有效保护所述多晶硅栅及所述栅氧化层的情况，从而避免了所述多晶硅栅被损坏的情况，从而提高了产品良率。
附图说明
图1是本发明实施例的形成高压阱区的方法流程图；
图2～图8是本发明实施例的形成高压阱区各步骤中的半导体结构示意图；
其中，附图标记说明：
100-衬底，101-浅沟道隔离结构，102-高压阱区，110-栅氧化层，120-多晶硅栅，130-介质层，140-光刻胶层，141-图案化的光刻胶层。
具体实施方式
以下结合附图和具体实施例对本发明提出的形成高压阱区的方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明提供一种形成高压阱区的方法，参考图1，图1是本发明实施例的形成高压阱区的方法流程图，形成所述高压阱区的步骤包括：
S10：提供一衬底，所述衬底上形成有栅氧化层及位于所述栅氧化层上的多晶硅栅，其中，所述多晶硅栅覆盖部分所述栅氧化层；
S20：形成介质层，所述介质层覆盖所述多晶硅栅及所述栅氧化层；
S30：形成光刻胶层，所述光刻胶层覆盖所述介质层；
S40：对所述光刻胶层进行深紫外光刻以得到图案化的光刻胶层从而露出部分所述介质层；
S50：干法刻蚀露出的部分所述介质层及部分厚度的所述栅氧化层以形成沟槽；
S60：以所述图案化的光刻胶层及剩余的所述介质层为掩膜，对所述沟槽底壁的所述栅氧化层及所述衬底进行离子注入以在所述衬底中形成高压阱区；
S70：执行湿法清洗工艺以去除所述沟槽底壁剩余厚度的所述栅氧化层；以及
S80：去除所述图案化的光刻胶层及剩余的所述介质层。
具体的，参考图2～图8，图2～图8是本发明实施例的形成高压阱区各步骤中的半导体结构示意图。
首先，如图2所示，提供一衬底100，所述衬底100上形成有栅氧化层110及位于所述栅氧化层110上的多晶硅栅120，其中，所述栅氧化层110覆盖至少部分所述衬底100。具体的，所述衬底100中形成有至少两个浅沟道隔离结构101，所述栅氧化层110的厚度介于所述多晶硅栅120的厚度介于
然后，如图3所示，形成介质层130，所述介质层130覆盖所述多晶硅栅120及所述栅氧化层110。具体的，所述介质层130的材质为氮化硅，所述介质层130的厚度介于在现有技术中，在形成高压阱区的方法中，在所述衬底100上所述多晶硅栅120及所述栅氧化层110之后，没有在所述多晶硅栅120及所述栅氧化层110上形成所述介质层130的步骤；而本发明中增加在所述多晶硅栅120及所述栅氧化层110上形成所述介质层130的步骤，利用所述介质层130作为其中一层掩膜来完成后续的对所述衬底100进行离子注入和执行湿法清洗工艺，避免了后续形成的所述图案化的光刻胶层在湿法清洗工艺中发生倒塌时不能继续有效保护所述多晶硅栅120及所述栅氧化层110的情况，尤其是可以有效地保护所述多晶硅栅120，从而避免了所述多晶硅栅120被损坏的情况，从而提高了产品良率。
接着，如图4所示，形成光刻胶层140，所述光刻胶层140覆盖所述介质层130。具体的，在所述介质层130上形成的所述光刻胶层140，一是用于进行后续的光刻步骤，二是在后续对所述衬底100进行离子注入时作为非注入区域的掩膜。
进一步的，对所述光刻胶层140进行深紫外光刻以得到图案化的光刻胶层141从而露出部分所述介质层130。其中，参考图5，深紫外光的波长介于200nm～350nm，经深紫外光刻得到的所述图案化的光刻胶层141相比于中等紫外光刻得到的图案化的光刻胶层具有更精确的关键尺寸，从而可以更精确的定义后续刻蚀露出的部分所述介质层130及部分厚度的所述栅氧化层110得到的沟槽200的尺寸。
进一步的，如图5所示，干法刻蚀露出的部分所述介质层130及部分厚度的所述栅氧化层110以形成沟槽200。具体的，干法刻蚀掉的所述栅氧化层110的厚度介于保留厚度的所述栅氧化层110来进行后续的对所述衬底100的离子注入。
进一步的，如图6所示，以所述图案化的光刻胶层141及剩余的所述介质层130为掩膜，对所述沟槽200底壁的剩余厚度的所述栅氧化层及所述衬底100进行离子注入以在所述衬底100中形成高压阱区102，其中，所述高压阱区102包围至少一个所述浅沟道隔离结构101。具体的，所述高压阱区102的导电类型为P型，对所述衬底100进行离子注入的离子为硼离子，注入剂量介于8E12cm-2～1.5E13cm-2，注入能量介于700kev～800kev；或者，在对所述衬底100进行离子注入后，所述高压阱区102的导电类型为N型，对所述衬底100进行离子注入的离子为磷离子，注入剂量介于8E12cm-2～1.5E13cm-2，注入能量介于700kev～800kev。
优选的，如图7所示，执行湿法清洗工艺以去除所述沟槽200底壁剩余厚度的所述栅氧化层110。具体的，对所述沟槽200底壁的剩余厚度的所述栅氧化层110及所述衬底100进行离子注入之后，所述沟槽200底壁的剩余厚度的所述栅氧化层110便也掺杂了P型离子或者N型离子，需要所述沟槽200底壁的去除剩余厚度的所述栅氧化层110，在本实施例中，采用酸性溶剂来执行湿法清洗工艺以清洗所述沟槽200表面，所述酸性溶剂可以选择氢氟酸，磷酸或者硫酸等等，在本实施例中，所述酸性溶剂为氢氟酸，所述氢氟酸的浓度可以根据实际工艺需要进行调制，所述氢氟酸的浓度例如选择5％，10％，15％等，并且利用所述氢氟酸清洗所述沟槽200的时间介于95s～105s，这样可以有效去除所述沟槽200底壁具有掺杂离子的剩余厚度的所述栅氧化层110以及剩余的刻蚀所述介质层130及部分厚度的所述栅氧化层110产生的高聚物杂质。
最后，如图8所示，去除所述图案化的光刻胶层141及剩余的所述介质层130，从而完成所述高压阱区102的形成工艺。
综上，本发明提供一种形成高压阱区的方法，包括：提供一衬底，所述衬底上形成有栅氧化层及位于所述栅氧化层上的多晶硅栅，在所述多晶硅栅及所述栅氧化层上形成介质层和光刻胶层；对所述光刻胶层进行深紫外光刻以得到图案化的光刻胶层从而露出部分所述介质层；干法刻蚀露出的部分所述介质层及部分厚度的所述栅氧化层以形成沟槽；以所述图案化的光刻胶层及剩余的所述介质层为掩膜，对所述沟槽底壁的所述衬底进行离子注入以在所述衬底中形成高压阱区；执行湿法清洗工艺以去除所述沟槽底壁剩余厚度的所述栅氧化层。利用所述介质层和所述光刻胶层作为双重掩膜来对所述沟槽底壁的所述衬底进行离子注入和执行湿法清洗工艺，避免了所述图案化的光刻胶层在湿法清洗工艺中发生倒塌时不能继续有效保护所述多晶硅栅及所述栅氧化层的情况，从而避免了所述多晶硅栅被损坏的情况，从而提高了产品良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种形成高压阱区的方法，其特征在于，包括：
提供一衬底，所述衬底上形成有栅氧化层及位于所述栅氧化层上的多晶硅栅，其中，所述多晶硅栅覆盖部分所述栅氧化层；
形成介质层，所述介质层覆盖所述多晶硅栅及所述栅氧化层；
形成光刻胶层，所述光刻胶层覆盖所述介质层；
对所述光刻胶层进行深紫外光刻以得到图案化的光刻胶层从而露出部分所述介质层；
干法刻蚀露出的部分所述介质层及部分厚度的所述栅氧化层以形成沟槽；
以所述图案化的光刻胶层及剩余的所述介质层为掩膜，对所述沟槽底壁的所述栅氧化层及所述衬底进行离子注入以在所述衬底中形成高压阱区；
执行湿法清洗工艺以去除所述沟槽底壁剩余厚度的所述栅氧化层；以及
去除所述图案化的光刻胶层及剩余的所述介质层。
2.根据权利要求1所述的形成高压阱区的方法，其特征在于，在对所述衬底进行离子注入后，所述高压阱区的导电类型为P型。
3.根据权利要求2所述的形成高压阱区的方法，其特征在于，对所述衬底进行离子注入的离子为硼离子，注入剂量介于8E12cm-2～1.5E13cm-2，注入能量介于700kev～800kev。
4.根据权利要求1所述的形成高压阱区的方法，其特征在于，在对所述衬底进行离子注入后，所述高压阱区的导电类型为N型。
5.根据权利要求4所述的形成高压阱区的方法，其特征在于，对所述衬底进行离子注入的离子为磷离子，注入剂量介于8E12cm-2～1.5E13cm-2，注入能量介于700kev～800kev。
6.根据权利要求1所述的形成高压阱区的方法，其特征在于，所述介质层的材质为氮化硅。
7.根据权利要求4所述的形成高压阱区的方法，其特征在于，所述介质层的厚度介于
8.根据权利要求1所述的形成高压阱区的方法，其特征在于，所述栅氧化层的厚度介于
9.根据权利要求8所述的形成高压阱区的方法，其特征在于，干法刻蚀掉的所述栅氧化层的厚度介于
10.根据权利要求1所述的形成高压阱区的方法，其特征在于，采用酸性溶剂来执行所述湿法清洗工艺。
11.根据权利要求10所述的形成高压阱区的方法，其特征在于，所述酸性溶剂为氢氟酸。
12.根据权利要求11所述的形成高压阱区的方法，其特征在于，利用所述氢氟酸执行所述湿法清洗工艺的时间介于95s～105s。
CN201910781803.8A 2019-08-23 2019-08-23 形成高压阱区的方法 Active CN110429034B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910781803.8A CN110429034B (zh) 2019-08-23 2019-08-23 形成高压阱区的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910781803.8A CN110429034B (zh) 2019-08-23 2019-08-23 形成高压阱区的方法

Publications (2)

Publication Number Publication Date
CN110429034A true CN110429034A (zh) 2019-11-08
CN110429034B CN110429034B (zh) 2022-11-04

Family

ID=68417301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910781803.8A Active CN110429034B (zh) 2019-08-23 2019-08-23 形成高压阱区的方法

Country Status (1)

Country Link
CN (1) CN110429034B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114649361A (zh) * 2022-03-22 2022-06-21 上海华力微电子有限公司 图像传感器的制造方法
CN114709136A (zh) * 2022-06-07 2022-07-05 广州粤芯半导体技术有限公司 Ldmos器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625976A (zh) * 2008-07-08 2010-01-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN103872095A (zh) * 2012-12-18 2014-06-18 上海华虹宏力半导体制造有限公司 P型ldmos器件的沟槽及工艺方法
CN104183639A (zh) * 2013-05-22 2014-12-03 上海华虹宏力半导体制造有限公司 半导体器件及其制造工艺方法
CN105374686A (zh) * 2014-09-02 2016-03-02 无锡华润上华半导体有限公司 一种ldmos器件的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625976A (zh) * 2008-07-08 2010-01-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN103872095A (zh) * 2012-12-18 2014-06-18 上海华虹宏力半导体制造有限公司 P型ldmos器件的沟槽及工艺方法
CN104183639A (zh) * 2013-05-22 2014-12-03 上海华虹宏力半导体制造有限公司 半导体器件及其制造工艺方法
CN105374686A (zh) * 2014-09-02 2016-03-02 无锡华润上华半导体有限公司 一种ldmos器件的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114649361A (zh) * 2022-03-22 2022-06-21 上海华力微电子有限公司 图像传感器的制造方法
CN114649361B (zh) * 2022-03-22 2024-03-29 上海华力微电子有限公司 图像传感器的制造方法
CN114709136A (zh) * 2022-06-07 2022-07-05 广州粤芯半导体技术有限公司 Ldmos器件的制备方法

Also Published As

Publication number Publication date
CN110429034B (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
KR100610465B1 (ko) 반도체 소자의 제조 방법
TWI569410B (zh) 用以改良遮蔽式溝槽半導體裝置與肖特基能障整流裝置之結構及方法
US20070037359A1 (en) Method of forming align key in well structure formation process and method of forming element isolation structure using the align key
CN110429034A (zh) 形成高压阱区的方法
US7485523B2 (en) Method for forming high voltage device and semiconductor device
CN111883430B (zh) 半导体器件制备方法
KR20090002807A (ko) 반도체 고전압 소자 제조 방법
US10186542B1 (en) Patterning for substrate fabrication
KR101076777B1 (ko) 반도체 소자의 제조 공정
US20140273388A1 (en) Method of manufacturing the trench of u-shape
CN110783175B (zh) 嵌入式锗硅的制造方法、cmos器件及锗硅生长区域版图
US20130302985A1 (en) Method of removing residue during semiconductor device fabrication
CN103137622A (zh) 一种用于高压集成电路的半导体器件及其制造方法
KR100809332B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
CN110648959A (zh) 半导体器件及其制造方法
US20100159697A1 (en) Method for manufacturing semiconductor device
CN106992123A (zh) 横向扩散金属氧化半导体元件及其制造方法
KR20070069951A (ko) 고전압용 바이씨모스소자의 제조방법
JP2008166704A (ja) 高電圧シーモス素子及びその製造方法
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법
JP2023073772A (ja) 半導体装置の製造方法
KR20060009422A (ko) 반도체 소자의 제조방법
KR101077057B1 (ko) 바이폴라 접합 트랜지스터의 제조방법
TW584965B (en) Method of fabricating trench power MOSFET
JP2009010341A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant