CN114649361B - 图像传感器的制造方法 - Google Patents
图像传感器的制造方法 Download PDFInfo
- Publication number
- CN114649361B CN114649361B CN202210287629.3A CN202210287629A CN114649361B CN 114649361 B CN114649361 B CN 114649361B CN 202210287629 A CN202210287629 A CN 202210287629A CN 114649361 B CN114649361 B CN 114649361B
- Authority
- CN
- China
- Prior art keywords
- deep well
- photoresist layer
- size
- well region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 160
- 239000004065 semiconductor Substances 0.000 claims abstract description 78
- 230000008569 process Effects 0.000 claims abstract description 26
- 239000000126 substance Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 71
- 238000005468 ion implantation Methods 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 7
- 239000008367 deionised water Substances 0.000 claims description 5
- 229910021641 deionized water Inorganic materials 0.000 claims description 5
- 238000005406 washing Methods 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 12
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 238000004891 communication Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000001459 lithography Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Abstract
本发明提供了一种图像传感器的制造方法，应用于半导体技术领域。具体的，其在通过现有的方法形成第一深阱区和第二深阱区之后，均未去除形成所述第一深阱区和第二深阱区的光刻胶层，而是进一步在该光刻胶层上形成一层与该光刻胶层的化学键可以发生化学混合反应的介质层(第一介质层或第二介质层)，然后，使二者发生化学反应从而得到尺寸改变后的光刻胶层，并以该光刻胶层作为形成第三深阱区和第四深阱区的光刻胶层，从而省去了现有技术中用于形成第三深阱区和第四深阱区的光刻工艺，节省了光罩，释放了scanner机台产能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种图像传感器的制造方法。
背景技术
CIS(CMOS Image Sensor，图像传感器)是一种将光信号转换为电信号的器件。由于具有集成度高、功率低、成本低等优势，CIS器件的应用越来越广泛。其中，在CIS器件中，其深阱DPW的作用为用于像素之间隔离。目前，对于小尺寸的CIS产品同通常需要三道深阱DPW，分别是DPW1/DPW2/DPW3；其中，DPW1/DPW2用于深阱区隔离，然后，由于小尺寸的CIS产品的尺寸很小且离子注入很深，如果只用一次光刻形成所述DPW1和DPW2，则会出现倒胶现象严重的问题。
针对此问题，现有技术通常采用double pattern来解决倒胶现象严重的问题，即mask pitch放大一倍，DPW1/DPW2 layout X/Y有一个pitch大小的shift，分别进行两次光刻DPW1/DPW2和注入implant1/implant2，形成小尺寸的CIS产品的深区隔离；而DPW3用于较深阱区隔离，隔离区域同DPW1/DPW2一样，区别是DPW3的尺寸CD较小，因此其离子注入相对较浅，一次光刻之后进行implant3就能形成小尺寸的CIS产品的较深阱区隔离。
但是，现有技术提供的所述方法形成的DPW3和DPW1/DPW2之间的套刻精度不容易控制，且由于形成DPW3的光刻胶(光罩)厚度较厚，并且，OPC修复后的DPW3-PHpattern仍比较差，而DPW3的精度和形貌都会影响感光效果，由此产生了降低CIS器件感光效果的问题。并且，现有技术中形成小尺寸CIS产品是三道深阱DPW需要三道光刻曝光工艺，这将造成加大KRF scanner的产能，且比本发明提供的方法多一块光罩，以及还需要严格控制DPW3和DPW1/DPW2之间的overlay(套刻精度)，这最终将造成增加小尺寸CIS产品的制造成本的问题。
发明内容
本发明的目的在于提供一种图像传感器的制造方法，以解决现有技术中小尺寸CIS图像传感器的三道深阱DPW的形成过程复杂、制造成本高的问题。
为解决上述技术问题，本发明提供一种图像传感器的制造方法，至少包括以下步骤：
提供一半导体衬底，所述半导体衬底内形成有第一深阱结构、第二深阱结构以及通过所述第一深阱结构和第二深阱结构定义出的多个像素区；
在所述半导体衬底的表面上形成尺寸为第一尺寸的第一光刻胶层，并以所述第一光刻胶层为掩膜，对部分厚度的所述第一深阱结构进行离子注入，以形成第一深阱区，所述第一深阱区的顶面低于所述半导体衬底的顶面；
在包含所述第一光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第一介质层，以使所述第一光刻胶层的尺寸改变至第二尺寸，并以所述尺寸为第二尺寸的第一光刻胶层为掩膜，对剩余的第一深阱结构进行离子注入，以形成堆叠在所述第一深阱区顶面且与所述半导体衬底的顶面齐平的第三深阱区；
在所述半导体衬底的表面上形成尺寸为第三尺寸的第二光刻胶层，并以所述第二光刻胶层为掩膜，对部分厚度的所述第二深阱结构进行离子注入，以形成第二深阱区，所述第二深阱区的顶面低于所述半导体衬底的顶面；
在包含所述第二光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第二介质层，以使所述第二光刻胶层的尺寸改变至第四尺寸，并以所述尺寸为第四尺寸的第二光刻胶层为掩膜，对剩余的第二深阱结构进行离子注入，以形成堆叠在所述第二深阱区顶面且与所述半导体衬底的顶面齐平的第四深阱区。
进一步的，所述所述第一介质层和所述第二介质层材料可以相同，也可以不同。
进一步的，所述第一介质层和/或所述第二介质层的材料可以包括：AZ R602、AZSH-114A、AZ NSM-111、AZ NSM-314、AZ NSM-317、AZ NSM-520、AZ TM-100和AZ R200中的至少一种。
进一步的，在包含所述第一光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第一介质层之后，还可以包括：
对包含所述第一介质层和第一光刻胶层的半导体衬底进行烘烤处理，以使所述第一介质层与第一光刻胶层的化学键反应混合，并在所述化学键反应混合后，对所述所述第一介质层与第一光刻胶层进行去离子水冲洗处理，以去除未反应的第一介质层，形成尺寸为第二尺寸的第一光刻胶层；以及，
在包含所述第二光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第二介质层之后，还包括：
对包含所述第二介质层和第二光刻胶层的半导体衬底进行烘烤处理，以使所述第二介质层与第二光刻胶层的化学键反应混合，并在所述化学键反应混合后，对所述所述第二介质层与第二光刻胶层进行去离子水冲洗处理，以去除未反应的第二介质层，形成尺寸为第四尺寸的第二光刻胶层。
进一步的，所述光刻胶层的尺寸可以包括沿平行于所述半导体衬底表面方向的宽度；所述第一介质层对所述第一光刻胶层的尺寸的改变包括增大光刻胶层的尺寸，以使所述第一尺寸小于所述第二尺寸；
或者，所述第二介质层对所述第二光刻胶层的改变包括增大光刻胶层的尺寸，以使所述第三尺寸小于所述第四尺寸。
进一步的，所述烘烤处理所采用的温度范围可以为：110℃～150℃。
进一步的，所述第一深阱区、第二深阱区、第三深阱区和第四深阱区都可以为P型隔离阱。
进一步的，所述图像传感器中的像素区的尺寸可以小于0.9μm。
进一步的，在形成尺寸为第二尺寸的第一光刻胶层之后，或者在形成尺寸为第四尺寸的第二光刻胶层之后，还可以包括：分别刻蚀去除所述尺寸为第二尺寸的第一光刻胶层和尺寸为第四尺寸的第二光刻胶层。
进一步的，所述第三深阱区和第四深阱区的离子注入深度需要小于所述第一深阱区和第二深阱区的离子注入深度。
与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
本发明提供的一种小尺寸图像传感器的深阱结构的新型制造方法。具体的，其在通过现有的方法形成第一深阱区和第二深阱区之后，均未去除形成所述第一深阱区和第二深阱区的光刻胶层，而是进一步在该光刻胶层上形成一层与该光刻胶层的化学键可以发生化学混合反应的介质层(第一介质层或第二介质层)，然后，使二者发生化学反应从而得到尺寸改变后的光刻胶层，并以该光刻胶层作为形成第三深阱区和第四深阱区的光刻胶层，从而省去了现有技术中用于形成第三深阱区和第四深阱区的光刻工艺，节省了光罩，释放了scanner机台产能。
并且，由于没有形成第三深阱区和第四深阱区的光刻工艺，较深阱区隔离(第三深阱区和第四深阱区)和深阱区(第一深阱区和第二深阱区)隔离之间实现了自对准，完全解决了现有技术中DPW3和DPW1/DPW2之间的套刻精度差的问题；同时，省去DPW3光刻工艺，可以消除DPW3-PH pattern比较差对感光效果的影响，从而最终实现提升CIS器件产品的竞争力的目的。
附图说明
图1为本发明一实施例中的图像传感器的制造方法的流程图；
图2a～图2f为本发明实施例中提供的一种图像传感器在制造过程中的结构示意图；
其中，附图标记如下：
100-半导体； 110/110’-第一光刻胶层；
120-第一介质层； 130/130’-第二光刻胶层；
140-第二介质层； A-像素区；
D1-第一深阱结构； D2-第二深阱结构；
DPW1-第一深阱区； DPW2-第二深阱区；
DPW3-第三深阱区； DPW4-第四深阱区。
具体实施方式
承如背景技术所述，目前，现有技术通常采用double pattern来解决倒胶现象严重的问题，即mask pitch放大一倍，DPW1/DPW2 layout X/Y有一个pitch大小的shift，分别进行两次光刻DPW1/DPW2和注入implant1/implant2，形成小尺寸的CIS产品的深区隔离；而DPW3用于较深阱区隔离，隔离区域同DPW1/DPW2一样，区别是DPW3的尺寸CD较小，因此其离子注入相对较浅，一次光刻之后进行implant3就能形成小尺寸的CIS产品的较深阱区隔离。
但是，现有技术提供的所述方法形成的DPW3和DPW1/DPW2之间的套刻精度不容易控制，且由于形成DPW3的光刻胶(光罩)厚度较厚，并且，OPC修复后的DPW3-PHpattern仍比较差，而DPW3的精度和形貌都会影响感光效果，由此产生了降低CIS器件感光效果的问题。并且，现有技术中形成小尺寸CIS产品是三道深阱DPW需要三道光刻曝光工艺，这将造成加大KRF scanner的产能，且比本发明提供的方法多一块光罩，以及还需要严格控制DPW3和DPW1/DPW2之间的overlay(套刻精度)，这最终将造成增加小尺寸CIS产品的制造成本的问题。
基于此，本发明提供了一种图像传感器的制造方法，以解决现有技术中小尺寸CIS图像传感器的三道深阱DPW的形成过程复杂、制造成本高的问题。
例如参考图1所示，本发明所提供的图像传感器的制造方法至少包括以下步骤：
步骤S100，提供一半导体衬底，所述半导体衬底内形成有第一深阱结构、第二深阱结构以及通过所述第一深阱结构和第二深阱结构定义出的多个像素区；
步骤S200，在所述半导体衬底的表面上形成尺寸为第一尺寸的第一光刻胶层，并以所述第一光刻胶层为掩膜，对部分厚度的所述第一深阱结构进行离子注入，以形成第一深阱区，所述第一深阱区的顶面低于所述半导体衬底的顶面；
步骤S300，在包含所述第一光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第一介质层，以使所述第一光刻胶层的尺寸改变至第二尺寸，并以所述尺寸为第二尺寸的第一光刻胶层为掩膜，对剩余的第一深阱结构进行离子注入，以形成堆叠在所述第一深阱区顶面且与所述半导体衬底的顶面齐平的第三深阱区；
步骤S400，在所述半导体衬底的表面上形成尺寸为第三尺寸的第二光刻胶层，并以所述第二光刻胶层为掩膜，对部分厚度的所述第二深阱结构进行离子注入，以形成第二深阱区，所述第二深阱区的顶面低于所述半导体衬底的顶面；
步骤S500，在包含所述第二光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第二介质层，以使所述第二光刻胶层的尺寸改变至第四尺寸，并以所述尺寸为第四尺寸的第二光刻胶层为掩膜，对剩余的第二深阱结构进行离子注入，以形成堆叠在所述第二深阱区顶面且与所述半导体衬底的顶面齐平的第四深阱区。
即，在本发明提供的一种图像传感器的制造方法中，其在通过现有的方法形成第一深阱区和第二深阱区之后，均未去除形成所述第一深阱区和第二深阱区的光刻胶层，而是进一步在该光刻胶层上形成一层与该光刻胶层的化学键可以发生化学混合反应的介质层(第一介质层或第二介质层)，然后，使二者发生化学反应从而得到尺寸改变后的光刻胶层，并以该光刻胶层作为形成第三深阱区和第四深阱区的光刻胶层，从而省去了现有技术中用于形成第三深阱区和第四深阱区的光刻工艺，节省了光罩，释放了scanner机台产能。
以下结合附图和具体实施例对本发明提出的图像传感器的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2a～图2f为本发明一实施例中的一种图像传感器在制造过程中的结构示意图。
在步骤S100中，具体参考图2a所示，提供一半导体衬底100，所述半导体衬底100内形成有第一深阱结构D1、第二深阱结构D2以及通过所述第一深阱结构D1和第二深阱结构D2定义出的多个像素区A。其中，所述半导体衬底100可以为绝缘体上硅衬底SOI，其为具有自下至上依次堆叠的底部半导体层(未图示)、绝缘埋层(未图示)和顶部半导体层(未图示)，所述底部半导体层和所述顶部半导体层的材料可以为硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体中的至少一种，所述绝缘埋层的材料可以包括二氧化硅。示例性的，在本发明实施例中，所述半导体衬底100为导电的硅衬底。
并且，所述图像传感器中的像素区的尺寸可以小于0.9μm，即，本发明研究的是小尺寸CIS图像传感器的深阱结构的形成方法。
在实际应用中，由于小尺寸CIS图像传感器中包含多个像素区，相邻两个像素区均需要沟槽隔离结构隔离开，例如，P型隔离阱。但是，由于实际光刻机中的曝光机台的曝光尺寸有限，因此为了避免CIS图像传感器的部分光刻和刻蚀工艺的尺寸不符合设计要求，通常需要将同一CIS图像传感器上的多个沟槽隔离结构分步形成。示例性的，本发明提供了形成现有的三种沟槽隔离结构的方式。
在步骤S200中，继续参考图2a所示，在所述半导体衬底100的表面上形成尺寸为第一尺寸的第一光刻胶层110，并以所述第一光刻胶层110为掩膜，对部分厚度的所述第一深阱结构D1进行离子注入，以形成第一深阱区DPW1，所述第一深阱区DPW1的顶面低于所述半导体衬底100的顶面。
在本实施例中，所述第一光刻胶层110的作用是用于仅保留出所述第一深阱结构D1所对应的半导体衬底，并对该半导体衬底进行P型离子注入，以在所述第一深阱结构D1的底部形成顶面低于所述半导体衬底100的顶面的第一深阱区DPW1。其中，DPW1曝光机台可以为KrF光刻机，而所述第一光刻胶层110可以采用专用于形成高深宽比图形的专用光刻胶。
在步骤S300中，具体参考图2b和图2c所示，在包含所述第一光刻胶层110的半导体衬底100上沉积能使光刻胶层尺寸改变的第一介质层120，以使所述第一光刻胶层110的尺寸改变至第二尺寸，并以所述尺寸为第二尺寸的第一光刻胶层110’为掩膜，对剩余的第一深阱结构D1进行离子注入，以形成堆叠在所述第一深阱区DPW1顶面且与所述半导体衬底100的顶面齐平的第三深阱区DPW3。
其中，本发明所指的所述光刻胶层的尺寸可以包括沿平行于所述半导体衬底表面方向的宽度。
在本实施例中，在上述步骤S300形成了第一深阱区DPW1之后，并不去除所述第一光刻胶层110，而是在该第一光刻胶层110的表面上，形成一层第一介质层120，其中，所述第一介质层120的材料需要根据所述第一光刻胶层110的材料的改变而改变，以保证二者的化学键可以发生混合反应，进而将第一光刻胶层110的尺寸微缩，并得到尺寸微缩后(第二尺寸)的第一光刻胶层110’，如图2c所示。之后，再利用尺寸微缩后(第二尺寸)的第一光刻胶层110’为掩膜，对剩余的第一深阱结构D1进行离子注入，以形成堆叠在所述第一深阱区DPW1顶面且与所述半导体衬底100的顶面齐平的第三深阱区DPW3。
其中，形成第三深阱区DPW3时的离子注入工艺的注入离子的深度小于形成所述第一深阱区DPW1时的离子注入工艺的注入离子的深度，因此，若将第一深阱区DPW1定义为深阱隔离结构，则可以将第三深阱区DPW3定义为较深阱区隔离结构。并且，所述第一介质层120的材料可以是：AZ R602、AZ SH-114A、AZ NSM-111、AZ NSM-314、AZ NSM-317、AZ NSM-520、AZ TM-100和AZ R200中的至少一种。并且，所述第一深阱区DPW1和所述第三深阱区DPW3均为P型隔离阱。
可以理解的是，本发明提供的所述附图2a中的所述第一介质层120主要是用来微缩所述第一光刻胶层110的深宽比，因此，示例性的，本发明仅在所述第一光刻胶层110中显影后的开口(第一深阱区DPW1对应的区域)中的侧壁上形成了部分厚度的第一介质层120，若还需在厚度上改变所述第一光刻胶层110的厚度，则还可以在所述第一光刻胶层110的表面上延伸覆盖所述第一介质层120，对此本发明不做具体限定。
进一步的，在所述步骤S300在包含所述第一光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第一介质层之后，本发明提供的制造方法还包括：
对包含所述第一介质层120和第一光刻胶层110的半导体衬底100进行烘烤处理，以使所述第一介质层120与第一光刻胶层110的化学键反应混合，并在所述化学键反应混合后，对所述所述第一介质层120与第一光刻胶层110进行去离子水冲洗处理，以去除未反应的第一介质层120，形成尺寸为第二尺寸的第一光刻胶层110’。
其中，所述烘烤处理的温度可以根据实际情况而定，示例性的，在本发明实施例中，所述烘烤处理所采用的温度范围可以为：110℃～150℃。
由于在所述步骤形成所述第一深阱区之后，未去除形成所述第一深阱区的光刻胶层，而是进一步在该光刻胶层上形成一层与该光刻胶层的化学键可以发生化学混合反应的第一介质层，然后，使二者发生化学反应从而得到尺寸改变后的光刻胶层，并以该光刻胶层作为形成第三深阱区的光刻胶层，从而省去了现有技术中用于形成第三深阱区的光刻工艺，节省了光罩，释放了scanner机台产能。
在步骤S400中，具体参考图2d所示，在所述半导体衬底100的表面上形成尺寸为第三尺寸的第二光刻胶层130，并以所述第二光刻胶层130为掩膜，对部分厚度的所述第二深阱结构D2进行离子注入，以形成第二深阱区DPW2，所述第二深阱区DPW2的顶面低于所述半导体衬底100的顶面。
在本实施例中，形成所述第二深阱区DPW2的工艺过程与所述形成第一深阱区DPW1的工艺过程一致，对此，本发明不再做累述。其中，述第二深阱区DPW2也为P型隔离阱。
在步骤S500中，具体参考图2e和图2f所示，在包含所述第二光刻胶层130的半导体衬底100上沉积能使光刻胶层尺寸改变的第二介质层140，以使所述第二光刻胶层140的尺寸改变至第四尺寸，并以所述尺寸为第四尺寸的第二光刻胶层130’为掩膜，对剩余的第二深阱结构D2进行离子注入，以形成堆叠在所述第二深阱区DPW2顶面且与所述半导体衬底100的顶面齐平的第四深阱区DPW4。
其中，所述所述第一介质层120和所述第二介质层140，材料相同或不同。具体是否相同需要根据所述第一光刻胶层110和所述第二光刻胶层130的材料而定。所述第二介质层140的材料可以包括：AZ R602、AZ SH-114A、AZ NSM-111、AZ NSM-314、AZ NSM-317、AZ NSM-520、AZ TM-100和AZ R200中的至少一种。
在本实施例中，所述第一深阱区DPW1和所述第二深阱区DPW2为深阱程度一样的深阱区，而所述第三深阱区DPW3和所述第四深阱区DPW4为深阱程度一样的较深阱区，即，统一为现有技术中所指的较深阱区。具体的，形成所述第四深阱区DPW4的过程与所述形成所述第三深阱区DPW3的过程一致，对此本发明不再做累述。
综上所述，本发明提供的一种小尺寸图像传感器的深阱结构的新型制造方法。具体的，其在通过现有的方法形成第一深阱区和第二深阱区之后，均未去除形成所述第一深阱区和第二深阱区的光刻胶层，而是进一步在该光刻胶层上形成一层与该光刻胶层的化学键可以发生化学混合反应的介质层(第一介质层或第二介质层)，然后，使二者发生化学反应从而得到尺寸改变后的光刻胶层，并以该光刻胶层作为形成第三深阱区和第四深阱区的光刻胶层，从而省去了现有技术中用于形成第三深阱区和第四深阱区的光刻工艺，节省了光罩，释放了scanner机台产能。
并且，由于没有形成第三深阱区和第四深阱区的光刻工艺，较深阱区隔离(第三深阱区和第四深阱区)和深阱区(第一深阱区和第二深阱区)隔离之间实现了自对准，完全解决了现有技术中DPW3和DPW1/DPW2之间的套刻精度差的问题；同时，省去DPW3光刻工艺，可以消除DPW3-PH pattern比较差对感光效果的影响，从而最终实现提升CIS器件产品的竞争力的目的。
此外，本发明实施例还提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信，
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现本发明实施例提供的一种图像传感器的制造方法。
具体的，上述一种图像传感器的制造方法，包括：
提供一半导体衬底，所述半导体衬底内形成有第一深阱结构、第二深阱结构以及通过所述第一深阱结构和第二深阱结构定义出的多个像素区；
在所述半导体衬底的表面上形成尺寸为第一尺寸的第一光刻胶层，并以所述第一光刻胶层为掩膜，对部分厚度的所述第一深阱结构进行离子注入，以形成第一深阱区，所述第一深阱区的顶面低于所述半导体衬底的顶面；
在包含所述第一光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第一介质层，以使所述第一光刻胶层的尺寸改变至第二尺寸，并以所述尺寸为第二尺寸的第一光刻胶层为掩膜，对剩余的第一深阱结构进行离子注入，以形成堆叠在所述第一深阱区顶面且与所述半导体衬底的顶面齐平的第三深阱区；
在所述半导体衬底的表面上形成尺寸为第三尺寸的第二光刻胶层，并以所述第二光刻胶层为掩膜，对部分厚度的所述第二深阱结构进行离子注入，以形成第二深阱区，所述第二深阱区的顶面低于所述半导体衬底的顶面；
在包含所述第二光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第二介质层，以使所述第二光刻胶层的尺寸改变至第四尺寸，并以所述尺寸为第四尺寸的第二光刻胶层为掩膜，对剩余的第二深阱结构进行离子注入，以形成堆叠在所述第二深阱区顶面且与所述半导体衬底的顶面齐平的第四深阱区。
关于该方法各个步骤的具体实现以及相关解释内容可以参见上述图1和2a～2f所示的方法实施例，在此不做赘述。
另外，处理器执行存储器上所存放的程序而实现的一种图像传感器的制造方法的其他实现方式，与前述方法实施例部分所提及的实现方式相同，这里也不再赘述。
上述电子设备提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended IndustryStandardArchitecture，EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器(RandomAccess Memory，RAM)，也可以包括非易失性存储器(Non-Volatile Memory，NVM)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)等；还可以是数字信号处理器(Digital SignalProcessing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable GateArray，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在本发明提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的图像传感器的制造方法。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、电子设备以及计算机可读存储介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (10)
1.一种图像传感器的制造方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底内形成有第一深阱结构、第二深阱结构以及通过所述第一深阱结构和第二深阱结构定义出的多个像素区；
在所述半导体衬底的表面上形成尺寸为第一尺寸的第一光刻胶层，并以所述第一光刻胶层为掩膜，对部分厚度的所述第一深阱结构进行离子注入，以形成第一深阱区，所述第一深阱区的顶面低于所述半导体衬底的顶面；
在包含所述第一光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第一介质层，以使所述第一光刻胶层的尺寸改变至第二尺寸，并以所述尺寸为第二尺寸的第一光刻胶层为掩膜，对剩余的第一深阱结构进行离子注入，以形成堆叠在所述第一深阱区顶面且与所述半导体衬底的顶面齐平的第三深阱区；
在所述半导体衬底的表面上形成尺寸为第三尺寸的第二光刻胶层，并以所述第二光刻胶层为掩膜，对部分厚度的所述第二深阱结构进行离子注入，以形成第二深阱区，所述第二深阱区的顶面低于所述半导体衬底的顶面；
在包含所述第二光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第二介质层，以使所述第二光刻胶层的尺寸改变至第四尺寸，并以所述尺寸为第四尺寸的第二光刻胶层为掩膜，对剩余的第二深阱结构进行离子注入，以形成堆叠在所述第二深阱区顶面且与所述半导体衬底的顶面齐平的第四深阱区。
2.如权利要求1所述的图像传感器的制造方法，其特征在于，所述所述第一介质层和所述第二介质层材料相同或不同。
3.如权利要求1所述的图像传感器的制造方法，其特征在于，所述第一介质层和/或所述第二介质层的材料包括：AZ R602、AZ SH-114A、AZ NSM-111、AZ NSM-314、AZ NSM-317、AZNSM-520、AZ TM-100和AZ R200中的至少一种。
4.如权利要求1所述的图像传感器的制造方法，其特征在于，在包含所述第一光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第一介质层之后，还包括：
对包含所述第一介质层和第一光刻胶层的半导体衬底进行烘烤处理，以使所述第一介质层与第一光刻胶层的化学键反应混合，并在所述化学键反应混合后，对所述所述第一介质层与第一光刻胶层进行去离子水冲洗处理，以去除未反应的第一介质层，形成尺寸为第二尺寸的第一光刻胶层；
以及，在包含所述第二光刻胶层的半导体衬底上沉积能使光刻胶层尺寸改变的第二介质层之后，还包括：
对包含所述第二介质层和第二光刻胶层的半导体衬底进行烘烤处理，以使所述第二介质层与第二光刻胶层的化学键反应混合，并在所述化学键反应混合后，对所述所述第二介质层与第二光刻胶层进行去离子水冲洗处理，以去除未反应的第二介质层，形成尺寸为第四尺寸的第二光刻胶层。
5.如权利要求4所述的图像传感器的制造方法，其特征在于，所述光刻胶层的尺寸包括沿平行于所述半导体衬底表面方向的宽度；
所述第一介质层对所述第一光刻胶层的尺寸的改变包括增大光刻胶层的尺寸，以使所述第一尺寸小于所述第二尺寸；
或者，所述第二介质层对所述第二光刻胶层的改变包括增大光刻胶层的尺寸，以使所述第三尺寸小于所述第四尺寸。
6.如权利要求4所述的图像传感器的制造方法，其特征在于，所述烘烤处理所采用的温度范围为：110℃～150℃。
7.如权利要求1所述的图像传感器的制造方法，其特征在于，所述第一深阱区、第二深阱区、第三深阱区和第四深阱区均为P型隔离阱。
8.如权利要求1所述的图像传感器的制造方法，其特征在于，所述图像传感器中的像素区的尺寸小于0.9μm。
9.如权利要求4所述的图像传感器的制造方法，其特征在于，在形成尺寸为第二尺寸的第一光刻胶层之后，或者在形成尺寸为第四尺寸的第二光刻胶层之后，还包括：分别刻蚀去除所述尺寸为第二尺寸的第一光刻胶层和尺寸为第四尺寸的第二光刻胶层。
10.如权利要求1所述的图像传感器的制造方法，其特征在于，所述第三深阱区和第四深阱区的离子注入深度小于所述第一深阱区和第二深阱区的离子注入深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210287629.3A CN114649361B (zh) | 2022-03-22 | 2022-03-22 | 图像传感器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210287629.3A CN114649361B (zh) | 2022-03-22 | 2022-03-22 | 图像传感器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114649361A CN114649361A (zh) | 2022-06-21 |
| CN114649361B true CN114649361B (zh) | 2024-03-29 |
Family
ID=81995389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210287629.3A Active CN114649361B (zh) | 2022-03-22 | 2022-03-22 | 图像传感器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114649361B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117577520B (zh) * | 2024-01-17 | 2024-05-03 | 粤芯半导体技术股份有限公司 | 图像传感器及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101572249A (zh) * | 2008-04-30 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 形成掺杂阱及图像传感器的方法 |
| CN102945832A (zh) * | 2012-11-20 | 2013-02-27 | 上海宏力半导体制造有限公司 | 闪存器件的形成方法 |
| CN105206639A (zh) * | 2015-09-22 | 2015-12-30 | 上海华力微电子有限公司 | 一种优化的背照式cis像素区深p型隔离阱的制备方法 |
| CN106449376A (zh) * | 2016-10-24 | 2017-02-22 | 上海华力微电子有限公司 | Cmos图像传感器深p型阱层的光刻工艺方法 |
| CN110429034A (zh) * | 2019-08-23 | 2019-11-08 | 上海华虹宏力半导体制造有限公司 | 形成高压阱区的方法 |
| WO2021196758A1 (zh) * | 2020-04-03 | 2021-10-07 | 无锡华润上华科技有限公司 | 半导体器件及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200629421A (en) * | 2005-01-12 | 2006-08-16 | Sanyo Electric Co | Method of producing semiconductor device |
-
2022
- 2022-03-22 CN CN202210287629.3A patent/CN114649361B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101572249A (zh) * | 2008-04-30 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 形成掺杂阱及图像传感器的方法 |
| CN102945832A (zh) * | 2012-11-20 | 2013-02-27 | 上海宏力半导体制造有限公司 | 闪存器件的形成方法 |
| CN105206639A (zh) * | 2015-09-22 | 2015-12-30 | 上海华力微电子有限公司 | 一种优化的背照式cis像素区深p型隔离阱的制备方法 |
| CN106449376A (zh) * | 2016-10-24 | 2017-02-22 | 上海华力微电子有限公司 | Cmos图像传感器深p型阱层的光刻工艺方法 |
| CN110429034A (zh) * | 2019-08-23 | 2019-11-08 | 上海华虹宏力半导体制造有限公司 | 形成高压阱区的方法 |
| WO2021196758A1 (zh) * | 2020-04-03 | 2021-10-07 | 无锡华润上华科技有限公司 | 半导体器件及其制作方法 |
Non-Patent Citations (2)
| Title |
|---|
| 500 V LDMOS研制;崔金洪;石金成;;电子与封装;20150120(第01期);全文 * |
| 半导体家族(三);韩郑生;;现代物理知识;20170625(第03期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114649361A (zh) | 2022-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10553429B2 (en) | Method of forming pattern of semiconductor device | |
| US9202710B2 (en) | Method for defining a separating structure within a semiconductor device | |
| US8951918B2 (en) | Method for fabricating patterned structure of semiconductor device | |
| TW200913141A (en) | Semiconductor device manufacturing method | |
| US11676815B2 (en) | Patterned structure | |
| JP2003124339A (ja) | 半導体装置およびその製造方法 | |
| CN114649361B (zh) | 图像传感器的制造方法 | |
| TW201701377A (zh) | 使用光敏材料於預先定義之結構的介面化學控制及圖案化的材料和沈積方法 | |
| US20140203455A1 (en) | Feature Patterning Methods and Structures Thereof | |
| US20130221480A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
| JP2017530388A (ja) | 下層回折格子に対する非反射放射線リソグラフィを使用するマルチパスパターン形成 | |
| US11978637B2 (en) | Manufacturing method for semiconductor structure and semiconductor structure | |
| US11682557B2 (en) | Recognition method for photolithography process and semiconductor device | |
| US11367618B2 (en) | Semiconductor patterning process | |
| US9711369B2 (en) | Method for forming patterns with sharp jogs | |
| US9117765B2 (en) | Mechanism for forming semiconductor device structure | |
| US8349528B2 (en) | Semiconductor devices and methods of manufacturing thereof | |
| CN109494187B (zh) | 半导体结构的制作方法 | |
| US6316340B1 (en) | Photolithographic process for preventing corner rounding | |
| US20230068888A1 (en) | Method for making gates of different sizes with double patterning technology | |
| CN113496874B (zh) | 半导体结构及半导体结构的形成方法 | |
| KR20230123863A (ko) | 반도체 디바이스를 제조하는 방법 | |
| KR101163133B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR100905181B1 (ko) | 반도체 소자의 형성 방법 | |
| KR20070006058A (ko) | 반도체소자의 게이트 하드마스크 제거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |