CN106449376A - Cmos图像传感器深p型阱层的光刻工艺方法 - Google Patents

Cmos图像传感器深p型阱层的光刻工艺方法 Download PDF

Info

Publication number
CN106449376A
CN106449376A CN201610924527.2A CN201610924527A CN106449376A CN 106449376 A CN106449376 A CN 106449376A CN 201610924527 A CN201610924527 A CN 201610924527A CN 106449376 A CN106449376 A CN 106449376A
Authority
CN
China
Prior art keywords
well layer
image sensor
cmos image
type well
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610924527.2A
Other languages
English (en)
Inventor
邹荣
陈昊瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610924527.2A priority Critical patent/CN106449376A/zh
Publication of CN106449376A publication Critical patent/CN106449376A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种CMOS图像传感器深P型阱层的光刻工艺方法,包括:第一步骤:根据CMOS图像传感器深P型阱层图形制作第一光罩和第二光罩;其中,第一光罩包括在垂直方向上依次交替邻接形成的第一矩形曝光区和第一矩形光刻胶残留区,第二光罩包括在水平方向上依次交替邻接形成的第二矩形曝光区和第二矩形光刻胶残留区;第二步骤:利用第一光罩执行水平方向的深P阱层离子注入;第三步骤:利用第二光罩执行垂直方向的深P阱层离子注入。

Description

CMOS图像传感器深P型阱层的光刻工艺方法
技术领域
本发明涉及半导体制造领域,具体涉及CMOS图像传感器(CIS)制造领域;而且更具体地说,本发明涉及一种CMOS图像传感器深P型阱层的光刻工艺方法。
背景技术
CMOS图像传感器(CMOS image sensor,CIS)因其低功耗,低成本,高性能的特点,在数码电子产品、医疗设备、工业监控等社会生活和工业生产领域得到了广泛的应用。随着市场要求的不断扩大,小尺寸高像素是CMOS图像传感器发展的必然趋势。CMOS图像传感器尺寸的减小及像素的提升依赖于单个像素单元尺寸(pitch size)的减小。目前市场上像素尺寸为1.4um、1.3um及1.1um的CMOS图像传感器应用较为广泛。下一代CIS产品像素尺寸正往1.0um以下发展。像素尺寸的减小不但会影响CIS的性能,同时给工艺制程带来很大的挑战。
CMOS图像传感器像素尺寸缩减是市场发展的一大趋势,目前正向1.0um以下发展。CIS工艺中,深P阱离子注入层的光刻工艺是一大技术难点,尤其是在小尺寸CIS工艺中。其中的技术难点描述如下:CMOS图像传感器的深P型阱离子区域呈对称的横竖交叉状,将各光电二极管区域隔离开。曝光之后光电二极管区被光刻胶覆盖。由于深P型阱离子注入所需能量很高,光刻胶很厚,一般在4um左右。当CIS单像素尺寸减小到1.0um以下时,光电二极管区域面积很小,光刻胶深宽比太大,很容易出现倒胶的情况。
换言之,CMOS图像传感器像素尺寸的减小,最直观的影响是光电二极管的面积减小,致使传感器的全势阱能力(FWC,Full Well Capability)减小,降低图像分辨力。为提高小像素尺寸CMOS图像传感器的FWC,光电二极管区域的N型离子必须注入得更深,利用光电二极管的纵向长度提高FWC。相应的,作为相邻光电二极管间的隔离层(深P阱)也需要注入得更深,才能起到有效的隔离作用。CIS工艺中,深P阱层一般采用硼(B)离子注入,为达到所需的注入深度,注入能量一般较高,因此光刻胶厚度很厚(4um以上)。光刻胶的厚度越大,
光电二极管的面积越小,深P型阱层光刻后,覆盖在光电二极管区域的光刻胶很容易出现倒胶情况,因此限制了CIS工艺向1.0um以下像素尺寸发展。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种CMOS图像传感器深P型阱层的光刻工艺方法,其能够解决小尺寸CMOS图像传感器工艺中深P型阱光刻工艺容易出现的倒胶问题。
为了实现上述技术目的,根据本发明,提供了一种CMOS图像传感器深P型阱层的光刻工艺方法,包括:第一步骤:根据CMOS图像传感器深P型阱层图形制作第一光罩和第二光罩;其中,第一光罩包括在垂直方向上依次交替邻接形成的第一矩形曝光区和第一矩形光刻胶残留区,第二光罩包括在水平方向上依次交替邻接形成的第二矩形曝光区和第二矩形光刻胶残留区;第二步骤:利用第一光罩执行水平方向的深P阱层离子注入;第三步骤:利用第二光罩执行垂直方向的深P阱层离子注入。
优选地,通过水平方向的深P阱层离子注入和垂直方向的深P阱层离子注入形成CMOS图像传感器深P型阱层图形。
优选地,所有第一矩形曝光区的尺寸相同。
优选地,所有第一矩形光刻胶残留区的尺寸相同。
优选地,所有第二矩形曝光区的尺寸相同。
优选地,所有第二矩形光刻胶残留区的尺寸相同。
优选地,所述CMOS图像传感器深P型阱层的光刻工艺方法用于前照式的具有对称光电二极管结构的CMOS图像传感器。
优选地,所述CMOS图像传感器深P型阱层的光刻工艺方法用于背照式的具有对称光电二极管结构的CMOS图像传感器。
优选地,所述CMOS图像传感器深P型阱层的光刻工艺方法用于包括具有共用一个浮动扩散点的四个或八个光电二极管的CMOS图像传感器。
优选地,所述CMOS图像传感器深P型阱层的光刻工艺方法用于单像素尺寸在1.1um以下的CMOS图像传感器。
本发明提出一种能够应用到小尺寸CMOS图像传感器的深P阱光刻工艺方法,此方法可解决倒胶问题。其中将深P阱层含有横竖交叉状图形的光罩拆分成两张光罩,一张光罩用于水平方向的深P阱层离子注入,另一张光罩用于垂直方向的深P阱层离子注入。通过两次光刻,两次离子注入实现深P型阱离子注入。本发明的方法在光刻后不会出现倒胶的情况,即使光刻胶很厚。
而且,本发明不需要改变原有的器件结构和设计,不需要对现有CMOS图像传感器工艺做大调整,只需将原有横竖交叉状图形的深P型阱光罩拆分成两张光罩,分两次进行离子注入。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了根据本发明优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法的流程图。
图2示意性地示出了根据本发明优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法采用的第一光罩的结构示意图。
图3示意性地示出了根据本发明优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法采用的第二光罩的结构示意图。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明提出一种能够应用到小尺寸CMOS图像传感器上的深P阱光刻工艺方法,此方法可解决倒胶问题。具体方法是将深P阱层含有横竖交叉状图形的光罩拆分成两张光,一张光罩用于水平方向的深P阱层离子注入,另一张光罩用于垂直方向。采用此方法,光刻后光刻胶所占区域较大,不易出现倒胶的问题。
下面将具体描述本发明的优选实施例。
图1示意性地示出了根据本发明优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法的流程图。
如图1所示,根据本发明优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法包括:
第一步骤S1:根据CMOS图像传感器深P型阱层图形制作第一光罩100和第二光罩200;其中,第一光罩100包括在垂直方向上依次交替邻接形成的第一矩形曝光区11和第一矩形光刻胶残留区12,第二光罩200包括在水平方向上依次交替邻接形成的第二矩形曝光区21和第二矩形光刻胶残留区22;
第二步骤S2:利用第一光罩100执行水平方向的深P阱层离子注入;
第三步骤S3:利用第二光罩200执行垂直方向的深P阱层离子注入。
其中,通过水平方向的深P阱层离子注入和垂直方向的深P阱层离子注入形成CMOS图像传感器深P型阱层图形。
优选地,所有第一矩形曝光区11的尺寸相同,所有第一矩形光刻胶残留区12的尺寸相同。同样,优选地,所有第二矩形曝光区21的尺寸相同,所有第二矩形光刻胶残留区22的尺寸相同。
需要说明的是,水平方向和垂直方向仅仅用于表明这两个方向是相互正交的,而不是用于具体限定实际方向。
在具体应用中,根据本发明优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法适用于现有的前照式或背照式的具有对称光电二极管结构的CMOS图像传感器,包括四个、八个光电二极管共用一个浮动扩散点的CMOS图像传感器的结构。而且,根据本发明优选实施例的CMOS图像传感器深P型阱层的光刻工艺方法特别适合单像素尺寸在1.1um以下的CMOS图像传感器。
总之,本发明提出一种能够应用到小尺寸CMOS图像传感器的深P阱光刻工艺方法,此方法可解决倒胶问题。其中将深P阱层含有横竖交叉状图形的光罩拆分成两张光罩,一张光罩用于水平方向的深P阱层离子注入,另一张光罩用于垂直方向的深P阱层离子注入。通过两次光刻,两次离子注入实现深P型阱离子注入。本发明的方法在光刻后不会出现倒胶的情况,即使光刻胶很厚。
而且,本发明不需要改变原有的器件结构和设计,不需要对现有CMOS图像传感器工艺做大调整,只需将原有横竖交叉状图形的深P型阱光罩拆分成两张光罩,分两次进行离子注入。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
而且还应该理解的是,本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用,它们可以变化。还应该理解的是,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准,除非上下文明确表示相反意思。因此,例如,对“一个元素”的引述意味着对一个或多个元素的引述,并且包括本领域技术人员已知的它的等价物。类似地,作为另一示例,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解,除非上下文明确表示相反意思。

Claims (10)

1.一种CMOS图像传感器深P型阱层的光刻工艺方法,其特征在于包括:
第一步骤:根据CMOS图像传感器深P型阱层图形制作第一光罩和第二光罩;其中,第一光罩包括在垂直方向上依次交替邻接形成的第一矩形曝光区和第一矩形光刻胶残留区,第二光罩包括在水平方向上依次交替邻接形成的第二矩形曝光区和第二矩形光刻胶残留区;
第二步骤:利用第一光罩执行水平方向的深P阱层离子注入;
第三步骤:利用第二光罩执行垂直方向的深P阱层离子注入。
2.根据权利要求1所述的CMOS图像传感器深P型阱层的光刻工艺方法,其特征在于,通过水平方向的深P阱层离子注入和垂直方向的深P阱层离子注入形成CMOS图像传感器深P型阱层图形。
3.根据权利要求1或2所述的CMOS图像传感器深P型阱层的光刻工艺方法,其特征在于,所有第一矩形曝光区的尺寸相同。
4.根据权利要求1或2所述的CMOS图像传感器深P型阱层的光刻工艺方法,其特征在于,所有第一矩形光刻胶残留区的尺寸相同。
5.根据权利要求1或2所述的CMOS图像传感器深P型阱层的光刻工艺方法,其特征在于,所有第二矩形曝光区的尺寸相同。
6.根据权利要求1或2所述的CMOS图像传感器深P型阱层的光刻工艺方法,其特征在于,所有第二矩形光刻胶残留区的尺寸相同。
7.根据权利要求1或2所述的CMOS图像传感器深P型阱层的光刻工艺方法,其特征在于,所述CMOS图像传感器深P型阱层的光刻工艺方法用于前照式的具有对称光电二极管结构的CMOS图像传感器。
8.根据权利要求1或2所述的CMOS图像传感器深P型阱层的光刻工艺方法,其特征在于,所述CMOS图像传感器深P型阱层的光刻工艺方法用于背照式的具有对称光电二极管结构的CMOS图像传感器。
9.根据权利要求1或2所述的CMOS图像传感器深P型阱层的光刻工艺方法,其特征在于,所述CMOS图像传感器深P型阱层的光刻工艺方法用于包括具有共用一个浮动扩散点的四个或八个光电二极管的CMOS图像传感器。
10.根据权利要求1或2所述的CMOS图像传感器深P型阱层的光刻工艺方法,其特征在于,所述CMOS图像传感器深P型阱层的光刻工艺方法用于单像素尺寸在1.1um以下的CMOS图像传感器。
CN201610924527.2A 2016-10-24 2016-10-24 Cmos图像传感器深p型阱层的光刻工艺方法 Pending CN106449376A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610924527.2A CN106449376A (zh) 2016-10-24 2016-10-24 Cmos图像传感器深p型阱层的光刻工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610924527.2A CN106449376A (zh) 2016-10-24 2016-10-24 Cmos图像传感器深p型阱层的光刻工艺方法

Publications (1)

Publication Number Publication Date
CN106449376A true CN106449376A (zh) 2017-02-22

Family

ID=58175997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610924527.2A Pending CN106449376A (zh) 2016-10-24 2016-10-24 Cmos图像传感器深p型阱层的光刻工艺方法

Country Status (1)

Country Link
CN (1) CN106449376A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731663A (zh) * 2017-10-20 2018-02-23 上海华力微电子有限公司 一种增加高深宽比层次光刻工艺窗口并减小线宽的方法
CN109585482A (zh) * 2018-12-03 2019-04-05 德淮半导体有限公司 用于图像传感器的光刻
CN114649361A (zh) * 2022-03-22 2022-06-21 上海华力微电子有限公司 图像传感器的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677079A (zh) * 2008-09-18 2010-03-24 索尼株式会社 离子注入方法、固体摄像器件及其制造方法和电子装置
US20130034929A1 (en) * 2011-08-02 2013-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Forming CMOS Image Sensors
US20140001518A1 (en) * 2012-06-29 2014-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Devices with Well Regions and Methods for Forming the Same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677079A (zh) * 2008-09-18 2010-03-24 索尼株式会社 离子注入方法、固体摄像器件及其制造方法和电子装置
US20130034929A1 (en) * 2011-08-02 2013-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Forming CMOS Image Sensors
US20140001518A1 (en) * 2012-06-29 2014-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Devices with Well Regions and Methods for Forming the Same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731663A (zh) * 2017-10-20 2018-02-23 上海华力微电子有限公司 一种增加高深宽比层次光刻工艺窗口并减小线宽的方法
CN109585482A (zh) * 2018-12-03 2019-04-05 德淮半导体有限公司 用于图像传感器的光刻
CN114649361A (zh) * 2022-03-22 2022-06-21 上海华力微电子有限公司 图像传感器的制造方法
CN114649361B (zh) * 2022-03-22 2024-03-29 上海华力微电子有限公司 图像传感器的制造方法

Similar Documents

Publication Publication Date Title
CN105321966B (zh) 可见光及红外线图像传感器
US7154137B2 (en) Image sensor and pixel having a non-convex photodiode
CN106449376A (zh) Cmos图像传感器深p型阱层的光刻工艺方法
DE102015105451A1 (de) Verfahren und Vorrichtung zum Ausbilden rückseitig beleuchteter Bildsensoren mit eingebetteten Farbfiltern
CN102148231B (zh) 具有外延自对准光传感器的图像传感器
US20200321389A1 (en) Image pickup element, image pickup apparatus, and method of manufacturing image pickup element
TW201907578A (zh) 具有增強之近紅外線量子效率的互補式金氧半導體影像感測器
US20210111201A1 (en) Image Sensor Structure and Method of Forming the Same
CN108615738B (zh) 半导体器件和制造半导体器件的方法
KR100780545B1 (ko) 씨모스 이미지센서 및 그 제조방법
EP3633732A2 (en) Display device
JP6871164B2 (ja) 固体撮像装置及びその製造方法
CN106024822B (zh) 具有双外延层结构的cmos图像传感器及其制造方法
CN103000651A (zh) Cmos图像传感器的形成方法
CN106711162A (zh) 图像传感器及其制作方法
CN105870004A (zh) 消除cmos图像传感器浅沟槽隔离诱导暗电流的方法
CN109638025A (zh) Cmos图像传感器及其制备方法
JP6021019B2 (ja) 光学素子とその製造方法
KR100647514B1 (ko) 다중 기둥 구조의 트랜지스터를 갖는 씨모스 이미지 센서.
CN104659023A (zh) 半导体结构及其形成方法
JP2007199175A (ja) レンズ及びレンズの製造方法
CN105489625B (zh) 一种全局曝光像元的防漏光存储电容结构及其形成方法
CN103594479B (zh) 背照式cmos影像传感器及其制造方法
CN104517841A (zh) 一种半导体器件及其制作方法
CN102800687A (zh) 图像传感器制造方法以及图像传感器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222