CN104517841A - 一种半导体器件及其制作方法 - Google Patents
一种半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN104517841A CN104517841A CN201310454314.4A CN201310454314A CN104517841A CN 104517841 A CN104517841 A CN 104517841A CN 201310454314 A CN201310454314 A CN 201310454314A CN 104517841 A CN104517841 A CN 104517841A
- Authority
- CN
- China
- Prior art keywords
- gate layer
- type
- layer
- polycrystalline silicon
- polysilicon gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 133
- 229920005591 polysilicon Polymers 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005468 ion implantation Methods 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 22
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 abstract description 24
- 125000006850 spacer group Chemical group 0.000 description 14
- 238000002513 implantation Methods 0.000 description 11
- 239000000243 solution Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009776 industrial production Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/196—Junction field effect transistor [JFET] image sensors; Static induction transistor [SIT] image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件及其制作方法，包括步骤：1）于半导体衬底表面形成介质栅层、多晶硅栅层及栅极侧墙；2）对多晶硅栅层及栅极侧墙两侧的半导体衬底进行N型离子注入及退火，形成N型多晶硅栅层、源区及漏区；3）形成覆盖N型多晶硅栅层、源区及漏区的光刻胶，并于N型多晶硅栅层上方的光刻胶中形成注入窗口；4）对N型多晶硅栅层进行P型离子注入，使N型多晶硅栅层部分反型为P型多晶硅栅层，并去除光刻胶。本发明通过于N型多晶硅栅层中注入高浓度浓度P型离子使栅极形成P-N二极管结构，通过离焦曝光工艺制作具有注入窗口的光刻胶以保护源区及漏区，从而大大提高器件的性能及稳定性。
Description
技术领域
本发明属于半导体制造领域，特别是涉及一种半导体器件及其制作方法。
背景技术
传统的图像传感器通常可以分为两类：电荷耦合器件(Charge Coupled Device，CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器。其中，CMOS图像传感器具有体积小、功耗低、生产成本低等优点，因此，CMOS图像传感器易于集成在例如手机、笔记本电脑、平板电脑等便携电子设备中，作为提供数字成像功能的摄像模组使用。
CMOS图像传感器通常采用3T或4T的像素结构。图1显示为一种传统CMOS图像传感器的4T像素结构，包括光电二极管11、转移晶体管12、复位晶体管13、源跟随晶体管14以及行选择晶体管15。其中，光电二极管11用于感应光强变化而形成相应的图像电荷信号。转移晶体管12用于接收转移控制信号TX，在转移控制信号TX的控制下，转移晶体管12相应导通或关断，从而使得光电二极管11所感应的图像电荷信号被读出到与该转移晶体管12的漏极耦接的浮动扩散区(floating diffusion)，进而由该浮动扩散区存储图像电荷信号。复位晶体管13用于接收复位控制信号RST，在该复位控制信号RST的控制下，复位晶体管13相应导通或关断，从而向源跟随晶体管14的栅极提供复位信号。源跟随晶体管14用于将转移晶体管12获得的图像电荷信号转换为电压信号，并且该电压信号可以通过行选择晶体管15输出到位线BL上。
随着CMOS图像传感器的发展，光电二极管造成的噪声大大降低，现在，CMOS图像传感器的噪声的主要来源为1/f噪声，而这种1/f噪声主要来自于传统的表面沟道型NMOS源跟随晶体管。为了解决这个重大的缺陷，埋沟型NMOS源跟随管由于可以实现较低的1/f噪声，而逐渐取代了表面沟道型NMOS源跟随晶体管。
但是，由于埋沟型NMOS源跟随晶体管需要在多晶硅栅中注入较大浓度的P型离子，这很难便面会导致N型源漏区被注入一定量的P型离子而降低其掺杂浓度甚至使其反型，从而导致源跟随管性能的降低甚至失效。
因此，提供一种可以有效解决上述问题的埋沟型NMOS源跟随晶体管及其制作方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件及其制作方法，用于解决现有技术中埋沟型源跟随晶体管在栅极结构的离子注入过程中容易导致源漏区反型的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体器件的制作方法，至少包括以下步骤：
1）提供一半导体衬底，于所述半导体衬底表面依次形成介质层及多晶硅层，定义栅极结构区域，去除所述栅极结构区域以外的多晶硅层及介质层，形成栅极结构的介质栅层及多晶硅栅层，并于所述介质栅层及多晶硅栅层两侧形成栅极侧墙；
2）对所述多晶硅栅层及所述栅极侧墙两侧的半导体衬底进行N型离子注入及退火，形成N型多晶硅栅层及分别位于所述栅极侧墙两侧下方的源区及漏区；
3）于上述结构表面形成至少覆盖所述N型多晶硅栅层、源区及漏区的光刻胶，并于所述N型多晶硅栅层上方的光刻胶中形成注入窗口；
4）藉由所述注入窗口对所述N型多晶硅栅层进行P型离子注入，使所述N型多晶硅栅层部分反型为P型多晶硅栅层，并去除所述光刻胶。
作为本发明的半导体器件的制作方法的一种优选方案，步骤1）制作所述栅极侧墙之前还包括采用N型离子注入工艺及退火工艺于所述半导体衬底中形成浅掺杂漏的步骤，所述浅掺杂漏的离子掺杂浓度为1e12～9e13/cm3。
作为本发明的半导体器件的制作方法的一种优选方案，所述N型多晶硅栅层、源区及漏区的离子掺杂浓度为1e14～9e15/cm3。
作为本发明的半导体器件的制作方法的一种优选方案，步骤3）中，采用一定的离焦量对所述光刻胶进行曝光，以于所述N型多晶硅栅层上方的光刻胶中制作注入窗口，所述注入窗口的截面为U型面。
作为本发明的半导体器件的制作方法的一种优选方案，所述注入窗口的宽度小于或等于所述N型多晶硅栅层的宽度。
作为本发明的半导体器件的制作方法的一种优选方案，步骤4）去除所述光刻胶以后还包括对所述P型多晶硅栅层进行退火的步骤。
作为本发明的半导体器件的制作方法的一种优选方案，所述P型多晶硅栅层位于所述N型多晶硅栅层之上，所述P型多晶硅栅层的离子掺杂浓度为1e15～9e16/cm3。
本发明还提供一种半导体器件，包括：
半导体衬底；
栅极结构，包括结合于所述半导体衬底表面的介质栅层、结合于所述介质栅层表面的多晶硅栅层及结合于所述介质栅层及多晶硅栅层两侧的栅极侧墙，所述多晶硅栅层包括位于下层的N型多晶硅栅层及位于上层的P型多晶硅栅层；
源区及漏区，形成于所述栅极结构两侧下方的半导体衬底中。
作为本发明的半导体器件的一种优选方案，还包括连接于所述漏区并延伸至所述栅极结构下方一定宽度的浅掺杂漏，所述浅掺杂漏的离子掺杂浓度为1e12～9e13/cm3。
作为本发明的半导体器件的一种优选方案，所述N型多晶硅栅层的离子掺杂浓度为1e14～9e15/cm3，所述P型多晶硅栅层的离子掺杂浓度为1e15～9e16/cm3。
如上所述，本发明提供一种半导体器件及其制作方法，包括步骤：1）提供一半导体衬底，于所述半导体衬底表面依次形成介质层及多晶硅层，定义栅极结构区域，去除所述栅极结构区域以外的多晶硅层及介质层，形成栅极结构的介质栅层及多晶硅栅层，并于所述介质栅层及多晶硅栅层两侧形成栅极侧墙；2）对所述多晶硅栅层及所述栅极侧墙两侧的半导体衬底进行N型离子注入及退火，形成N型多晶硅栅层及分别位于所述栅极侧墙两侧下方的源区及漏区；3）于上述结构表面形成至少覆盖所述N型多晶硅栅层、源区及漏区的光刻胶，并于所述N型多晶硅栅层上方的光刻胶中形成注入窗口；4）藉由所述注入窗口对所述N型多晶硅栅层进行P型离子注入，使所述N型多晶硅栅层部分反型为P型多晶硅栅层，并去除所述光刻胶。本发明通过于多晶硅栅层中注入浓度较高的P型离子使栅极呈正电压，通过离焦曝光工艺制作具有注入窗口的光刻胶以保护源区及漏区，避免在P型离子注入过程中对源区及漏区造成影响，可以大大提高器件的性能及稳定性。本发明仅将部分的N型多晶硅栅反型为P型多晶硅栅，工艺可控性强，可以降低工艺难度，且本发明与现有的CMOS工艺兼容，适用于工业生产。
附图说明
图1显示为现有技术中的4T型CMOS图像传感器的像素结构示意图。
图2显示为本发明的半导体器件的制作方法的步骤流程示意图。
图3～图7显示为本发明的半导体器件的制作方法步骤1）所呈现的结构示意图。
图8显示为本发明的半导体器件的制作方法步骤2）所呈现的结构示意图。
图9～图10显示为本发明的半导体器件的制作方法步骤3）所呈现的结构示意图。
图11～图13显示为本发明的半导体器件的制作方法步骤4）所呈现的结构示意图。
元件标号说明
101 半导体衬底
102 介质层
103 多晶硅层
104 介质栅层
105 多晶硅栅层
106 浅掺杂漏
107 栅极侧墙
108 源区
109 漏区
110 N型多晶硅栅层
111 光刻胶
112 注入窗口
113 P型多晶硅栅层
S11～S14 步骤1）～步骤4）
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2～图13所示，本实施例提供一种半导体器件的制作方法，至少包括以下步骤：
如图2～图7所示，首先进行步骤1）S11，提供一半导体衬底101，于所述半导体衬底101表面依次形成介质层102及多晶硅层103，定义栅极结构区域，去除所述栅极结构区域以外的多晶硅层103及介质层102，制作出栅极结构的介质栅层104及多晶硅栅层105，并于所述介质栅层104及多晶硅栅层105两侧制作栅极侧墙107。
作为示例，所述半导体衬底101可以但不限于为Si衬底、SOI衬底等，在本实施例中，所述半导体衬底101采用Si衬底。所述介质层102为二氧化硅层。
具体地，首先采用热氧化法于所述半导体衬底101表面形成一定厚度的二氧化硅层，然后采用外延工艺于所述二氧化硅层表面外延多晶硅层103，如图3～图4所示；
然后定义栅极结构区域，并依据该栅极结构区域于所述多晶硅层103表面制作光刻胶111图形，并采用湿法腐蚀或干法刻蚀工艺去除所述栅极结构区域以外的多晶硅层103及介质层102，制作出栅极结构的介质栅层104及多晶硅栅层105，如图5所示；
接着以所述多晶硅层103为掩膜，采用N型离子注入工艺及退火工艺于所述半导体衬底101中形成浅掺杂漏106，在本实施例中，所述N型离子为P（磷），所述浅掺杂漏106的离子掺杂浓度为1e12～9e13/cm3，如图6所示；
制作完所述浅掺杂漏106以后，于所述介质栅层104及多晶硅栅层105两侧制作栅极侧墙107，所述栅极侧墙107的材料可以为氧化硅、氮化硅等，如图7所示。
如图2及图8所示，然后进行步骤2）S12，对所述多晶硅栅层105及所述栅极侧墙107两侧的半导体衬底101进行N型离子注入及退火，形成N型多晶硅栅层110及分别位于所述栅极侧墙107两侧下方的源区108及漏区109。
具体地，首先直接对所述多晶硅栅层105及所述栅极侧墙107两侧的半导体衬底101进行N型离子注入，所述N型离子为P（磷），然后经过退火激活后，所述多晶硅栅层105中掺杂有N型离子形成N型多晶硅栅层110，所述栅极侧墙107两侧下方的半导体中则分别形成N型源区108及N型漏区109，其中，所述N型多晶硅栅层110、源区108及漏区109的离子掺杂浓度为1e14～9e15/cm3。
如图2及图9～图10所示，接着进行步骤3），于上述结构表面制作出至少覆盖所述N型多晶硅栅层110、源区108及漏区109的光刻胶111，并于所述N型多晶硅栅层110上方的光刻胶111中制作注入窗口112。
具体地，采用旋涂工艺制作出覆盖所述N型多晶硅栅层110、源区108及漏区109的光刻胶111，所述光刻胶111的超出所述多晶硅栅层一定的厚度。然后采用一定的离焦量对所述光刻胶111进行曝光，使曝光的焦点高于常规的曝光工艺，在本实施例中，采用的离焦量为有效曝光景深的一半。这样曝光后，可以仅于所述N型多晶硅栅层110上方的光刻胶111中制作出注入窗口112，所述注入窗口112的截面为U型面。
当然，为了保证后续P型离子注入不会对源漏区109造成影响，所述注入窗口112的宽度D一般选择为小于或等于所述N型多晶硅栅层110的宽度，在本实施例中，所述注入窗口112的宽度D略小于所述N型多晶硅栅层110的宽度。
如图2及图11～图13所示，最后进行步骤4），藉由所述注入窗口112对所述N型多晶硅栅层110进行P型离子注入，使所述N型多晶硅栅层110部分反型为P型多晶硅栅层113，并去除所述光刻胶111。
作为示例，在进行P型离子注入时，适当控制P型离子的注入能量，在所述光刻胶111的保护下，可以保证所述源区108及漏区109不受影响，同时，在所述N型多晶硅栅层110及介质栅层104的保护下，器件的沟道区也不会受到影响。在本实施例中，以所述多晶硅栅层的厚度为1000～1500，所采用的P型离子为B（硼），离子注入的能量为10～20kev，此时注入的深度为300～700，可以使所述N型多晶硅栅层110的上部反型成P型多晶硅栅层113。本步骤不需要把所述N型多晶硅栅层110全部反型为P型多晶硅栅层113，工艺可控性很强，且不会对栅极结构方的器件结构造成影响，可以大大降低工艺难度，并提高器件的性能。
作为示例，P型离子注入完成后，去除所述光刻胶111，并对所述P型多晶硅栅层113进行退火，以去除由于离子注入所产生的缺陷，并使离子分布均匀。
在本实施例中，所述P型多晶硅栅层113位于所述N型多晶硅栅层110之上，所述P型多晶硅栅层113的离子掺杂浓度为1e15～9e16/cm3。
如图13所示，本实施例还提供一种半导体器件，包括：
半导体衬底101；
栅极结构，包括结合于所述半导体衬底101表面的介质栅层104、结合于所述介质栅层104表面的多晶硅栅层及结合于所述介质栅层104及多晶硅栅层两侧的栅极侧墙107，所述多晶硅栅层包括位于下层的N型多晶硅栅层110及位于上层的P型多晶硅栅层113；
源区108及漏区109，形成于所述栅极结构两侧下方的半导体衬底101中。
作为示例，所述半导体器件还包括连接于所述漏区109并延伸至所述栅极结构下方一定宽度的浅掺杂漏106，所述浅掺杂漏106的离子掺杂浓度为1e12～9e13/cm3。
作为示例，所述源区108及漏区109的离子掺杂浓度为1e14～9e15/cm3。
作为示例，所述N型多晶硅栅层110的离子掺杂浓度为1e14～9e15/cm3，所述P型多晶硅栅层113的离子掺杂浓度为1e15～9e16/cm3。
综上所述，本发明提供一种半导体器件及其制作方法，包括步骤：1）提供一半导体衬底101，于所述半导体衬底101表面依次形成介质层102及多晶硅层103，定义栅极结构区域，去除所述栅极结构区域以外的多晶硅层103及介质层102，形成栅极结构的介质栅层104及多晶硅栅层105，并于所述介质栅层104及多晶硅栅层105两侧形成栅极侧墙107；2）对所述多晶硅栅层105及所述栅极侧墙107两侧的半导体衬底101进行N型离子注入及退火，形成N型多晶硅栅层110及分别位于所述栅极侧墙107两侧下方的源区108及漏区109；3）于上述结构表面形成至少覆盖所述N型多晶硅栅层110、源区108及漏区109的光刻胶111，并于所述N型多晶硅栅层110上方的光刻胶111中形成注入窗口112；4）藉由所述注入窗口112对所述N型多晶硅栅层110进行P型离子注入，使所述N型多晶硅栅层110部分反型为P型多晶硅栅层113，并去除所述光刻胶111。本发明通过于多晶硅栅层中注入浓度较高的P型离子使栅极呈正电压，通过离焦曝光工艺制作具有注入窗口112的光刻胶111以保护源区108及漏区109，避免在P型离子注入过程中对源区108及漏区109造成影响，可以大大提高器件的性能及稳定性。本发明仅将部分的N型多晶硅栅层110反型为P型多晶硅栅层113，工艺可控性强，可以降低工艺难度，且本发明与现有的CMOS工艺兼容，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，至少包括以下步骤：
1）提供一半导体衬底，于所述半导体衬底表面依次形成介质层及多晶硅层，定义栅极结构区域，去除所述栅极结构区域以外的多晶硅层及介质层，形成栅极结构的介质栅层及多晶硅栅层，并于所述介质栅层及多晶硅栅层两侧形成栅极侧墙；
2）对所述多晶硅栅层及所述栅极侧墙两侧的半导体衬底进行N型离子注入及退火，形成N型多晶硅栅层及分别位于所述栅极侧墙两侧下方的源区及漏区；
3）于上述结构表面形成至少覆盖所述N型多晶硅栅层、源区及漏区的光刻胶，并于所述N型多晶硅栅层上方的光刻胶中形成注入窗口；
4）藉由所述注入窗口对所述N型多晶硅栅层进行P型离子注入，使所述N型多晶硅栅层部分反型为P型多晶硅栅层，并去除所述光刻胶。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于：步骤1）制作所述栅极侧墙之前还包括采用N型离子注入工艺及退火工艺于所述半导体衬底中形成浅掺杂漏的步骤，所述浅掺杂漏的离子掺杂浓度为1e12～9e13/cm3。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述N型多晶硅栅层、源区及漏区的离子掺杂浓度为1e14～9e15/cm3。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于：步骤3）中，采用一定的离焦量对所述光刻胶进行曝光，以于所述N型多晶硅栅层上方的光刻胶中制作注入窗口，所述注入窗口的截面为U型面。
5.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述注入窗口的宽度小于或等于所述N型多晶硅栅层的宽度。
6.根据权利要求1所述的半导体器件的制作方法，其特征在于：步骤4）去除所述光刻胶以后还包括对所述P型多晶硅栅层进行退火的步骤。
7.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述P型多晶硅栅层位于所述N型多晶硅栅层之上，所述P型多晶硅栅层的离子掺杂浓度为1e15～9e16/cm3。
8.一种半导体器件，其特征在于，包括：
半导体衬底；
栅极结构，包括结合于所述半导体衬底表面的介质栅层、结合于所述介质栅层表面的多晶硅栅层及结合于所述介质栅层及多晶硅栅层两侧的栅极侧墙，所述多晶硅栅层包括位于下层的N型多晶硅栅层及位于上层的P型多晶硅栅层；
源区及漏区，形成于所述栅极结构两侧下方的半导体衬底中。
9.根据权利要求1所述的半导体器件，其特征在于：还包括连接于所述漏区并延伸至所述栅极结构下方一定宽度的浅掺杂漏，所述浅掺杂漏的离子掺杂浓度为1e12～9e13/cm3。
10.根据权利要求1所述的半导体器件，其特征在于：所述N型多晶硅栅层的离子掺杂浓度为1e14～9e15/cm3，所述P型多晶硅栅层的离子掺杂浓度为1e15～9e16/cm3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310454314.4A CN104517841B (zh) | 2013-09-27 | 2013-09-27 | 一种半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310454314.4A CN104517841B (zh) | 2013-09-27 | 2013-09-27 | 一种半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104517841A true CN104517841A (zh) | 2015-04-15 |
| CN104517841B CN104517841B (zh) | 2018-10-19 |
Family
ID=52792970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310454314.4A Active CN104517841B (zh) | 2013-09-27 | 2013-09-27 | 一种半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104517841B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106816433A (zh) * | 2015-12-01 | 2017-06-09 | 无锡华润上华半导体有限公司 | 一种多晶硅高阻的制造方法 |
| WO2020186512A1 (zh) * | 2019-03-21 | 2020-09-24 | 深圳市汇顶科技股份有限公司 | 光电二极管的制备方法、光电二极管和cmos图像传感器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930920A (zh) * | 2009-06-19 | 2010-12-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其制作方法 |
-
2013
- 2013-09-27 CN CN201310454314.4A patent/CN104517841B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930920A (zh) * | 2009-06-19 | 2010-12-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106816433A (zh) * | 2015-12-01 | 2017-06-09 | 无锡华润上华半导体有限公司 | 一种多晶硅高阻的制造方法 |
| WO2020186512A1 (zh) * | 2019-03-21 | 2020-09-24 | 深圳市汇顶科技股份有限公司 | 光电二极管的制备方法、光电二极管和cmos图像传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104517841B (zh) | 2018-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103413818B (zh) | 图像传感器及其制作方法 | |
| CN100590849C (zh) | Cmos图像传感器的制造方法 | |
| CN100466279C (zh) | Cmos图像传感器及其制造方法 | |
| CN109411490B (zh) | 用于减少暗电流的凸起电极 | |
| JP4049218B2 (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| CN100421235C (zh) | Cmos影像感测组件的制作方法 | |
| CN101211833A (zh) | Cmos图像传感器及其制造方法 | |
| CN105185699B (zh) | 通过c离子注入降低cmos图像传感器白像素的方法 | |
| CN103474442A (zh) | Coms图像传感器及其制作方法 | |
| CN105185799A (zh) | 具有三维晶体管结构的背照式图像传感器及其形成方法 | |
| CN104201182A (zh) | 一种背照式图像传感器像素及其制作方法 | |
| JP2006191100A (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| CN104517841B (zh) | 一种半导体器件及其制作方法 | |
| US7432543B2 (en) | Image sensor pixel having photodiode with indium pinning layer | |
| TWI698992B (zh) | 用於改善影像感測器之效能之源極隨耦器裝置 | |
| CN104078472B (zh) | Cmos图像传感器及其制造方法 | |
| CN102709302A (zh) | 图像传感器与晶体管的制作方法 | |
| CN104332481B (zh) | 图像传感器及其形成方法 | |
| CN107068706A (zh) | Cmos图像传感器的制造方法 | |
| CN103824869B (zh) | 一种防止图像弥散的图像传感器像素结构及其制造方法 | |
| CN111199987B (zh) | 影像传感器及其制造方法 | |
| CN201904338U (zh) | Cmos图像传感器 | |
| CN101533802A (zh) | 互补金属氧化物半导体影像感测器及其制造方法 | |
| CN114388536A (zh) | 图像传感器形成方法及图像传感器 | |
| CN112599548A (zh) | 图像传感器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |