CN101930920A

CN101930920A - Mos晶体管及其制作方法

Info

Publication number: CN101930920A
Application number: CN2009100534949A
Authority: CN
Inventors: 肖德元; 季明华
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2009-06-19
Filing date: 2009-06-19
Publication date: 2010-12-29
Anticipated expiration: 2029-06-19
Also published as: CN101930920B

Abstract

一种MOS晶体管及其制作方法。其中MOS晶体管包括：半导体衬底，所述半导体衬底上依次包含氧化层、第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层；位于第一p型多晶硅层内的第一栅极通孔；位于第二p型多晶硅层内的第二栅极通孔；位于第一栅极通孔和第二栅极通孔内壁以及第二n型多晶硅层上的栅介质层；位于栅介质层上及第一栅极通孔和第二栅极通孔内的栅极；位于栅极两侧源/漏极区域内的源/漏极延伸区；位于栅极两侧、源/漏极区域两侧的侧墙；其中，经过高温处理后，第一n型多晶硅层和第二n型多晶硅层的边角圆滑。本发明提高芯片面积的利用率，解决由于边角电流强而造成的边角效应。

Description

MOS晶体管及其制作方法

技术领域

本发明涉及半导体技术领域，尤其涉及MOS晶体管及其制作方法。

背景技术

随着半导体工业朝更小、速度更快的器件发展，半导体器件的特征横向尺寸和深度逐渐减小，要求源/漏极以及源/漏极延伸区(Source/DrainExtension)相应地变浅，当前工艺水平要求半导体器件的源/漏极结的深度小于1000埃，而且最终可能要求结的深度在200埃或者更小的数量级。当前源/漏极结几乎都是以离子注入法来进行掺杂形成。随着电子元件的尺寸缩小，如何以毫微米的工艺技术制造金属-氧化物-半导体(MOS)晶体管的源极和漏极是目前和未来离子注入技术的发展方向。

现有形成MOS晶体管如专利号为6624014的美国专利中所记述的，具体工艺如图1至图3。参考图1，提供半导体衬底100，所述半导体衬底100中形成有隔离结构101，隔离结构101之间的区域为有源区102；在有源区102的半导体衬底100中掺杂离子，形成掺杂阱103；在有源区102的半导体衬底100上依次形成栅介质层104与栅极105，所述栅介质层104与栅极105构成栅极结构106。

如图2所示，以栅极结构106为掩模，进行离子注入，在半导体衬底100内形成源/漏极延伸区110。

如图3所示，在栅极结构106两侧形成侧墙112；以侧墙112及栅极结构106为掩模，在栅极结构106两侧的半导体衬底100中进行离子注入，形成源/漏极114。最后，对半导体衬底100进行退火，使注入的各种离子扩散均匀。

现有技术形成的MOS晶体管的结构单一，在设计中不够灵活；且随着半导体器件的集成度越来越高，其体积随之变小的余地越来越小，无法满足工艺发展需求。

发明内容

本发明解决的问题是提供一种MOS晶体管及其制作方法，防止MOS晶体管的结构单一，体积无法继续变小。

为解决上述问题，本发明一种MOS晶体管的制作方法，包括：在半导体衬底上依次形成氧化层、第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层；刻蚀第二n型多晶硅层、第二p型多晶硅层、第一n型多晶硅层和第一p型多晶硅层，定义源/漏极区域；在第一p型多晶硅层中央形成第一栅极通孔，第二p型多晶硅层中央形成第二栅极通孔；进行高温处理，使第一n型多晶硅层和第二n型多晶硅层的边角圆滑；对第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层进行掺杂形成同一导电类型的多晶硅层；在第一栅极通孔和第二栅极通孔内壁以及源/漏极区域周围形成栅介质层；在第二n型多晶硅层上形成栅极且栅极填充满第一栅极通孔和第二栅极通孔；在栅极两侧源/漏极区域的第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内形成源/漏极延伸区；在栅极两侧、源/漏极区域两侧形成侧墙；在栅极和侧墙两侧源/漏极区域的第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内形成源/漏极。

可选的，所述高温处理的温度为900℃～1200℃，时间为30分～120分。所述高温处理采用的气体为氢气。

可选的，形成栅极之前还包括步骤：在栅介质层上形成阻挡层。

可选的，所述阻挡层的材料为氮化钛，厚度为1nm～10nm。

可选的，所述栅介质层的材料为SiO₂、SiON或HfO，厚度为1nm～10nm。形成栅介质层的方法为化学气相沉积法或原子层沉积法。

可选的，第一p型多晶硅层的厚度为10nm～100nm，第一n型多晶硅层的厚度为10nm～100nm、第二p型多晶硅层的厚度为10nm～100nm，第二n型多晶硅层的厚度为10nm～100nm。形成第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层的方法为低压化学气相沉积法。

可选的，所述第一栅极通孔贯穿第一p型多晶硅层的厚度，第二栅极通孔贯穿第二p型多晶硅层的厚度。

可选的，MOS晶体管为N型时，向第一n型多晶硅层和第二n型多晶硅层掺杂P型离子，使第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层导电类型相同。

可选的，所述P型离子为硼离子，掺杂剂量是10¹²ion/cm²～10¹⁴ion/cm²，浓度为10¹⁶ion/cm³～10¹⁸ion/cm³。

可选的，MOS晶体管为P型时，向第一p型多晶硅层和第二p型多晶硅层掺杂N型离子，使第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层导电类型相同。

可选的，所述N型离子为磷离子或砷离子，掺杂剂量为10¹²ion/cm²～10¹⁴ion/cm²，浓度为10¹⁶ion/cm³～10¹⁸ion/cm³。

本发明还提供一种MOS晶体管，包括：半导体衬底，所述半导体衬底上依次包含氧化层、第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层；位于第一p型多晶硅层中央且贯穿第一p型多晶硅层厚度的第一栅极通孔；位于第二p型多晶硅层中央且贯穿第二p型多晶硅层厚度的第二栅极通孔；位于第一栅极通孔和第二栅极通孔内壁以及第二n型多晶硅层上的栅介质层；位于栅介质层上及第一栅极通孔和第二栅极通孔内的栅极；位于栅极两侧第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内的源/漏极延伸区；位于栅极两侧、源/漏极区域两侧的侧墙；位于栅极两侧第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内的源/漏极；其中，第一n型多晶硅层和第二n型多晶硅层的边角圆滑。

可选的，位于栅介质层和栅极之间的阻挡层。

可选的，所述阻挡层的材料为氮化钛，厚度为1nm～10nm。

可选的，所述栅介质层的材料为SiO₂、SiON或HfO，厚度为1nm～10nm。

可选的，第一p型多晶硅层的厚度为10nm～100nm，第一n型多晶硅层的厚度为10nm～100nm、第二p型多晶硅层的厚度为10nm～100nm，第二n型多晶硅层的厚度为10nm～100nm。

与现有技术相比，本发明具有以下优点：MOS晶体管的体积能进一步减小，满足半导体器件集成度不断增加的趋势，提高芯片面积的利用率，使布局更加灵活。

另外，对第一n型多晶硅层和第二n型多晶硅层的边角进行高温处理后使之圆滑，解决方形边角由于边角电流强而造成的边角效应。

附图说明

图1至图3是现有工艺形成MOS晶体管的示意图；

图4是采用本发明工艺形成的MOS晶体管俯视图；

图5、图6、图7a、图7b、图8a、图8b、图9a、图9b、图10a、图10b、图11、图12a、图12b是本发明形成MOS晶体管的实施例示意图。

具体实施方式

本发明的目的使MOS晶体管的体积能进一步减小，满足半导体器件集成度不断增加的趋势，提高芯片面积的利用率，使布局更加灵活。另外，对第一n型多晶硅层和第二n型多晶硅层的边角进行高温处理后使之圆滑，解决方形边角由于边角电流强而造成的边角效应。

本发明形成MOS晶体管的具体实施方法，包括：在半导体衬底上依次形成氧化层、第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层；刻蚀第二n型多晶硅层、第二p型多晶硅层、第一n型多晶硅层和第一p型多晶硅层，定义源/漏极区域；在第一p型多晶硅层中央形成第一栅极通孔，第二p型多晶硅层中央形成第二栅极通孔；进行高温处理，使第一n型多晶硅层和第二n型多晶硅层的边角圆滑；对第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层进行掺杂形成同一导电类型的多晶硅层；在第一栅极通孔和第二栅极通孔内壁以及源/漏极区域周围形成栅介质层；在第二n型多晶硅层上形成栅极且栅极填充满第一栅极通孔和第二栅极通孔；在栅极两侧源/漏极区域的第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内形成源/漏极延伸区；在栅极两侧、源/漏极区域两侧形成侧墙；在栅极和侧墙两侧源/漏极区域的第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内形成源/漏极。

基于上述实施方式形成的MOS晶体管，包括：半导体衬底，所述半导体衬底上依次包含氧化层、第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层；位于第一p型多晶硅层中央且贯穿第一p型多晶硅层厚度的第一栅极通孔；位于第二p型多晶硅层中央且贯穿第二p型多晶硅层厚度的第二栅极通孔；位于第一栅极通孔和第二栅极通孔内壁以及第二n型多晶硅层上的栅介质层；位于栅介质层上及第一栅极通孔和第二栅极通孔内的栅极；位于栅极两侧第二n型多晶硅层和第一n型多晶硅层内的源/漏极延伸区；位于栅极两侧、源/漏极区域两侧的侧墙；位于栅极两侧第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内的源/漏极；其中，经过高温处理后，第一n型多晶硅层和第二n型多晶硅层的边角圆滑。

下面结合附图对本发明的具体实施方式做详细的说明。

图4是采用本发明工艺形成的MOS晶体管俯视图。如图4所示，MOS晶体管，包括：位于半导体衬底上的氧化层202；在氧化层202上形成有栅极212；位于栅极212和源/漏极区域两侧的侧墙216；位于栅极212及侧墙216两侧源/漏极区域内的源/漏极218。

如图5所示，提供半导体衬底201；用热氧化法或化学气相沉积法或等离子体增强氧化法在半导体衬底201上形成氧化层202，所述氧化层202的材料为氧化硅，其作用为介质隔离。

继续参考图5，采用低压化学气相沉积法在氧化层202上形成厚度为10nm～100nm的第一p型多晶硅层203；采用低压化学气相沉积法在第一p型多晶硅层203上形成厚度为10nm～100nm的第一n型多晶硅层204；采用低压化学气相沉积法在第一n型多晶硅层204上形成厚度为10nm～100nm的第二p型多晶硅层205；接着，采用低压化学气相沉积法在第二p型多晶硅层205上形成厚度为10nm～100nm的第二n型多晶硅层206；采用低压化学气相沉积法在第二n型多晶硅层206上形成厚度为10nm～100nm的掩膜层207，所述掩膜层207的材料可以是氮化硅，其作用为在后续刻蚀过程中防止其下方的膜层被腐蚀而影响器件性能。

如图6所示，刻蚀掩膜层207、第二n型多晶硅层206、第二p型多晶硅层205、第一n型多晶硅层204和第一p型多晶硅层203，定义源/漏极区域。具体工艺如下：用旋涂法在掩膜层207上形成第一光刻胶层(未图示)，采用光刻工艺，将光掩模版源/漏极整体图形转移至第一光刻胶层上；经过显影工艺，在第一光刻胶层上形成源/漏极整体图形；以第一光刻胶层为掩膜，沿源/漏极整体图形刻蚀掩膜层207、第二n型多晶硅层206、第二p型多晶硅层205、第一n型多晶硅层204和第一p型多晶硅层203至露出氧化层202，形成源/漏极区域。

接着，采用灰化法或湿法刻蚀法去除第一光刻胶层。

继续参考图6，刻蚀第二p型多晶硅层205和第一p型多晶硅层203的中间部分，且将第二p型多晶硅层205和第一p型多晶硅层203的中间部分刻穿，第一p型多晶硅层203内形成第一栅极通孔203a和在第二p型多晶硅层205内形成第二栅极通孔205a。具体工艺如下：在源/漏极区域周围形成第二光刻胶层(未图示)，对光刻胶层进行曝光显影工艺，定义栅极通孔图形；以第二光刻胶层为掩膜，用湿法刻蚀法沿栅极图形从侧面刻蚀第二p型多晶硅层205和第一p型多晶硅层203，在第二p型多晶硅层205的中间部分形成贯通的第二栅极通孔205a，在第一p型多晶硅层203的中间部分形成贯通的第一栅极通孔203a。

本实施例中，湿法刻蚀采用的溶液为缓冲氢氧化钾溶液，其浓度为10％～50％。

图7a为图4沿AA方向的剖面图，图7b为图4沿BB方向的剖面图。如图7a和图7b所示，用湿法刻蚀方法去除掩膜层；然后，在退火炉内进行高温热处理工艺，使第二n型多晶硅层206和第一n型多晶硅层204的边角圆滑。

本实施例中，所述热处理的温度为900℃～1200℃，时间为30分～120分。所述高温处理采用的气体为氢气。其中，在温度为900℃时，热处理时间为120分钟；温度为1000℃时，热处理时间为90分钟；温度为1100℃时，热处理时间为60分钟；温度为1200℃时，热处理时间为30分钟。

本实施例对第二n型多晶硅层206和第一n型多晶硅层204的边角进行高温处理后使之圆滑，解决方形边角由于边角电流强而造成的边角效应。

图8a为图4沿AA方向的剖面图，图8b为图4沿BB方向的剖面图。如图8a和图8b所示，对第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层进行掺杂形成同一导电类型的第一p型多晶硅层203b、第一n型多晶硅层204b、第二p型多晶硅层205b和第二n型多晶硅层206b。

本实施例中，如果形成的MOS晶体管为N型时，则是向第一n型多晶硅层和第二n型多晶硅层掺杂P型离子，使第一n型多晶硅层、第二n型多晶硅层的导电类型为P型，与第一p型多晶硅层和第二p型多晶硅层导电类型相同。

所述P型离子为硼离子，掺杂剂量是10¹²ion/cm²～10¹⁴ion/cm²，是浓度为10¹⁶ion/cm³～10¹⁸ion/cm³。

本实施例中，如果形成的MOS晶体管为P型时，向第一p型多晶硅层和第二p型多晶硅层掺杂N型离子，使第一p型多晶硅层、第二p型多晶硅层的导电类型为N型，与第一n型多晶硅层和第二n型多晶硅层导电类型相同。

所述N型离子为磷离子或砷离子，掺杂剂量为10¹²ion/cm²～10¹⁴ion/cm²，是浓度为10¹⁶ion/cm³～10¹⁸ion/cm³。

继续参考图8a和图8b，采用化学气相沉积法或原子层沉积法在源/漏极区域周围及第一栅极通孔203a内壁和第二栅极通孔205a内壁形成厚度为1.2nm～3nm的栅介质层208，所述栅介质层208的材料为二氧化硅或其它高k介质材料。

本实施例中，在形成栅极之前，还可以采用化学气相沉积法或原子层沉积法在栅介质层208和氧化层202上形成厚度为1nm～10nm的阻挡层210，所述阻挡层210的材料为氮化钛，其作用为防止多晶硅耗尽。

图9a为图4沿AA方向的剖面图，图9b为图4沿BB方向的剖面图。如图9a和图9b所示，在第二n型多晶硅层206b和氧化层202上方的阻挡层210上形成栅极212，且栅极212填充满第一栅极通孔203a和第二栅极通孔205a。具体工艺为：用低压化学气相沉积法在阻挡层210上形成多晶硅层，且将多晶硅层填充满第一栅极通孔203a和第二栅极通孔205a；在多晶硅层上旋涂光刻胶层(未图示)，经过曝光显影工艺后，定义出栅极图形；以光刻胶层为掩膜，沿栅极图形用干法刻蚀法刻蚀多晶硅层、阻挡层202和栅介质层208至露出第二n型多晶硅层206b。

图10a为图4沿AA方向的剖面图，图10b为图4沿BB方向的剖面图。如图10a和图10b所示，以栅极212为掩膜，向源/漏极区域的第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内注入离子，经过快速热退火工艺后，形成源/漏极延伸区214。

本实施例中，在形成PMOS晶体管区域，向源/漏极区域注入的是p型离子，所述p型离子可以是硼离子；所述p型离子注入能量值的范围为50Kev～300Kev，注入剂量范围为10¹²ion/cm²～10¹⁴ion/cm²。退火后，p型离子注入浓度范围为10¹⁶ion/cm³～10¹⁸ion/cm³。

在形成NMOS晶体管区域，向源/漏极区域注入的是n型离子，所述n型离子可以是磷离子或砷离子；所述n型离子注入能量值的范围为100Kev～500Kev，注入剂量范围为10¹²ion/cm²～10¹⁴ion/cm²。退火后，n型离子注入浓度范围为10¹⁶ion/cm³～10¹⁸ion/cm³。

继续参考图10a和图10b，在栅极212及第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层两侧形成侧墙216。具体工艺如下：用化学气相沉积法于整个半导体衬底上形成掩膜层(未图示)，用于形成后续的侧墙，所述掩膜层的材料可以是氧化硅、氧化硅-氮化硅或氧化硅-氮化硅-氧化硅等；用干法刻蚀法的回蚀工艺刻蚀掩膜层，形成侧墙216，用以保护栅极212，在第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层两侧形成侧墙216的作用是介质隔离。

如图11所示，以栅极212及侧墙216为掩模，向栅极212两侧的源/漏极区域的第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内注入离子，形成源/漏极218。最后，进行退火处理，使注入的离子扩散均匀。

本实施例中，在形成PMOS晶体管区域，向源/漏极区域注入的是p型离子，如硼离子等，所述离子注入能量值的范围为50Kev～300Kev；所述离子注入剂量值的范围为10¹²ion/cm²～10¹⁴ion/cm²。

本实施例中，在形成NMOS晶体管区域，向源/漏极区域注入的是n型离子，如磷离子或砷离子等，所述离子注入能量值的范围为100Kev～500Kev；所述离子注入剂量值的范围为10¹²ion/cm²～10¹⁴ion/cm²。

图12a为图4沿AA方向的剖面图，图12b为图4沿BB方向的剖面图。如图12a和图12b所示，向源/漏极218表面注入离子，形成接触窗220，用以后续与导电插塞连通进行金属布线。用化学气相沉积法在氧化层202及栅极212上形成层间介质层222；接着，在层间介质层222上形成光刻胶层(未图示)，经过光刻工艺后定义出接触孔的图形；以光刻胶层为掩膜，刻蚀层间介质层222至露出源/漏极218；在层间介质层222上形成导电物质层，且将导电物质填充满接触孔内；用化学机械抛光法平坦化导电物质层至露出层间介质层，形成与源/漏极218的接触窗220导通的导电插塞224；然后，进行后续金属布线工艺。

基于上述实施例形成的MOS晶体管，包括：半导体衬底201；氧化层202，位于半导体衬底201上；第一p型多晶硅层203b，位于氧化层202上；第一n型多晶硅层204b，位于第一p型多晶硅层203b上；第二p型多晶硅层205b，位于第一n型多晶硅层204b上；第二n型多晶硅层206b，位于第二p型多晶硅层205b上；第一栅极通孔203a，位于第一p型多晶硅层203b中央且贯穿第一p型多晶硅层203b厚度；第二栅极通孔205a，位于第二p型多晶硅层205b中央且贯穿第二p型多晶硅层205b厚度；栅介质层208，位于第一栅极通孔203a和第二栅极通孔205a内壁以及第二n型多晶硅层206b上。其中，经过高温处理后，第一n型多晶硅层204b和第二n型多晶硅层206b的边角圆滑。

阻挡层210，位于栅介质层208和氧化层202上；栅极212，位于阻挡层210上及填充满第一栅极通孔203a和第二栅极通孔205a；源/漏极延伸区214，位于栅极212两侧第一p型多晶硅层203b、第一n型多晶硅层204b、第二p型多晶硅层205b和第二n型多晶硅层206b内；侧墙216，位于栅极212两侧、源/漏极区域两侧；源/漏极218，位于栅极212两侧第一p型多晶硅层203b、第一n型多晶硅层204b、第二p型多晶硅层205b和第二n型多晶硅层206b且比源/漏极延伸区214深度深；接触窗220，位于源/漏极区域内，深度比源/漏极延伸区214浅；层间介质层222，位于氧化层202及栅极212上；导通插塞224，贯穿层间介质层222与接触窗220连通。

本实施例中，所述阻挡层210的材料为氮化钛，厚度为1nm～10nm。所述栅介质层208的材料为二氧化硅或其它高K材料，厚度为1nm～10nm。第一p型多晶硅层203b的厚度为10nm～100nm，第一n型多晶硅层204b的厚度为10nm～100nm、第二p型多晶硅层205b的厚度为10nm～100nm，第二n型多晶硅层206b的厚度为10nm～100nm。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种MOS晶体管的制作方法，其特征在于，包括：

在半导体衬底上依次形成氧化层、第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层；

刻蚀第二n型多晶硅层、第二p型多晶硅层、第一n型多晶硅层和第一p型多晶硅层，定义源/漏极区域；

在第一p型多晶硅层中央形成第一栅极通孔，第二p型多晶硅层中央形成第二栅极通孔；

进行高温处理，使第一n型多晶硅层和第二n型多晶硅层的边角圆滑；

对第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层进行掺杂形成同一导电类型的多晶硅层；

在第一栅极通孔和第二栅极通孔内壁以及源/漏极区域周围形成栅介质层；

在第二n型多晶硅层上形成栅极且栅极填充满第一栅极通孔和第二栅极通孔；

在栅极两侧源/漏极区域的第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内形成源/漏极延伸区；

在栅极两侧、源/漏极区域两侧形成侧墙；

在栅极和侧墙两侧源/漏极区域的第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内形成源/漏极。

2.根据权利要求1所述MOS晶体管的制作方法，其特征在于，所述高温处理的温度为900℃～1200℃，时间为30分～120分。

3.根据权利要求2所述CMOS晶体管的制作方法，其特征在于，所述高温处理采用的气体为氢气。

4.根据权利要求1所述MOS晶体管的制作方法，其特征在于，形成栅极之前还包括步骤：在栅介质层上形成阻挡层。

5.根据权利要求4所述MOS晶体管的制作方法，其特征在于，所述阻挡层的材料为氮化钛，厚度为1nm～10nm。

6.根据权利要求1所述MOS晶体管的制作方法，其特征在于，所述栅介质层的材料为SiO₂、SiON或HfO，厚度为1nm～10nm。

7.根据权利要求6所述MOS晶体管的制作方法，其特征在于，形成栅介质层的方法为化学气相沉积法或原子层沉积法。

8.根据权利要求1所述MOS晶体管的制作方法，其特征在于，第一p型多晶硅层的厚度为10nm～100nm，第一n型多晶硅层的厚度为10nm～100nm、第二p型多晶硅层的厚度为10nm～100nm，第二n型多晶硅层的厚度为10nm～100nm。

9.根据权利要求1所述MOS晶体管的制作方法，其特征在于，形成第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层的方法为低压化学气相沉积法。

10.根据权利要求1所述MOS晶体管的制作方法，其特征在于，所述第一栅极通孔贯穿第一p型多晶硅层的厚度，第二栅极通孔贯穿第二p型多晶硅层的厚度。

11.根据权利要求1所述MOS晶体管的制作方法，其特征在于，MOS晶体管为N型时，向第一n型多晶硅层和第二n型多晶硅层掺杂P型离子，使第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层导电类型相同。

12.根据权利要求11所述MOS晶体管的制作方法，其特征在于，所述P型离子为硼离子，掺杂剂量是10¹²ion/cm²～10¹⁴ion/cm²，浓度为10¹⁶ion/cm³～10¹⁸ion/cm³。

13.根据权利要求1所述MOS晶体管的制作方法，其特征在于，MOS晶体管为P型时，向第一p型多晶硅层和第二p型多晶硅层掺杂N型离子，使第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层导电类型相同。

14.根据权利要求13所述MOS晶体管的制作方法，其特征在于，所述N型离子为磷离子或砷离子，掺杂剂量为10¹²ion/cm²～10¹⁴ion/cm²，浓度为10¹⁶ion/cm³～10¹⁸ion/cm³。

15.一种MOS晶体管，包括：半导体衬底，所述半导体衬底上依次包含氧化层、第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层；位于第一p型多晶硅层中央且贯穿第一p型多晶硅层厚度的第一栅极通孔；位于第二p型多晶硅层中央且贯穿第二p型多晶硅层厚度的第二栅极通孔；位于第一栅极通孔和第二栅极通孔内壁以及第二n型多晶硅层上的栅介质层；位于栅介质层上及第一栅极通孔和第二栅极通孔内的栅极；位于栅极两侧第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内的源/漏极延伸区；位于栅极两侧、源/漏极区域两侧的侧墙；位于栅极两侧第一p型多晶硅层、第一n型多晶硅层、第二p型多晶硅层和第二n型多晶硅层内的源/漏极；其中，第一n型多晶硅层和第二n型多晶硅层的边角圆滑。

16.根据权利要求11所述MOS晶体管，其特征在于，还包括：位于栅介质层和栅极之间的阻挡层。

17.根据权利要求12所述MOS晶体管，其特征在于，所述阻挡层的材料为氮化钛，厚度为1nm～10nm。

18.根据权利要求11所述MOS晶体管，其特征在于，所述栅介质层的材料为SiO₂、SiON或HfO，厚度为1nm～10nm。

19.根据权利要求11所述MOS晶体管，其特征在于，第一p型多晶硅层的厚度为10nm～100nm，第一n型多晶硅层的厚度为10nm～100nm、第二p型多晶硅层的厚度为10nm～100nm，第二n型多晶硅层的厚度为10nm～100nm。