CN101211833B - Cmos图像传感器及其制造方法 - Google Patents

Abstract

一种互补金属氧化物半导体(CMOS)图像传感器(CIS)以及其制造方法。制造CIS的方法包括：将第一传导型掺杂剂注入半导体衬底中以在半导体衬底的表面中形成光电二极管区，将第二传导型掺杂剂注入光电二极管区以形成第二传导型扩散区，以及将氟离子注入第二传导型扩散区以形成氟扩散区。

Description

CMOS图像传感器及其制造方法

本申请要求享有2006年12月27日提出的申请号为No.10-2006-0135685的韩国专利申请的优先权，在此结合其全部内容作为参考。

技术领域

本发明涉及一种CMOS图像传感器及其制造方法。

背景技术

一般来说，图像传感器是一种用于将光学图像转换成电信号的半导体器件。一般将图像传感器分类为电荷耦合器件(CCD)或互补金属氧化物半导体(CMOS)图像传感器(CIS)。

CCD包含大量排列成矩阵形式的用于将光信号转换为电信号的光电二极管(PD)。CCD包括：大量垂直电荷耦合器件(VCCD)，水平电荷耦合器件(HCCD)，以及传感放大器。这些VCCD是在排列成矩阵形式的各个PD间形成的，并在垂直方向传递由各PD产生的电荷。HCCD在水平方向上传递由各VCCD传递的电荷。传感放大器感应水平传递的电荷并据此生成电信号。

CCD复杂并且能耗较高。另外，由于需要具有多步照像工艺的制造工艺，所以CCD的制造工艺复杂。并且，由于将控制器、信号处理器以及模数(A/D)转换器集成于一个CCD芯片中的复杂性，减小CCD的尺寸也十分困难。

最近，人们为了生产能够克服CCD缺点的CIS做出了大量努力。CIS是应用COMS制造技术采用对应于在半导体衬底中形成的单位像素的数量的MOS晶体管的一种器件。CIS可通过各个MOS晶体管顺序探测来自每个单位像素的输出。在CMOS制造技术中，控制器和信号处理器被用作外围电路。尤其是，在CIS中，在一个单位像素中形成光电二极管以及MOS晶体管。于是CIS就可以有序探测每个单位像素的电信号以捕获一幅图像。

应用CMOS制造技术，CIS具有相对较低的能耗以及以相对简单的制造工艺，其部分原因在于照像工艺步骤的减少。而且，部分原因在于将控制器、信号处理器、A/D转换电路等其他电路集成到一块CIS芯片，与减小CCD的尺寸相比减小CIS的尺寸具有更小的技术难度。因此，CIS被广泛应用于多种应用领域，例如数码相机或者数码摄像机。

图1A-1E示出了现有技术中制造CIS的方法。如图1A中所示，应用外延工艺，在高浓度P⁺⁺型半导体衬底61中形成低浓度P^-型外延层62。在半导体衬底61中定义有源区以及器件隔离区。然后，应用浅槽隔离(STI)工艺，在器件隔离区中形成器件隔离膜63。其后，栅绝缘膜64以及导电层(conductivelayer)，例如高浓度多晶硅层顺序地沉积在包括器件隔离膜63的外延层62的整个表面上。然后，选择性去除导电层和栅绝缘膜64，从而形成了栅极65。

如图1B中所示，第一光刻胶膜66涂覆在半导体衬底61的整个表面上并通过曝光以及显影工艺对其进行构图以使蓝色，绿色，以及红色光电二极管区暴露出来。随后，应用构图后的第一光刻胶膜66作为掩模，将低浓度N型掺杂剂注入外延层62中，从而形成N^-型扩散区67，该扩散区为蓝色，绿色，以及红色光电二极管区。当用于光电二极管区的N^-型扩散区67形成时，执行磷(P)的离子注入。为了提高信号传输的效率，应用不同的离子注入能量执行两种工艺序列。

如图1C中所示，第一光刻胶膜66被彻底地去除。然后将绝缘膜沉积并在半导体衬底61的整个表面之上并且对其进行回刻(etch back)。因而，在栅极65的两侧表面上形成绝缘侧壁68。在第二光刻胶膜69涂覆于半导体衬底61的整个表面上之后，通过曝光和显影工艺对其构图以覆盖光电二极管区并暴露出每个晶体管的源/漏区。接下来，应用已构图的第二光刻胶膜69作为掩模，将高浓度N⁺型掺杂剂注入暴露出的源/漏区，从而形成了N⁺型扩散区(浮动扩散区)70。

如图1D中所示，第二光刻胶膜69被去除。在将第三光刻胶膜71涂覆于半导体衬底61的整个表面上之后，应用曝光和显影工艺对其构图以暴露出每个光电二极管区。应用已构图的第三光刻胶膜71作为掩模，将P⁰型掺杂剂，例如BF₂ ⁺，注入到包括N型扩散区67的光电二极管区中。从而，在N型扩散区62之上形成P⁰型扩散区72。在这种连接中，由于光电二极管与半导体衬底61之间界面的缺点，光电二极管的表面将产生电子。这将引起电子向光电二极管区的移动，因此在表面产生了不需要的信号。因而，具有在表面形成的多个空穴的P型扩散区72，通过让电子与这些空穴相耦合以起到去除电子的作用。但是一部分电子没有被去除或者没有与空穴相耦合，并因此引发了暗电流(dark current)，从而恶化了CMOS传感器的产品特性。

如图1E中所示，第三光刻胶膜71被去除。将半导体衬底进行热处理，从而促进在每个杂质扩散区中的扩散。为了去除暗电流，通过P型离子注入，P型结层(junction layer)形成得较厚，随之而来的，暗电流降低但是光敏度也降低了。因而，在离子注入之后，不应使P型掺杂剂扩散到光电二极管区。

图2示出了制造图1A-1E中的现有工艺CIS时，由初次和二次离子注入形成的光电二极管区中硅深度与掺杂剂浓度之间的关系。如图2中所示，在160KeV和100KeV两个不同的能级上分别执行了两次N型离子注入序列，以形成光电二极管区。低能离子注入是在离子注入角度为大约4度至约10度之间执行的。高能离子注入是在离子注入角度为零度时执行的。

然而，在现有工艺中，对小剂量且高速扩散的硼(B)的扩散的控制上存在局限性。因此，低能离子注入使很难实现所需形式的浓度分布(concentrationprofile)。

如图3A所示，通过电子与P型空穴相耦合能够去除大多数电子，即暗电流在光电二极管表面产生的原因，但是部分电子会自然地流入能量低的N型区。这将导致不必要信号的产生并因而在图像中产生噪音。同样地，很难控制P型掺杂剂扩散入N型区，并因而，光敏特性，特别是，对蓝基色(bluecolor-based)短波长光的敏感性恶化了。

在现有工艺中，如上所述，为N型掺杂剂的磷(P)或砷(As)的离子注入是在CIS的光电二极管区执行的。在那之后，执行为P型掺杂剂的BF₂ ⁺的离子注入。硼(B)扩散的理论方法主要受由晶格间的间隙(interstitial)引起的瞬时增强扩散(TED)效应的影响。因此，如图3B所示，在低能级的情况下，当在硼离子注入后执行热工艺时，很难控制掺杂分布(浓度分布)。

发明内容

通常，本发明的示例性实施方式涉及一种互补金属氧化物半导体(CMOS)图像传感器(CIS)及其制造方法。在一个示例性实施方式中，制造CIS的示例性方法便于控制掺杂分布并改善了光电二极管的暗电流以及光敏特性。

在一个示例性实施方式中，一种制造CIS的方法包括：将第一传导型掺杂剂注入半导体衬底中以在半导体衬底的表面中形成光电二极管区，将第二传导型掺杂剂注入光电二极管区以形成第二传导型扩散区，所述第二传导型掺杂剂含有硼，以及在第二传导型扩散区的硼的低端峰值将氟离子注入以形成氟扩散区，其中根据产品特性的不同以控制离子注入能量和注入总量的方式进行所述氟离子的注入。

在另一种示例性实施方式中，一种CIS包括：在半导体衬底中形成的外延层，在外延层形成中的光电二极管区，在光电二极管区中形成的第一扩散区，以及在第一扩散区中形成的第二扩散区，其中所述第二扩散区包括注入所述光电二极管区中的含硼的第二传导型掺杂剂，其中所述第二扩散区包括在所述第二扩散区的硼的低端峰值的氟离子，以及根据产品特性的不同以控制离子注入能量和注入总量的方式进行所述氟离子的注入。

附图说明

从下述与结合附图所提供的示例性实施方式的描述中，可以更清楚地理解本发明示例性实施方式的诸方面，在附图中：

图1A-1E示出了说明制造CIS的现有技术方法的截面图；

图2示出了说明制造图1A-1E中现有技术的CIS时由初次和二次离子注入形成的光电二极管区中硅深度与掺杂剂浓度之间关系的曲线图；

图3A示出了基于图1A-1E中现有技术的CIS的光电二极管区表面附近的P型以及N型掺杂剂的掺杂分布的能量曲线图；

图3B示出了说明图1A-1E中现有技术的CIS中通过氟离子注入的硼扩散的示意图；

图4A-4F示出了说明制造示例性CIS的示例性方法的截面图；

图5A示出了说明一般情况下硼浓度分布与氟浓度分布之间关系的曲线图；

图5B示出了说明在图4A-4F的示例性CIS中氟离子注入时硼与氟浓度分布之间关系的曲线图；以及

图6示出了说明在图4A-4F的示例性CIS中通过氟离子注入抑制硼扩散的情形下的示意图。

具体实施方式

在下文中，详细参照附图说明本发明的示例性实施方式。

现在参照图4A-4F，其示出了制造示例性CIS的示例性方法。如图4A所示，应用外延工艺在例如高浓度P⁺⁺型单晶硅的半导体衬底101中形成低浓度P^-型外延层102。形成外延层102以使光电二极管中具有大而深的耗尽区(depletion region)，从而增强低压光电二极管以收集光电荷的能力并且改善其光敏性。其次，在半导体衬底101中定义有源区和器件隔离区。然后，应用浅沟槽隔离(STI)工艺在器件隔离区形成器件隔离膜103。

现在介绍一种用于形成器件隔离区膜103的示例性方法。首先，在半导体衬底101上方顺序形成焊盘氧化膜，焊盘氮化膜，以及正硅酸四乙酯(TEOS)氧化膜。然后在TEOS氧化膜上方形成光刻胶膜。其次，应用限定有有源区以及器件隔离区的掩模对光刻胶膜进行曝光并且进行构图。然后，去除器件隔离区的光刻胶膜。之后，利用已构图的光刻胶膜作为掩模有选择地去除器件隔离区的焊盘氧化膜，焊盘氮化膜，以及TEOS氧化膜。然后应用已构图的焊盘氧化膜，焊盘氮化膜，以及TEOS氧化膜作为掩模，将对应于器件隔离源区的半导体衬底蚀刻至预定深度，从而形成沟槽。之后，将光刻胶膜去除。随后，将绝缘材料埋在沟槽中，从而在沟槽中形成器件隔离膜103。之后，去除焊盘氧化膜，焊盘氮化膜，以及TEOS氧化膜。

在包括器件隔离膜103的外延层102的整个表面上顺序沉积栅绝缘膜104以及导电层，例如高浓度多晶硅层。栅极隔离膜104可通过热氧化工艺或化学气相沉积(CVD)方法中的一种形成。选择性地去除导电层以及栅绝缘膜104，从而形成栅极105。栅极105成为传输晶体管(transfer transistor)的栅极。

如图4B所示，将第一光刻胶膜106涂覆在包括栅极105的半导体衬底101的整个表面上方，并通过曝光和显影工艺对其进行构图以使每个蓝色，绿色，以及红色光电二极管区暴露出来。之后，应用已构图的第一光刻胶膜106作为掩模，将低浓度N型掺杂剂注入外延层102，从而形成N^-型扩散区107，即蓝色，绿色，以及红色光电二极管区。

当N^-型扩散区107即光电二极管区形成时，执行磷(P)的离子注入。为了提高信号传输效率，采用不同的离子注入能量执行两种工艺的序列。也即是说，分别在大约160KeV以及约100KeV的能量上连续执行用于形成光电二极光管区的N型离子注入。低能离子注入是在离子注入角度为大约4度至约10度之间执行的。高能离子注入是在离子注入角度为零度时执行的。

如图4C中所示，将第一光刻胶膜106去除。在半导体衬底101的整个表面上沉积绝缘膜并且蚀刻绝缘膜。从而，在栅极105的两侧表面上形成了绝缘侧壁108。之后，将第二光刻胶膜109涂覆在半导体衬底101的整个表面上方。随后，通过曝光和显影工艺对第二光刻胶膜109进行构图以覆盖光电二极管区并且暴露出源/漏区。

上面所述的示例性工艺中，在绝缘侧壁108形成以前，将低浓度N型或P型掺杂剂注入在栅极105的两侧的半导体衬底101中。从而，将在栅极105的两侧的半导体衬底101中形成轻掺杂漏极(LDD)区(未示出)。其后，应用已构图的第二光刻胶膜109作为掩模，将高浓度N⁺型掺杂剂注入暴露的源/漏区。从而，在暴露的源/漏区形成N⁺型扩散区(浮动扩散区)110。

如图4D所示，将第二光刻胶膜109去除。随后，将第三光刻胶膜111涂覆在半导体衬底101的整个表面上方，并通过曝光和显影工艺对其进行构图以使每个光电二极管区暴露出来。应用已构图的第三光刻胶膜111作为掩模，在包括N^-型扩散区107的外延层102中注入传导型(P⁰型)掺杂剂。从而，在外延层102的表面形成了P⁰型扩散区112。注入到P⁰型扩散区112的掺杂剂为二氟化硼(BF₂)离子。以浓度为大约1×10¹⁶离子/平方厘米(atoms/cm²)至约5×10¹⁷atoms/cm²，并以大约为5KeV至约20KeV的注入能量执行BF₂离子注入。

如图4E中所示，应用第三光刻胶膜111作为掩模将氟(F)离子注入P⁰型扩散区112中。结果，在P⁰型扩散区112中形成氟扩散区113。在这点上，在用于在N^-型扩散区107中形成P型结的BF₂ ⁺离子注入之后，在硼的低端峰值(a lower end of Boron peak)将氟(F)离子注入，从而降低了光电二极管与N型结之间界面的不需要的电子流动，并因而避免暗电流。

例如，在将BF₂ ⁺离子以离子注入能量为大约10KeV注入之后，以离子注入能量为大约6KeV注入氟(F⁺)离子；或者，在将BF₂ ⁺离子以离子注入能量为大约20KeV注入之后，以离子注入能量为大约8KeV注入氟(F⁺)离子。根据示例性CIS的所需工作特性，也可选用其他离子注入能量以及离子注入总量。

如图4F中所示，将第三光刻胶膜111去除，并对半导体衬底101进行热处理，从而促进在每个杂质扩散区的扩散。

尽管图中没有示出后续工艺，但是在上述工艺后的产物的整个表面上层间绝缘膜(interlayer insulation)中可形成大量金属配线。后续，可形成彩色滤光层和微透镜。

图5A以及图5B示出了硼浓度分布和氟浓度分布之间的关系。图5B特别示出了在图4A-4F所述示例性CIS中，当氟离子注入时，硼和氟浓度分布之间的关系。

如图5A和5B所示，执行氟(F)离子注入，从而使氟(F)浓度分布，即氟离子注入能量，可位于硼浓度分布中硼峰值的下面，以抑制硼离子扩散。

图6示出了说明在图4A-4F所述示例性CIS中通过氟离子注入抑制硼离子扩散的情况的曲线图。如图6所述，由于能量势垒，在P⁰型扩散区112中形成的电子无法轻易地流入N型扩散区107。因此，可以抑制暗电流的产生，并因而改善了CIS的特性。

图4A-4F中的示例性CIS，在光电二极管区注入P型掺杂剂，然后在注入P型掺杂剂的光电二极管区注入氟离子。从而，抑制在界面产生的电子的噪音，改善暗电流特性。另外，对硼扩散的抑制可以改善短波长的光敏感性。

现已参照一些示例性实施方式对本发明进行了公开和描述，但是本领域技术人员可以理解，在不脱离由所附权利要求书限定的本发明的精神和范围的情况下，可以对本发明进行各种修改和变形。

Claims (6)

1.一种用于制造互补金属氧化物半导体图像传感器的方法，所述方法包括：

将第一传导型掺杂剂注入半导体衬底中以在半导体衬底表面中形成光电二极管区；

将第二传导型掺杂剂注入所述光电二极管区中以形成第二传导型扩散区，所述第二传导型掺杂剂含有硼；以及

在所述第二传导型扩散区的硼的低端峰值将氟离子注入以形成氟扩散区，

其中根据产品特性的不同以控制离子注入能量和注入总量的方式进行所述氟离子的注入。

2.根据权利要求1所述的方法，其特征在于，进一步包括：

所述形成氟扩散区之后，对所述半导体衬底执行热处理。

3.根据权利要求1所述的方法，其特征在于，所述第二传导型掺杂剂包括二氟化硼离子。

4.一种互补金属氧化物半导体图像传感器，包括：

在半导体衬底中形成的外延层；

在所述外延层中形成的光电二极管区；

在所述光电二极管区中形成的第一扩散区；以及

在所述第一扩散区中形成的第二扩散区，

其中所述第二扩散区包括注入所述光电二极管区中的含硼的第二传导型掺杂剂，

其中所述第二扩散区包括在所述第二扩散区的硼的低端峰值的氟离子，以及

根据产品特性的不同以控制离子注入能量和注入总量的方式进行所述氟离子的注入。

5.根据权利要求4所述的互补金属氧化物半导体图像传感器，其特征在于，所述光电二极管区中具有注入所述外延层的第一传导型掺杂剂。

6.根据权利要求4所述的互补金属氧化物半导体图像传感器，其特征在于，所述第二传导型掺杂剂包括二氟化硼离子。

Images