CN114709136A - Ldmos器件的制备方法 - Google Patents
Ldmos器件的制备方法 Download PDFInfo
- Publication number
- CN114709136A CN114709136A CN202210631966.XA CN202210631966A CN114709136A CN 114709136 A CN114709136 A CN 114709136A CN 202210631966 A CN202210631966 A CN 202210631966A CN 114709136 A CN114709136 A CN 114709136A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- opening
- ion implantation
- ldmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 73
- 238000005468 ion implantation Methods 0.000 claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 21
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 description 9
- 238000002161 passivation Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Abstract
本发明提供了一种LDMOS器件的制备方法，提供衬底，在所述衬底中形成漂移区；在所述衬底上形成堆叠层，所述堆叠层包括由下至上依次堆叠的图形化的栅多晶硅层及图形化的硬掩模层；在所述衬底及所述堆叠层上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层具有开口，所述开口的底部显露出所述衬底的表面且所述开口的一侧壁显露出所述堆叠层的一侧面；以及，对所述开口的底部的所述衬底执行离子注入工艺以在所述开口的底部的所述衬底中形成沟道区，且所述沟道区的部分表面被所述堆叠层覆盖。本发明中利用图形化的硬掩模层作为阻挡层，能够减轻器件特性漂移，从而提高器件的电性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种LDMOS器件的制备方法。
背景技术
BCD工艺是一种集合Bipolar器件、CMOS器件和DMOS器件的芯片制造工艺，BCD工艺具有高跨导、强负载驱动能力、集成度高和低功耗的优点。其中，DMOS器件是BCD电路中的核心所在，高性能（主要指具备较高的击穿电压的同时，还具备较低的导通电阻）、低成本、高密度的LDMOS器件的实现具有重要的意义。LDMOS器件中包括衬底、沟道区、漂移区和栅极结构，沟道区和漂移区位于衬底中，栅极结构位于衬底上，且栅极结构覆盖沟道区和漂移区的部分表面，沟道区直接影响器件的饱和电流、线性电流、导通电阻及击穿电压等电参数，而在注入形成沟道区可能会对栅极结构产生影响，造成器件特性的漂移，影响器件的电性能。
发明内容
本发明的目的在于提供一种LDMOS器件的制备方法，避免造成器件特性的漂移，提高器件的电性能。
为了达到上述目的，本发明提供了一种LDMOS器件的制备方法，包括：
提供衬底，在所述衬底中形成漂移区；
在所述衬底上形成堆叠层，所述堆叠层包括由下至上依次堆叠的图形化的栅多晶硅层及图形化的硬掩模层，所述堆叠层覆盖所述漂移区的部分表面；
在所述衬底及所述堆叠层上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层具有开口，所述开口的底部显露出所述衬底的表面且所述开口的一侧壁显露出所述堆叠层的一侧面；以及，
对所述开口的底部的所述衬底执行离子注入工艺以在所述开口的底部的所述衬底中形成沟道区，所述沟道区和所述漂移区之间具有间隙，且所述沟道区的部分表面被所述堆叠层覆盖。
可选的，所述图形化的栅多晶硅层的厚度为1000Å~3000Å；和/或，所述图形化的硬掩模层的厚度为500Å~3000Å。
可选的，所述图形化的硬掩模层的材质包括氮化硅和/或氮氧化硅。
可选的，所述离子注入工艺的离子注入方向相对所述开口的深度方向倾斜，且倾斜的方向朝向所述堆叠层的一侧面。
可选的，所述离子注入工艺的离子注入方向相对所述开口的深度方向倾斜的角度小于或等于45度。
可选的，对所述开口的底部的所述衬底多次执行所述离子注入工艺以形成所述沟道区。
可选的，每次所述离子注入工艺的离子注入方向相对所述开口的深度方向倾斜的角度不同。
可选的，所述离子注入工艺的能量为50KeV~500KeV，所述离子注入工艺的注入剂量为5×1012/cm2~2×1014/cm2。
可选的，形成所述沟道区之后，还包括去除所述第一图形化的光刻胶层及所述图形化的硬掩模层。
可选的，采用湿法刻蚀工艺去除所述图形化的硬掩模层，所述湿法刻蚀工艺的刻蚀剂包括120℃~200℃的磷酸。
在本发明提供的LDMOS器件的制备方法中，在提供的衬底中形成漂移区，在衬底上形成堆叠层，堆叠层包括由下至上依次堆叠的图形化的栅多晶硅层及图形化的硬掩模层，堆叠层覆盖漂移区的部分表面；在衬底及堆叠层上形成第一图形化的光刻胶层，第一图形化的光刻胶层具有开口，开口的底部显露出衬底的表面且开口的一侧壁显露出堆叠层的一侧面；以及，对开口的底部的衬底执行离子注入工艺以在开口的底部的衬底中形成沟道区，沟道区和漂移区之间具有间隙，且沟道区的部分表面被堆叠层覆盖。本发明中利用图形化的硬掩模层作为阻挡层，在进行离子注入形成沟道区时，阻挡层能够阻挡部分离子注入到图形化的栅多晶硅层中，能够减轻由于较多离子注入到图形化的栅多晶硅层中引起的器件特性漂移，从而提高器件的电性能。
附图说明
图1A~1C为一种LDMOS器件的制备方法中相应步骤的剖面示意图。
图2A及2B为另一种LDMOS器件的制备方法中相应步骤的剖面示意图。
图3为本发明一实施例提供的LDMOS器件的制备方法的流程图。
图4A~4F为本发明一实施例提供的LDMOS器件的制备方法中相应步骤的剖面示意图。
其中，附图标记为：
10、100、110-衬底；21、210、211-漂移区；22、220、222-沟道区；30、300、310-场板；40、410、500-图形化的栅多晶硅层；41-侧墙；50-图形化的硬掩模层；60-第一图形化的光刻胶层；61、400’、510’-开口；71-漏区；72-源区；400、510-图形化的光刻胶层。
具体实施方式
图1A~1C为一种LDMOS器件的制备方法中相应步骤的剖面示意图。请参考图1A，提供衬底100，在衬底100中形成漂移区210，在漂移区210的部分表面上形成场板300；请参考图1B，在衬底100上形成图形化的光刻胶层400，图形化的光刻胶层400具有一开口400’，对开口400’的底部的衬底100进行离子注入（图中箭头方向为离子注入方向）以在开口400’的底部的衬底100中形成沟道区220；请参考图1C，在衬底100上形成图形化的栅多晶硅层500，图形化的栅多晶硅层500覆盖漂移区210和沟道区220的部分表面。上述方法为非自对准沟道注入，即先形成沟道区220，再进行形成图形化的栅多晶硅层500，此方法的好处是工艺简单，易于实现，但缺点是沟道区220与图形化的栅多晶硅层500的对准难度较大。
图2A及2B为另一种LDMOS器件的制备方法中相应步骤的剖面示意图。请参考图2A，提供衬底110，在衬底110中形成漂移区211，在漂移区211的部分表面上形成场板310，在衬底110上形成图形化的栅多晶硅层410，图形化的栅多晶硅层410覆盖漂移区211和场板310的部分表面；请参考图2B，在衬底110上形成图形化的光刻胶层510，图形化的光刻胶层510具有一开口510’，对开口510’的底部的衬底110进行离子注入（图中箭头方向为离子注入方向）以在开口510’的底部的衬底110中形成沟道区222。上述方法为自对准工艺技术，即先形成图形化的栅多晶硅层410，然后形成沟道区222，此方法的好处是容易实现沟道区222与图形化的栅多晶硅层410的精确对准，但工艺过程复杂，重要是在形成沟道区222的注入过程中，图形化的光刻胶层510的阻挡能力有限，容易有较多离子注入到图形化的栅多晶硅层410之中，造成器件特性的漂移，影响器件的电性能。
基于此，本发明提供了一种LDMOS器件的制备方法，在提供的衬底中形成漂移区，在衬底上形成堆叠层，堆叠层包括由下至上依次堆叠的图形化的栅多晶硅层及图形化的硬掩模层，堆叠层覆盖漂移区的部分表面；在衬底及堆叠层上形成第一图形化的光刻胶层，第一图形化的光刻胶层具有开口，开口的底部显露出衬底的表面且开口的一侧壁显露出堆叠层的一侧面；以及，对开口的底部的衬底执行离子注入工艺以在开口的底部的衬底中形成沟道区，沟道区和漂移区之间具有间隙，且沟道区的部分表面被堆叠层覆盖。本发明中利用图形化的硬掩模层作为阻挡层，在进行离子注入形成沟道区时，阻挡层能够阻挡部分离子注入到图形化的栅多晶硅层中，能够减轻由于较多离子注入到图形化的栅多晶硅层中引起的器件特性漂移，从而提高器件的电性能。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3为本实施例提供的LDMOS器件的制备方法的流程图。本实施例提供了一种LDMOS器件的制备方法，包括：
步骤S1：提供衬底，在衬底中形成漂移区；
步骤S2：在衬底上形成堆叠层，堆叠层包括由下至上依次堆叠的图形化的栅多晶硅层及图形化的硬掩模层，堆叠层覆盖漂移区的部分表面；
步骤S3：在衬底及堆叠层上形成第一图形化的光刻胶层，第一图形化的光刻胶层具有开口，开口的底部显露出衬底的表面且开口的一侧壁显露出堆叠层的一侧面；以及，
步骤S4：对开口的底部的衬底执行离子注入工艺以在开口的底部的衬底中形成沟道区，沟道区和漂移区之间具有间隙，且沟道区的部分表面被堆叠层覆盖。
图4A~4F为本实施例提供的LDMOS器件的制备方法中相应步骤的剖面示意图，下面结合图4A~4F对本实施例提供的LDMOS器件的制备方法进行详细说明。
请参考图4A，执行步骤S1：提供衬底10，衬底10的材质可以包括硅、碳、锗、镓和砷中的一种或多种，在衬底10中形成有深阱区及有源区（图中未示出）。进而，对衬底10进行离子注入以在衬底10中形成漂移区21，且漂移区21位于有源区中；在衬底10的表面形成图形化的介质层（图中未示出）用于遮挡不需要形成场板30的区域，采用第一热氧化工艺在漂移区21的表面形成场板30，场板30位于漂移区21的部分表面上，在形成场板30之后，去除图形化的介质层。
请参考图4B，执行步骤S2：在衬底10上形成栅氧化层（图中未示出），在本实施例中，采用第二热氧化工艺形成栅氧化层，第二热氧化工艺的工艺温度可为800℃~1100℃，且栅氧化层的厚度可为50Å~150Å，不限于此工艺温度和厚度范围。进而，在衬底10上依次形成栅多晶硅层及硬掩模层（图中均未示出），在本实施例中，栅多晶硅层的厚度可为1000Å~3000Å，硬掩模层的厚度可为1000Å~3500Å，硬掩模层的材质包括氮化硅和/或氮氧化硅，不限于上述厚度范围和材质。进而，在硬掩模层上形成第二图形化的光刻胶层（图中未示出），以第二图形化的光刻胶层为掩模依次刻蚀硬掩模层和栅多晶硅层以形成图形化的硬掩模层50及图形化的栅多晶硅层40，刻蚀停留在栅氧化层上，保留栅氧化层的至少部分厚度，可以避免后续工艺对衬底表面造成损伤；由下至上依次堆叠的图形化的硬掩模层50及图形化的栅多晶硅层40构成堆叠层，堆叠层覆盖漂移区21和场板30的部分表面。在本实施例中，刻蚀后的图形化的栅多晶硅层40的厚度不变仍可为1000Å~3000Å，硬掩模层的厚度被减薄，得到图形化的硬掩模层50的厚度可为500Å~3000Å，图形化的硬掩模层50的厚度决定了后续离子注入到图形化的栅多晶硅层40中的数量，即决定了阻挡性能，不限于上述厚度范围。
请参考图4C，执行步骤S3：在衬底10及堆叠层上形成第一图形化的光刻胶层60，第一图形化的光刻胶层60具有开口61，开口61的底部显露出衬底10的表面且开口61的一侧壁显露出堆叠层的一侧面，具体是显露出图形化的栅多晶硅层40和图形化的硬掩模层50的一侧面，由于存在栅氧化层，因此开口61的底部显露出栅氧化层。
请参考图4D，执行步骤S4：对开口61的底部的衬底10执行离子注入工艺以在开口61的底部的衬底10中形成沟道区22，沟道区22和漂移区21之间具有间隙，沟道区22的部分表面被堆叠层覆盖。由于在本实施例中需要堆叠层覆盖沟道区22的部分表面，因此对开口61的底部的衬底10执行的离子注入工艺的离子注入方向（图中箭头所示为离子注入方向）相对开口61的深度方向倾斜，且倾斜的方向朝向堆叠层的一侧面，在本实施例中，对开口61的底部的衬底10执行的离子注入工艺的离子注入方向相对开口61的深度方向倾斜的角度小于或等于45度，不限于角度范围。
由于沟道区22会直接影响器件的饱和电流、线性电流、导通电阻及击穿电压等电参数，因此为了形成较好的沟道区22，堆叠层能够覆盖沟道区22的部分表面，沟道区22的离子注入浓度较为均匀，在本实施例中可以要求对开口61的底部的衬底10多次执行离子注入工艺以在开口61的底部的衬底10中形成沟道区22，且每次离子注入工艺的离子注入方向相对开口的深度方向倾斜的角度不同，能够形成较好的沟道区22，避免单次离子注入形成的沟道区22的离子注入浓度不均匀，且堆叠层覆盖沟道区22的部分表面。在本实施例中，对开口61的底部的衬底10执行的离子注入工艺的离子注入能量可为50KeV~500KeV，对开口61的底部的衬底10执行的离子注入工艺的离子注入剂量可为5×1012/cm2~2×1014/cm2，对开口61的底部的衬底10执行的离子注入工艺的离子可为B或BF2，不限于上述离子注入工艺的工艺参数。在本实施例中，由于图形化的硬掩模层50的存在，在进行单次或多次离子注入时，图形化的硬掩模层50均能较好的起到阻挡作用，阻挡较多的离子注入到图形化的栅多晶硅层中，避免引起的器件特性漂移，从而提高器件的电性能。
请参考图4E，在形成沟道区22之后，还包括去除第一图形化的光刻胶层及图形化的硬掩模层。在本实施例中，采用灰化工艺去除第一图形化的光刻胶层，采用湿法刻蚀工艺去除图形化的硬掩模层，湿法刻蚀工艺的刻蚀剂包括磷酸，刻蚀剂的温度可为120℃~200℃，不限于此刻蚀剂和刻蚀剂温度范围。进而，对沟道区22执行扩散工艺能够改善离子注入均匀性且使沟道区22能够横向扩散，其中扩散工艺的温度可为900℃~1100℃，不限于此温度范围。以及，在图形化的栅多晶硅层40的侧面形成侧墙41，侧墙41、图形化的栅多晶硅层40及图形化的栅多晶硅层40和衬底10之间的栅氧化层构成栅极结构。
请参考图4F，进一步地，分别在沟道区22和漂移区21中形成源区72和漏区71，且源区72和漏区71位于栅极结构的两侧。在后续工艺中，还包括在栅极结构和衬底10的表面上形成钝化层（图中未示出），形成源极电连接件（图中未示出）穿过钝化层与源区72电性连接，形成漏极电连接件（图中未示出）穿过钝化层与漏区71电性连接，形成栅极电连接件（图中未示出）穿过钝化层与图形化的栅多晶硅层40电性连接。
综上，在本发明提供的LDMOS器件的制备方法中，在提供的衬底中形成漂移区，在衬底上形成堆叠层，堆叠层包括由下至上依次堆叠的图形化的栅多晶硅层及图形化的硬掩模层，堆叠层覆盖漂移区的部分表面；在衬底及堆叠层上形成第一图形化的光刻胶层，第一图形化的光刻胶层具有开口，开口的底部显露出衬底的表面且开口的一侧壁显露出堆叠层的一侧面；以及，对开口的底部的衬底执行离子注入工艺以在开口的底部的衬底中形成沟道区，沟道区和漂移区之间具有间隙，且沟道区的部分表面被堆叠层覆盖。本发明中利用图形化的硬掩模层作为阻挡层，在进行离子注入形成沟道区时，阻挡层能够阻挡部分离子注入到图形化的栅多晶硅层中，能够减轻由于较多离子注入到图形化的栅多晶硅层中引起的器件特性漂移，从而提高器件的电性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种LDMOS器件的制备方法，其特征在于，包括：
提供衬底，在所述衬底中形成漂移区；
在所述衬底上形成堆叠层，所述堆叠层包括由下至上依次堆叠的图形化的栅多晶硅层及图形化的硬掩模层，所述堆叠层覆盖所述漂移区的部分表面；
在所述衬底及所述堆叠层上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层具有开口，所述开口的底部显露出所述衬底的表面且所述开口的一侧壁显露出所述堆叠层的一侧面；以及，
对所述开口的底部的所述衬底执行离子注入工艺以在所述开口的底部的所述衬底中形成沟道区，所述沟道区和所述漂移区之间具有间隙，且所述沟道区的部分表面被所述堆叠层覆盖。
2.如权利要求1所述的LDMOS器件的制备方法，其特征在于，所述图形化的栅多晶硅层的厚度为1000Å~3000Å；和/或，所述图形化的硬掩模层的厚度为500Å~3000Å。
3.如权利要求1或2所述的LDMOS器件的制备方法，其特征在于，所述图形化的硬掩模层的材质包括氮化硅和/或氮氧化硅。
4.如权利要求1所述的LDMOS器件的制备方法，其特征在于，所述离子注入工艺的离子注入方向相对所述开口的深度方向倾斜，且倾斜的方向朝向所述堆叠层的一侧面。
5.如权利要求4所述的LDMOS器件的制备方法，其特征在于，所述离子注入工艺的离子注入方向相对所述开口的深度方向倾斜的角度小于或等于45度。
6.如权利要求4所述的LDMOS器件的制备方法，其特征在于，对所述开口的底部的所述衬底多次执行所述离子注入工艺以形成所述沟道区。
7.如权利要求6所述的LDMOS器件的制备方法，其特征在于，每次所述离子注入工艺的离子注入方向相对所述开口的深度方向倾斜的角度不同。
8.如权利要求1所述的LDMOS器件的制备方法，其特征在于，所述离子注入工艺的能量为50KeV~500KeV，所述离子注入工艺的注入剂量为5×1012/cm2~2×1014/cm2。
9.如权利要求1所述的LDMOS器件的制备方法，其特征在于，形成所述沟道区之后，还包括去除所述第一图形化的光刻胶层及所述图形化的硬掩模层。
10.如权利要求9所述的LDMOS器件的制备方法，其特征在于，采用湿法刻蚀工艺去除所述图形化的硬掩模层，所述湿法刻蚀工艺的刻蚀剂包括120℃~200℃的磷酸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210631966.XA CN114709136A (zh) | 2022-06-07 | 2022-06-07 | Ldmos器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210631966.XA CN114709136A (zh) | 2022-06-07 | 2022-06-07 | Ldmos器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114709136A true CN114709136A (zh) | 2022-07-05 |
Family
ID=82177835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210631966.XA Pending CN114709136A (zh) | 2022-06-07 | 2022-06-07 | Ldmos器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114709136A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314288A (zh) * | 2023-05-17 | 2023-06-23 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010025987A1 (en) * | 1999-03-12 | 2001-10-04 | Sanyo Electric Co., Ltd., A Japan Corporation | Semiconductor device and method of manufacturing the same |
| CN102184871A (zh) * | 2011-05-31 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 基于标准cmos工艺的高压横向双扩散nmos的制作方法 |
| CN104362160A (zh) * | 2014-09-25 | 2015-02-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体装置及其制造方法 |
| CN105374686A (zh) * | 2014-09-02 | 2016-03-02 | 无锡华润上华半导体有限公司 | 一种ldmos器件的制作方法 |
| CN105514167A (zh) * | 2015-12-24 | 2016-04-20 | 杰华特微电子（杭州）有限公司 | 半导体结构及nldmos器件 |
| CN107492497A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN110429034A (zh) * | 2019-08-23 | 2019-11-08 | 上海华虹宏力半导体制造有限公司 | 形成高压阱区的方法 |
-
2022
- 2022-06-07 CN CN202210631966.XA patent/CN114709136A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010025987A1 (en) * | 1999-03-12 | 2001-10-04 | Sanyo Electric Co., Ltd., A Japan Corporation | Semiconductor device and method of manufacturing the same |
| CN102184871A (zh) * | 2011-05-31 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 基于标准cmos工艺的高压横向双扩散nmos的制作方法 |
| CN105374686A (zh) * | 2014-09-02 | 2016-03-02 | 无锡华润上华半导体有限公司 | 一种ldmos器件的制作方法 |
| CN104362160A (zh) * | 2014-09-25 | 2015-02-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体装置及其制造方法 |
| CN105514167A (zh) * | 2015-12-24 | 2016-04-20 | 杰华特微电子（杭州）有限公司 | 半导体结构及nldmos器件 |
| CN107492497A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN110429034A (zh) * | 2019-08-23 | 2019-11-08 | 上海华虹宏力半导体制造有限公司 | 形成高压阱区的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314288A (zh) * | 2023-05-17 | 2023-06-23 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
| CN116314288B (zh) * | 2023-05-17 | 2023-08-29 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6852597B2 (en) | Method for fabricating power semiconductor device having trench gate structure | |
| US6551881B1 (en) | Self-aligned dual-oxide umosfet device and a method of fabricating same | |
| KR100289474B1 (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
| JPH08306914A (ja) | 半導体装置およびその製造方法 | |
| CN111477550B (zh) | 一种功率半导体器件及其制作方法 | |
| CN114496783B (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
| CN115020497A (zh) | 半导体器件及其制备方法 | |
| CN109449083B (zh) | 缓变结、高压器件和半导体器件及其制造方法 | |
| CN114709136A (zh) | Ldmos器件的制备方法 | |
| CN116504840B (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| JP4839599B2 (ja) | 半導体装置及びその製造方法 | |
| CN116504718A (zh) | 一种半导体结构的制作方法 | |
| CN115763522A (zh) | Mosfet器件及其制造方法 | |
| CN115101477A (zh) | 一种半导体结构及其制造方法 | |
| JPH06224216A (ja) | トランジスター及びその製造方法 | |
| CN113809162A (zh) | 功率元件 | |
| CN117497420B (zh) | 半导体器件及其制备方法 | |
| CN106992123B (zh) | 横向扩散金属氧化半导体元件及其制造方法 | |
| CN111987164B (zh) | Ldmos器件及其制造方法 | |
| CN113380627B (zh) | 一种ldmos晶体管及其形成方法 | |
| KR100546123B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| CN113327845B (zh) | 晶体管及其制作方法 | |
| CN117253798A (zh) | Ldmos器件及其制造方法 | |
| KR20000050396A (ko) | 트렌치 게이트형 전력 반도체 소자 및 그 제조방법 | |
| JPS63305566A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220705 |
|
| RJ01 | Rejection of invention patent application after publication |