CN105514167A - 半导体结构及nldmos器件 - Google Patents
半导体结构及nldmos器件 Download PDFInfo
- Publication number
- CN105514167A CN105514167A CN201510991399.9A CN201510991399A CN105514167A CN 105514167 A CN105514167 A CN 105514167A CN 201510991399 A CN201510991399 A CN 201510991399A CN 105514167 A CN105514167 A CN 105514167A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor structure
- barrier layer
- silicon substrate
- resilient coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 229920005591 polysilicon Polymers 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 18
- 230000000903 blocking effect Effects 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000428 dust Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Abstract
本发明提供一种半导体结构包括硅衬底、形成在硅衬底一侧的场氧化层和栅氧化层；形成在场氧化层和栅氧化层上方的多晶硅层；形成在多晶硅层上方的阻挡层，阻挡层对杂质的阻挡能力大于多晶硅层；以及形成在阻挡层上的掩膜层。掩膜层上具有至少一个窗口，经光刻后至少一个窗口暴露出硅衬底一侧的表面，以栅氧化层、多晶硅层、阻挡层和掩膜层为掩膜在至少一个窗口处对硅衬底进行离子注入。
Description
技术领域
本发明涉及半导体领域，且特别涉及一种半导体结构及NLDMOS器件。
背景技术
BCD工艺为在同一芯片上制作双极晶体管(BipolarJunctionTransistor，BJT)、互补型金属氧化物半导体(CMOS)、扩散金属氧化物半导体(DMOS)的工艺。在BCD工艺中为缩短NLDMOS器件的沟道长度，降低导通电阻，在源端采用了自对准注入的P型本体。但在0.18um及更先进工艺中，受限于多晶硅厚度或其对杂质注入的阻挡能力，使NLDMOS器件的开启电压对P型本体的注入剂量非常敏感，工艺不稳定，且沟长较长，导通电阻依旧较大。
在现有NLDMOS器件的制作过中，P型本体的注入如图1所示。由于离子注入具有一定的角度，由于多晶硅层300’对杂质注入的阻挡能力较弱，而光刻胶500’对杂质注入的阻挡能力更弱，图1中粗黑线所示的注入线刚好能够斜向穿透光刻胶500’及多晶硅层300’，从而在硅衬底100’中形成了一个较长的沟道区L’，大幅度增加了NLDMOS器件的导通电阻。
发明内容
本发明为了克服现有NLDMOS器件因注入形成较长的沟道区从而具有较大的导通电阻的问题，提供一种可减小注入时沟长进而降低导通电阻的半导体结构及NLDMOS器件。
为了实现上述目的，本发明提供一种半导体结构包括硅衬底、形成在硅衬底一侧的场氧化层和栅氧化层；形成在场氧化层和栅氧化层上方的多晶硅层；形成在多晶硅层上方的阻挡层，阻挡层对杂质的阻挡能力大于多晶硅层；以及形成在阻挡层上的掩膜层。掩膜层上具有至少一个窗口，经光刻后至少一个窗口暴露出硅衬底一侧的表面，以栅氧化层、多晶硅层、阻挡层和掩膜层为掩膜在至少一个窗口处对硅衬底进行离子注入。
于本发明一实施例中，阻挡层为氮化硅层，阻挡层的厚度为1000埃～10000埃。
于本发明一实施例中，半导体结构还包括缓冲层，缓冲层形成在多晶硅层和阻挡层之间，缓冲层的厚度为50埃～200埃。
于本发明一实施例中，缓冲层为硅化物层。
于本发明一实施例中，缓冲层为二氧化硅层。
相对应的，本发明还提供一种NLDMOS器件，NLDMOS器件的制作过程中包括上述任一项所述的半导体结构。
综上所述，本发明提供的半导体结构及NLDMOS器件与现有技术相比，具有以下优点：
通过在多晶硅上形成阻挡层，阻挡层的杂质阻挡能力大于多晶硅层，在NLDMOS器件的制作过程中，当通过窗口进行具有一定角度的离子注入时，阻挡层对注入的离子进行阻挡，减小斜向穿透掩膜层、阻挡层和多晶硅层进入硅衬底的离子，从而有效缩短在离子注入过程中沿横向扩展的沟道区，达到降低NLDMOS器件导通电阻的目的。
为避免多晶硅层和阻挡层之间因晶格失配而产生过大的应力，设置在阻挡层和多晶硅层之间具有缓冲层。为与多晶硅层晶格匹配，设置缓冲层为硅化物层。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1所示为现有的NLDMOS器件在进行离子注入时的结构示意图。
图2所示为本发明一实施例提供的半导体结构的结构示意图。
图3所示在制作NLDMOS器件是在图2的结构上进行离子注入的结构示意图。
具体实施方式
如图1所示，由于多晶硅的晶向排列不规则，其对杂质的阻挡能力较弱，而光刻胶的阻挡效果更差，因此在进行NLDMOS器件制作过程中，当进行具有一定角度的离子注入时，注入的离子很容易斜向穿透光刻胶、多晶硅层和栅氧化层进入硅衬底(如图1中粗黑线所示)并在硅衬底上形成较长的横向扩展沟道L’。该较长的横向扩展沟道大大增加了NLDMOS器件的导通电阻，从而对NLDMOS器件的开启电压造成很大的影响。
有鉴于此，申请经过研究后提供一种可更好的对注入的离子进行阻挡从而减小横向扩展沟道的半导体结构。该半导体结构包括硅衬底100、形成在硅衬底一侧的场氧化层200和栅氧化层700。形成在场氧化层200和栅氧化层700上方的多晶硅层300，形成在多晶硅层300上方的阻挡层400，阻挡层400对杂质的阻挡能力大于多晶硅层300；以及形成在阻挡层400上的掩膜层500。掩膜层500上具有至少一个窗口，经光刻后至少一个窗口暴露出硅衬底100一侧的表面，以栅氧化层700、多晶硅层300、阻挡层400和掩膜层500为掩膜在至少一个窗口处对硅衬底100进行离子注入。
于本实施例中，所述掩膜层500为光刻胶层。然而，本发明对此不作任何限定。
如图2所示，本实施例提供的半导体结构通过在多晶硅层300和掩膜层500之间增加对注入离子具有更强阻挡能力的阻挡层400，阻挡层400可减小斜向穿透离子，从而达到缩短横向扩展沟道的目的(图2中沟道L的长度远远小于图1中沟道的长度L’)，进而达到降低注入时导通电阻。于本实施例中，阻挡层400为氮化硅层，阻挡层400的厚度为5000埃。然而，本发明对阻挡层400的具体材料不作任何限定，厚度可为1000埃～10000埃内的其它值。
由于多晶硅层300和氮化硅之间晶格相差较大，两者之间晶格不匹配从而造成较大的应力，为解决该问题，于本实施例中，多晶硅层300和阻挡层400之间还设置有缓冲层600，缓冲层600的厚度为50埃～200埃。于本实施例中，缓冲层600为二氧化硅层。然而，本发明对此不作任何限定。于其它实施例中，缓冲层600可为其它硅化物层。
相对应的，本发明还提供一种NLDMOS器件，该NLDMOS器件在制作过程中包括本实施例提供的半导体结构。
综上所述，通过在多晶硅上形成阻挡层，阻挡层的杂质的阻挡能力大于多晶硅层，在NLDMOS器件的制作过程中，当通过窗口进行具有一定角度的离子注入时，阻挡层对注入的离子进行阻挡，减小斜向穿透掩膜层、阻挡层和多晶硅层进入硅衬底的离子，从而有效缩短在离子注入过程中沿横向扩展的沟道区，达到降低NLDMOS器件导通电阻的目的。
为避免多晶硅层和阻挡层之间因晶格失配而产生过大的应力，设置在阻挡层和多晶硅层之间具有缓冲层。为与多晶硅层晶格匹配，设置缓冲层为硅化物层。
虽然本发明已由较佳实施例揭露如上，然而并非用以限定本发明，任何熟知此技艺者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所要求保护的范围为准。
Claims (6)
1.一种半导体结构，其特征在于，包括：
硅衬底；
形成在硅衬底一侧的场氧化层和栅氧化层；
形成在场氧化层和栅氧化层上方的多晶硅层；
形成在多晶硅层上方的阻挡层，所述阻挡层对杂质的阻挡能力大于多晶硅层，以及
形成在阻挡层上的掩膜层，所述掩膜层上具有至少一个窗口，经光刻后所述至少一个窗口暴露出硅衬底一侧的表面，以栅氧化层、多晶硅层、阻挡层和掩膜层为掩膜在所述至少一个窗口处对硅衬底进行离子注入。
2.根据权利要求1所述的半导体结构，其特征在于，所述阻挡层为氮化硅层，所述阻挡层的厚度为1000埃～10000埃。
3.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括缓冲层，所述缓冲层形成在多晶硅层和阻挡层之间，所述缓冲层的厚度为50埃～200埃。
4.根据权利要求3所述的半导体结构，其特征在于，所述缓冲层为硅化物层。
5.根据权利要求4所述的半导体结构，其特征在于，所述缓冲层为二氧化硅层。
6.一种NLDMOS器件，其特征在于，在所述NLDMOS器件的制作过程中包括如权利要求1～5任一项所述的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510991399.9A CN105514167A (zh) | 2015-12-24 | 2015-12-24 | 半导体结构及nldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510991399.9A CN105514167A (zh) | 2015-12-24 | 2015-12-24 | 半导体结构及nldmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105514167A true CN105514167A (zh) | 2016-04-20 |
Family
ID=55722002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510991399.9A Pending CN105514167A (zh) | 2015-12-24 | 2015-12-24 | 半导体结构及nldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105514167A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114709136A (zh) * | 2022-06-07 | 2022-07-05 | 广州粤芯半导体技术有限公司 | Ldmos器件的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740385A (zh) * | 2008-11-24 | 2010-06-16 | 上海华虹Nec电子有限公司 | Ldmos晶体管中的沟道形成方法 |
| US20100155836A1 (en) * | 2008-12-23 | 2010-06-24 | Francois Hebert | Co-packaging approach for power converters based on planar devices, structure and method |
| CN102184871A (zh) * | 2011-05-31 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 基于标准cmos工艺的高压横向双扩散nmos的制作方法 |
-
2015
- 2015-12-24 CN CN201510991399.9A patent/CN105514167A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740385A (zh) * | 2008-11-24 | 2010-06-16 | 上海华虹Nec电子有限公司 | Ldmos晶体管中的沟道形成方法 |
| US20100155836A1 (en) * | 2008-12-23 | 2010-06-24 | Francois Hebert | Co-packaging approach for power converters based on planar devices, structure and method |
| CN102184871A (zh) * | 2011-05-31 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 基于标准cmos工艺的高压横向双扩散nmos的制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114709136A (zh) * | 2022-06-07 | 2022-07-05 | 广州粤芯半导体技术有限公司 | Ldmos器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102446912B (zh) | 金属氧化物半导体晶体管esd保护结构及其制备方法 | |
| CN203721725U (zh) | 半导体器件和互补金属氧化物半导体半导体器件 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| CN102412162B (zh) | 提高nldmos击穿电压的方法 | |
| WO2016015501A1 (zh) | 隧穿晶体管结构及其制造方法 | |
| US20120280311A1 (en) | Trench-gate mosfet device and method for making the same | |
| US10867995B2 (en) | Device integrated with depletion-mode junction fielf-effect transistor and method for manufacturing the same | |
| CN103890922A (zh) | 制造半导体器件的方法 | |
| CN107785425B (zh) | 半导体器件及其形成方法 | |
| CN105514167A (zh) | 半导体结构及nldmos器件 | |
| CN202332858U (zh) | 一种金属氧化物半导体场效应晶体管 | |
| CN106158956B (zh) | 具有resurf结构的ldmosfet及其制造方法 | |
| CN101393857A (zh) | 在超高密度沟槽型功率器件设计中实现分阱结构的方法 | |
| CN104347370A (zh) | 提高pmos器件栅极的负偏压温度稳定性方法 | |
| CN103500760A (zh) | 一种体硅mosfet结构 | |
| CN101174567A (zh) | 半导体结构及其制造方法 | |
| JP7055537B2 (ja) | 半導体デバイスおよびその製作方法 | |
| WO2016119697A1 (zh) | 横向扩散金属氧化物半导体场效应管的制造方法 | |
| CN205282481U (zh) | 半导体结构及nldmos器件 | |
| CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
| CN104867832A (zh) | 垂直双扩散金属氧化物半导体场效应管的制造方法 | |
| CN105576026B (zh) | 半导体器件及其制备方法 | |
| CN104662665A (zh) | 扩展的源漏mos晶体管及形成方法 | |
| CN106169506A (zh) | Ddd mos器件结构及其制造方法 | |
| KR20100067870A (ko) | 모스펫 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160420 |