CN109449083B - 缓变结、高压器件和半导体器件及其制造方法 - Google Patents
缓变结、高压器件和半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN109449083B CN109449083B CN201811246390.5A CN201811246390A CN109449083B CN 109449083 B CN109449083 B CN 109449083B CN 201811246390 A CN201811246390 A CN 201811246390A CN 109449083 B CN109449083 B CN 109449083B
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- opening
- graded junction
- width
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 127
- 150000002500 ions Chemical class 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 34
- 230000010354 integration Effects 0.000 abstract description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000004043 dyeing Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229960000583 acetic acid Drugs 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012362 glacial acetic acid Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- VUZPPFZMUPKLLV-UHFFFAOYSA-N methane;hydrate Chemical compound C.O VUZPPFZMUPKLLV-UHFFFAOYSA-N 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了一种缓变结、高压器件和半导体器件及其制造方法，所述缓变结的制造方法包括：在一具有掺杂区的衬底上形成具有用于向所述掺杂区进行离子注入的开口的图案化掩膜层，采用与所述掺杂区具有的第一导电类型相反的第二导电类型离子对所述掺杂区进行离子注入；多次调整所述开口的宽度，且每次调整所述开口的宽度后，采用所述第二导电类型离子向所述掺杂区进行离子注入，以在所述掺杂区中形成缓变结。本发明的技术方案在较低的工艺温度下制造缓变结，且通过控制离子注入的能量和剂量控制所述缓变结的结深和离子掺杂的浓度，以提高器件的击穿电压，进而获得高压器件，且不会降低低压器件的性能，实现高压器件与低压器件的有效集成。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种缓变结、高压器件和半导体器件及其制造方法。
背景技术
在集成电路制造领域，高压器件(击穿电压>5V)存在于很多电路中，例如存储类电路中采用高压器件完成编程(program)和擦除(erase)功能。为了满足器件的高击穿电压的要求，需要在器件中引入缓变结的结构，利用缓变结的掺杂浓度逐渐变化的特性来提高器件的击穿电压。参阅图1，图1是现有的高压器件的结构示意图，从图1中可看出，可在位于衬底11上的浅沟槽隔离区12之间的低掺杂的漏区13底部与所述衬底11相接触的区域制造缓变结，以提高器件的击穿电压。现有的技术中，一般是采用高温驱动离子扩散的方法制造缓变结，参阅图2a和图2b，图2a是掺杂离子沉积到衬底中的示意图，图2b是图2a所示的掺杂离子沉积到衬底中之后扩散形成的缓变结的示意图，从图2a和图2b中可看出，衬底21中包含一掺杂区22，掺杂区22中已含有N型或P型的离子，在高温的驱动下，与掺杂区22中已有的离子的极性相反的掺杂离子23从掺杂区22的顶表面逐渐向掺杂区22的底部扩散，通过调整工艺温度和扩散时间来控制结深和离子掺杂的浓度，以形成缓变结。此种方法需要在900℃～1200℃的温度下作业，而过高的温度会导致低压器件的性能降低，例如会导致二级效应，也会导致低压器件出现漏电和操作速度提不起来等问题，因此，不利于高压器件和低压器件的集成；而且此种方法控制缓变结的结深和离子掺杂浓度的精准度较差，导致不能精准地控制缓变结的性能。
因此，如何在较低的工艺温度下，通过精准地控制结深和离子掺杂浓度去制造出缓变结，以制造出具有缓变结的高压器件，进而使得高压器件和低压器件能够有效的集成是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种缓变结、高压器件和半导体器件及其制造方法，以在较低的工艺温度下即可制造出缓变结。
为实现上述目的，本发明提供了一种缓变结的制造方法，包括：
提供一具有掺杂区的衬底，并在所述衬底上形成图案化掩膜层，所述图案化掩膜层具有用于向所述掺杂区进行离子注入的开口，所述掺杂区具有第一导电类型；
以所述图案化掩膜层为掩膜，采用与所述第一导电类型相反的第二导电类型离子对所述掺杂区进行第一次离子注入；以及，
多次调整所述开口的宽度，且在每次调整所述开口的宽度后，以所述图案化掩膜层为掩膜，采用与所述第一导电类型相反的第二导电类型离子向所述掺杂区进行离子注入，所述离子注入的能量和剂量随着每次调整所述开口的宽度而逐渐变化，使得每次所述离子注入后形成具有预定深度和宽度的一层离子注入区，所有的所述离子注入区在所述掺杂区中构成缓变结。
可选的，所述多次调整，使得所述开口的宽度随着调整次数的增多而逐渐变大或者逐渐变小。
可选的，当使得所述开口的宽度随着调整次数的增多而逐渐变大时，前一次的所述离子注入的能量小于后一次的所述离子注入的能量，且前一次的所述离子注入的剂量大于后一次的所述离子注入的剂量，以使得所述缓变结的离子掺杂浓度从顶部至底部逐渐减小；当使得所述开口的宽度随着调整次数的增多而逐渐变小时，前一次的所述离子注入的能量大于后一次的所述离子注入的能量，且前一次的所述离子注入的剂量小于后一次的所述离子注入的剂量，以使得所述缓变结的离子掺杂浓度从顶部至底部逐渐减小。
可选的，每次离子注入后，采用退火温度不高于800℃，对所述衬底进行退火。
可选的，所述图案化掩膜层的材质为光刻胶，并采用多次光刻的方法来多次调整所述开口的宽度，以使得所述开口的宽度逐渐变大。
可选的，采用多次干法刻蚀的方法，来多次调整所述开口的宽度，以使得所述开口的宽度逐渐变大；或者，通过在所述开口的内侧壁上形成内侧墙的方法，来多次调整所述开口的宽度，以使得所述开口的宽度逐渐变小。
可选的，所述图案化掩膜层的材质包括二氧化硅、氮化硅、多晶硅、含硅玻璃中的任一种或多种。
可选的，形成所述内侧墙的步骤包括：首先，沉积内侧墙材料层于所述图案化掩膜层和开口的表面上；然后，通过干法刻蚀工艺去除部分所述内侧墙材料层，以在所述开口的内侧壁上形成内侧墙，所述内侧墙之间开口作为宽度变小后的新开口。
可选的，对所述缓变结进行染色处理，以显现所述缓变结中的每层所述离子注入区的边界形貌。
本发明还提供了一种高压器件的制造方法，包括：采用本发明提供的所述缓变结的制造方法，在具有掺杂区的衬底中形成缓变结。
本发明还提供了一种半导体器件的制造方法，包括：在一衬底上制造低压器件和高压器件，且所述高压器件采用本发明提供的所述高压器件的制造方法制造。
本发明还提供了一种缓变结，采用本发明提供的所述缓变结的制造方法制造。
本发明还提供了一种缓变结，包括：具有掺杂区的衬底，所述掺杂区具有第一导电类型；以及，层层堆叠于所述掺杂区中的若干层离子注入区，各层所述离子注入区均具有与所述第一导电类型相反的第二导电类型；其中，所有所述离子注入区的离子掺杂浓度从所述掺杂区的顶部至底部的方向逐渐减小，且在相邻两层所述离子注入区中，相对靠近所述掺杂区顶部的一层所述离子注入区的侧壁和底壁被另一层所述离子注入区包围。
本发明还提供了一种高压器件，包括本发明提供的所述缓变结。
本发明还提供了一种半导体器件，包括形成于同一衬底上的低压器件和高压器件，所述高压器件为本发明提供的所述高压器件。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的缓变结的制造方法，通过多次调整图案化掩膜层中向掺杂区进行离子注入的开口的宽度，且在每次调整开口的宽度后，以图案化掩膜层为掩膜向掺杂区进行离子注入，并使得离子注入的能量和剂量随着每次调整开口的宽度而逐渐变化，以在较低的工艺温度下制造出缓变结，且可通过控制离子注入的能量和剂量控制缓变结的结深和离子掺杂浓度，以提高器件的击穿电压。
2、本发明的高压器件的制造方法，由于采用了本发明提供的缓变结的制造方法在衬底中的掺杂区形成高压器件的缓变结，使得高压器件的击穿电压得到提高，且可通过调整缓变结的结深和离子掺杂的浓度，使得高压器件获得所需的击穿电压。此外，还可以避免高压器件的缓变结的形成工艺降低低压器件等的性能的问题，进而使得高压器件和低压器件等能够有效的集成。
3、本发明的半导体器件的制造方法，由于半导体器件中的高压器件是在较低的工艺温度下制造，使得高压器件在击穿电压得到提高的同时，也不会降低半导体器件中的低压器件等的性能，进而使得高压器件和低压器件等能够有效的集成，改善了半导体器件的性能。
4、本发明的缓变结，由于采用本发明的缓变结的制造方法制造，使得缓变结能够承受的击穿电压增大，进而提高了器件的击穿电压。
5、本发明的缓变结，由于掺杂区中的离子注入区的离子掺杂浓度从掺杂区的顶部至底部的方向逐渐减小，使得缓变结能够承受的击穿电压增大，进而提高了器件的击穿电压。
6、本发明的高压器件，由于包括本发明的缓变结，而缓变结能够承受的击穿电压很大，使得高压器件的击穿电压得到提高。
7、本发明的半导体器件，由于包括本发明的高压器件，而高压器件具有很高的击穿电压，进而使得高压器件和低压器件集成之后形成的半导体器件的击穿电压也得到提高。
附图说明
图1是现有的高压器件的结构示意图；
图2a是掺杂离子沉积到衬底中的示意图；
图2b是图2a所示的掺杂离子沉积到衬底中之后扩散形成的缓变结的示意图；
图3是本发明一实施例的缓变结的制造方法的流程图；
图4a～4d是图3所示的缓变结的制造方法中的一器件示意图；
图5a～5f是图3所示的缓变结的制造方法中的另一器件示意图。
其中，附图1～5f的附图标记说明如下：
11、21、41、51-衬底；12-浅沟槽隔离区；13-低掺杂的漏区；22、42、52-掺杂区；23-掺杂离子；43、53-图案化掩膜层；54-内侧墙。
具体实施方式
正如背景技术所述，现有技术中需要在很高的温度下形成缓变结，而过高的温度会导致低压器件的性能降低，因此，不利于高压器件和低压器件的集成；而且现有方法控制缓变结的结深和离子掺杂浓度的精准度较差，导致不能精准地控制缓变结的性能。
基于此，本发明提供一种缓变结的制造方法，在一具有掺杂区的衬底上形成图案化掩膜层，而图案化掩膜层具有用于向掺杂区进行离子注入的开口，通过多次调整开口的宽度，且在每次调整开口的宽度后，以图案化掩膜层为掩膜，向掺杂区进行离子注入，且离子注入的能量和剂量随着每次调整开口的宽度而逐渐变化，以在掺杂区中形成缓变结。本发明的这种方法，可以在较低的工艺温度下，通过精准地控制结深和离子掺杂浓度去制造出缓变结，以制造出具有缓变结的高压器件，进而使得高压器件和低压器件能够有效的集成。
为使本发明的目的、优点和特征更加清楚，以下结合附图3～5f对本发明提出的缓变结、高压器件和半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种缓变结的制造方法，参阅图3，图3是本发明一实施例的缓变结的制造方法的流程图，所述缓变结的制造方法包括：
步骤S3-A、提供一具有掺杂区的衬底，并在所述衬底上形成图案化掩膜层，所述图案化掩膜层具有用于向所述掺杂区进行离子注入的开口，所述掺杂区具有第一导电类型，以所述图案化掩膜层为掩膜，采用与所述第一导电类型相反的第二导电类型离子对所述掺杂区进行第一次离子注入；
步骤S3-B、多次调整所述开口的宽度，且在每次调整所述开口的宽度后，以所述图案化掩膜层为掩膜，采用与所述第一导电类型相反的第二导电类型离子向所述掺杂区进行离子注入，所述离子注入的能量和剂量随着每次调整所述开口的宽度而逐渐变化，使得每次所述离子注入后形成具有预定深度和宽度的一层离子注入区，所有的所述离子注入区在所述掺杂区中构成缓变结。
其中，步骤S3-B中所述的多次调整所述开口的宽度，可以使得所述开口的宽度随着调整次数的增多而逐渐变大，也可以使得所述开口的宽度随着调整次数的增多而逐渐变小。
当使得所述开口的宽度随着调整次数的增多而逐渐变大时，可以参阅图4a～4d更为详细的介绍本实施例提供的缓变结的制造方法，图4a～4d是图3所示的缓变结的制造方法中的一器件示意图。具体如下：
首先，参阅图4a，按照步骤S3-A，提供一具有掺杂区42的衬底41，所述掺杂区42具有第一导电类型，所述第一导电类型为P型或N型。在所述衬底41上形成图案化掩膜层43，所述图案化掩膜层43具有用于向所述掺杂区42进行离子注入的开口，所述开口仅仅暴露出部分所述掺杂区42的顶表面，以能够在步骤S3-B中通过多次光刻来逐渐变大，优选地暴露出所述掺杂区42的中央区域的顶表面，以能够在步骤S3-B中对开口两侧的侧壁进行相同处理，有利于控制开口宽度的调整精度；所述图案化掩膜层43的材质可以是光刻胶，也可以是二氧化硅、氮化硅、多晶硅、含硅玻璃中的任一种或多种。当所述图案化掩膜层43的材质为光刻胶时，可以采用光刻的方法形成所述开口；当所述图案化掩膜层43的材质为二氧化硅、氮化硅、多晶硅、含硅玻璃中的任一种或多种时，可以采用干法刻蚀的方法形成所述开口。以所述图案化掩膜层43为掩膜，采用与所述第一导电类型相反的第二导电类型离子对所述掺杂区42进行第一次离子注入。
然后，参阅图4b～4d，按照步骤S3-B，多次调整所述开口的宽度变大，且在每次调整所述开口的宽度后，以具有每次调整后宽度的开口的所述图案化掩膜层43为掩膜，用与所述第一导电类型相反的第二导电类型离子向所述掺杂区42进行离子注入，所述离子注入的能量和剂量随着每次调整所述开口的宽度而逐渐变化，使得每次所述离子注入后形成具有预定深度和宽度的一层离子注入区，所有的所述离子注入区在所述掺杂区42中构成缓变结。当所述图案化掩膜层43的材质为光刻胶时，可以采用多次光刻的方法来多次调整所述开口的宽度，以使得所述开口的宽度逐渐变大。也可以采用灰化工艺多次去除部分的光刻胶，以调整所述开口的宽度，具体地，可以通过氧气等与光刻胶中的碳、氢、氧、氮元素进行反应，生成二氧化碳、水、氮气等挥发性物质排出，以将光刻胶去除。当所述图案化掩膜层43的材质为二氧化硅、氮化硅、多晶硅、含硅玻璃中的任一种或多种时，可以采用多次干法刻蚀的方法，来多次调整所述开口的宽度，以使得所述开口的宽度逐渐变大。从图4b和图4c中可看出，当所述开口的宽度随着调整次数的增多而逐渐变大时，所述离子注入区的宽度也在逐渐变大，同时，由于前一次的所述离子注入的能量小于后一次的所述离子注入的能量，前一次的所述离子注入的剂量大于后一次的所述离子注入的剂量，以使得所述离子注入区的深度随着开口宽度的变大越来越深，且越深的所述离子注入区中的离子掺杂浓度越小，即使得所述缓变结的离子掺杂浓度从顶部至底部逐渐减小。如图4c所示，所述掺杂区42中共进行了3次离子注入，其中，随着所述开口的宽度逐渐变大，使得通过所述开口向所述掺杂区42进行离子注入的区域的宽度逐渐增大；随着所述离子注入的能量逐次增大，使得形成的所述缓变结的结深逐渐增大；以及，随着所述离子注入的剂量逐次减小使得所述缓变结的离子掺杂浓度从顶部至底部逐渐减小。可以根据器件对击穿电压的需求，选择合适的调整所述开口宽度的次数、每次离子注入的能量大小以及每次离子注入的剂量的大小。另外，如图4d所示，所述缓变结形成之后，可以将所述图案化掩膜层43全部去除。
当使得所述开口的宽度随着调整次数的增多而逐渐变小时，可以参阅图5a～5f更为详细的介绍本实施例提供的缓变结的制造方法，图5a～5f是图3所示的缓变结的制造方法中的另一器件示意图。具体如下：
首先，参阅图5a，按照步骤S3-A，提供一具有掺杂区52的衬底51，所述掺杂区52具有第一导电类型，所述第一导电类型为P型或N型。在所述衬底51上形成图案化掩膜层53，所述图案化掩膜层53具有用于向所述掺杂区52进行离子注入的开口，所述开口仅仅暴露出部分所述掺杂区52的顶表面，以能够在步骤S3-B中通过多次调整来逐渐变小，优选地暴露出所述掺杂区52的中央区域的顶表面，以能够在步骤S3-B中对开口两侧的侧壁进行相同处理，有利于控制开口宽度的调整精度；所述图案化掩膜层53的材质可以是二氧化硅、氮化硅、多晶硅、含硅玻璃中的任一种或多种，可以采用曝光和刻蚀的方法形成所述开口。以所述图案化掩膜层53为掩膜，采用与所述第一导电类型相反的第二导电类型离子对所述掺杂区52进行第一次离子注入。
然后，参阅图5b～5f，按照步骤S3-B，多次调整所述开口的宽度变小，且在每次调整所述开口的宽度后，以具有每次调整后宽度的开口的所述图案化掩膜层53为掩膜，用与所述第一导电类型相反的第二导电类型离子向所述掺杂区52进行离子注入，所述离子注入的能量和剂量随着每次调整所述开口的宽度而逐渐变化，使得每次所述离子注入后形成具有预定深度和宽度的一层离子注入区，所有的所述离子注入区在所述掺杂区52中构成缓变结。可以通过在所述开口的内侧壁上形成内侧墙54的方法，来多次调整所述开口的宽度，以使得所述开口的宽度逐渐变小。形成所述内侧墙54的步骤包括：首先，沉积内侧墙材料层于所述图案化掩膜层53和开口的表面上；然后，通过干法刻蚀工艺去除部分所述内侧墙材料层，以在所述开口的内侧壁上形成内侧墙54，所述内侧墙54之间开口作为宽度变小后的新开口。所述内侧墙54的材质可以是二氧化硅、氮化硅、多晶硅、含硅玻璃中的任一种或多种。从图5b～5e中可看出，当所述开口的宽度随着调整次数的增多而逐渐变小时，所述离子注入区的宽度也在逐渐变小，同时，由于前一次的所述离子注入的能量大于后一次的所述离子注入的能量，前一次的所述离子注入的剂量小于后一次的所述离子注入的剂量，以使得所述离子注入区的深度随着开口宽度的变小越来越浅，且越浅的所述离子注入区中的离子掺杂浓度越大，即使得所述缓变结的离子掺杂浓度从顶部至底部逐渐减小。所述内侧墙54可以保护前一次注入的离子不受后一次注入的离子的影响。如图5e所示，所述掺杂区52中共进行了3次离子注入，共2次形成了所述内侧墙54，其中，随着形成的所述内侧墙54的次数增多，所述开口的宽度逐渐变小，使得通过所述开口向所述掺杂区52进行离子注入的区域的宽度逐渐减小；随着所述离子注入的能量逐次减小，使得所述离子注入区的深度越浅；以及，随着所述离子注入的剂量逐次增大，使得所述缓变结的离子掺杂浓度从顶部至底部逐渐减小。可以根据器件对击穿电压的需求，选择合适的形成所述内侧墙54的次数、每次离子注入的能量大小以及每次离子注入的剂量的大小。另外，如图5f所示，所述缓变结形成之后，可以将所述图案化掩膜层53和所述内侧墙54全部去除，可以根据所述图案化掩膜层53和所述内侧墙54的材质选择合适的溶液去除，例如氢氟酸、磷酸等。
另外，以上实施例中，在形成所述图案化掩膜层之前，所述掺杂区内已包含P型或N型的离子，即第一导电类型的离子，则在形成所述图案化掩膜层之后，每次向所述掺杂区注入的离子的导电类型均与所述第一导电类型相反，为第二导电类型的离子，具体地，当在形成所述图案化掩膜层之前，初始的所述掺杂区内的离子为P型(即第一导电类型)时，在形成所述图案化掩膜层之后，每次向所述掺杂区注入的离子为N型(即第二导电类型)；当在形成所述图案化掩膜层之前，初始的所述掺杂区内的离子为N型(即第一导电类型)时，则在形成所述图案化掩膜层之后，每次向所述掺杂区注入的离子为P型(即第二导电类型)。P型离子可以是硼(B)、铝(Al)、镓(Ga)、铟(In)中的一种或多种，N型离子可以是氮(N)、磷(P)、砷(As)、锑(Sb)中的一种或多种。所述离子注入具体可以通过将B2H6、BF3、AsH3、PH3等气体源电离成离子并聚焦成离子束，在电场中加速而获得极高的动能后注入到所述衬底中的所述掺杂区内。相对于扩散的工艺，离子注入更能准确地控制离子掺杂、重复性好、以及具有较低的工艺温度。注入的离子的深度可通过调整加速能量控制，离子的剂量可通过注入时监控离子电流来控制。另外，每次离子注入后，需要对所述衬底进行退火处理，采用的退火温度不高于800℃，以去除离子碰撞引起的半导体晶格的断裂或损伤。所述离子注入的剂量可以为1011cm-2～1017cm-2(例如为1012cm-2、1015cm-2、1016cm-2等)，能量可以为50KeV～500KeV(例如为100KeV、200KeV、400KeV等)。
另外，按照上述步骤S3-A和步骤S3-B形成所述缓变结之后，可以对所述缓变结进行染色处理，以使得每次离子注入之后的区域的边界清晰，即显现所述缓变结中的每层所述离子注入区的边界形貌，进而可以分析、监控和改善各步离子注入工艺的效果，以提升最终产品的性能。所述染色处理的具体过程包括：对所述缓变结位置的衬底进行切片，以暴露出所述缓变结的截面；以及，将切片后的所述衬底浸入染色试剂(例如是氢氟酸、硝酸和冰醋酸的混合溶液)中预定时间(例如5s以上)后取出，以显现所述缓变结的形貌，即显现出每层所述离子注入区的边界形貌。之后可以借助扫描电子显微镜对所述缓变结中每层所述离子注入区进行观测，以获得每层所述离子注入区的深度。在本发明的另一实施例中，还可以提供同批次形成的另一缓变结，该缓变结和染色处理的缓变结具有相同的结构，可以对所述另一缓变结进行击穿电压等电性测试，从而根据两个缓变结获得缓变结中不同深度的所述离子注入区与击穿电压之间的对应关系，进而可以对器件的性能进行改进。
综上所述，本发明提供的缓变结的制造方法，包括：提供一具有掺杂区的衬底，并在所述衬底上形成图案化掩膜层，所述图案化掩膜层具有用于向所述掺杂区进行离子注入的开口，所述掺杂区具有第一导电类型，以所述图案化掩膜层为掩膜，采用与所述第一导电类型相反的第二导电类型离子对所述掺杂区进行第一次离子注入；多次调整所述开口的宽度，且在每次调整所述开口的宽度后，以所述图案化掩膜层为掩膜，采用与所述第一导电类型相反的第二导电类型离子向所述掺杂区进行离子注入，所述离子注入的能量和剂量随着每次调整所述开口的宽度而逐渐变化，使得每次所述离子注入后形成具有预定深度和宽度的一层离子注入区，所有的所述离子注入区在所述掺杂区中构成缓变结。通过本发明的技术方案，可以在较低的工艺温度下制造所述缓变结，且可通过控制所述离子注入的能量和剂量控制所述缓变结的结深和离子掺杂浓度，以提高器件的击穿电压。
本发明一实施例提供一种高压器件的制造方法，所述高压器件的制造方法包括：采用本发明提供的所述缓变结的制造方法，在具有掺杂区的衬底中形成缓变结，所述掺杂区中已包含P型或N型的离子。由于本发明的所述缓变结是在较低的工艺温度下，通过多次循环向所述掺杂区中离子注入不同能量和剂量的与所述掺杂区极性相反的离子而形成，所以提高了器件的击穿电压，获得了所述高压器件。而且可以通过调整离子注入的次数、离子注入的能量和剂量来获得所需击穿电压的所述高压器件。此外，较低的工艺温度还可以避免降低低压器件等的性能，进而使得高压器件和低压器件等能够有效的集成。
本发明一实施例提供一种半导体器件的制造方法，所述半导体器件的制造方法包括：在一衬底上制造低压器件和高压器件，且所述高压器件采用本发明提供的所述高压器件的制造方法制造。由于所述高压器件中包含缓变结，使得所述高压器件具有很高的击穿电压；而且所述高压器件是在较低的工艺温度下制造，所以不会降低半导体器件中的所述低压器件等的性能，进而使得所述高压器件和低压器件等能够有效的集成，改善了所述半导体器件的性能。
本发明一实施例提供一种缓变结，采用本发明提供的所述缓变结的制造方法制造。参阅图4d或图5f，从图4d或图5f中可看出，所述缓变结中，越浅的区域中的离子掺杂浓度越大，越深的区域中的离子掺杂浓度越小，即所述缓变结的离子掺杂浓度从所述衬底的顶部至底部逐渐减小，使得所述缓变结能够承受的击穿电压增大，进而提高了器件的击穿电压。
本发明另一实施例提供一种缓变结，所述缓变结包括：具有掺杂区的衬底，所述掺杂区具有第一导电类型；以及，层层堆叠于所述掺杂区中的若干层离子注入区，各层所述离子注入区均具有与所述第一导电类型相反的第二导电类型；其中，所有所述离子注入区的离子掺杂浓度从所述掺杂区的顶部至底部的方向逐渐减小，且在相邻两层所述离子注入区中，相对靠近所述掺杂区顶部的一层所述离子注入区的侧壁和底壁被另一层所述离子注入区包围。若所述第一导电类型为P型，则所述第二导电类型为N型；若所述第一导电类型为N型，则所述第二导电类型为P型。所述离子注入区的离子掺杂浓度从所述掺杂区的顶部至底部的方向逐渐减小，使得所述缓变结能够承受的击穿电压增大，进而提高了器件的击穿电压。
本发明一实施例提供一种高压器件，所述高压器件包括本发明提供的所述缓变结，由于所述缓变结能够承受的击穿电压很大，使得所述高压器件的击穿电压得到提高。
本发明一实施例提供一种半导体器件，所述半导体器件包括形成于同一衬底上的低压器件和高压器件，所述高压器件为本发明提供的所述高压器件。由于所述高压器件中包含所述缓变结，使得所述高压器件具有很高的击穿电压，进而使得所述高压器件和所述低压器件集成之后形成的所述半导体器件的击穿电压也得到提高。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (15)
1.一种缓变结的制造方法，其特征在于，包括：
提供一具有掺杂区的衬底，并在所述衬底上形成图案化掩膜层，所述图案化掩膜层具有用于向所述掺杂区进行离子注入的开口，所述掺杂区具有第一导电类型；
以所述图案化掩膜层为掩膜，采用与所述第一导电类型相反的第二导电类型离子对所述掺杂区进行第一次离子注入；以及，
多次调整所述开口的宽度，且在每次调整所述开口的宽度后，以所述图案化掩膜层为掩膜，采用与所述第一导电类型相反的第二导电类型离子向所述掺杂区进行离子注入，所述离子注入的能量和剂量随着每次调整所述开口的宽度而逐渐变化，使得每次所述离子注入后形成具有预定深度和宽度的一层离子注入区，所有的所述离子注入区在所述掺杂区中构成缓变结。
2.如权利要求1所述的缓变结的制造方法，其特征在于，所述多次调整，使得所述开口的宽度随着调整次数的增多而逐渐变大或者逐渐变小。
3.如权利要求2所述的缓变结的制造方法，其特征在于，当使得所述开口的宽度随着调整次数的增多而逐渐变大时，前一次的所述离子注入的能量小于后一次的所述离子注入的能量，且前一次的所述离子注入的剂量大于后一次的所述离子注入的剂量，以使得所述缓变结的离子掺杂浓度从顶部至底部逐渐减小；当使得所述开口的宽度随着调整次数的增多而逐渐变小时，前一次的所述离子注入的能量大于后一次的所述离子注入的能量，且前一次的所述离子注入的剂量小于后一次的所述离子注入的剂量，以使得所述缓变结的离子掺杂浓度从顶部至底部逐渐减小。
4.如权利要求3所述的缓变结的制造方法，其特征在于，每次离子注入后，采用退火温度不高于800℃，对所述衬底进行退火。
5.如权利要求1至4中任一项所述的缓变结的制造方法，其特征在于，所述图案化掩膜层的材质为光刻胶，并采用多次光刻的方法来多次调整所述开口的宽度，以使得所述开口的宽度逐渐变大。
6.如权利要求1至4中任一项所述的缓变结的制造方法，其特征在于，采用多次干法刻蚀的方法，来多次调整所述开口的宽度，以使得所述开口的宽度逐渐变大；或者，通过在所述开口的内侧壁上形成内侧墙的方法，来多次调整所述开口的宽度，以使得所述开口的宽度逐渐变小。
7.如权利要求6所述的缓变结的制造方法，其特征在于，所述图案化掩膜层的材质包括二氧化硅、氮化硅、多晶硅、含硅玻璃中的任一种或多种。
8.如权利要求6所述的缓变结的制造方法，其特征在于，形成所述内侧墙的步骤包括：首先，沉积内侧墙材料层于所述图案化掩膜层和开口的表面上；然后，通过干法刻蚀工艺去除部分所述内侧墙材料层，以在所述开口的内侧壁上形成内侧墙，所述内侧墙之间开口作为宽度变小后的新开口。
9.如权利要求6所述的缓变结的制造方法，其特征在于，对所述缓变结进行染色处理，以显现所述缓变结中的每层所述离子注入区的边界形貌。
10.一种高压器件的制造方法，其特征在于，包括：采用权利要求1至9中任一项所述的缓变结的制造方法，在具有掺杂区的衬底中形成缓变结。
11.一种半导体器件的制造方法，其特征在于，包括：在一衬底上制造低压器件和高压器件，且所述高压器件采用权利要求10所述的高压器件的制造方法制造。
12.一种缓变结，其特征在于，采用权利要求1至9中任一项所述的缓变结的制造方法制造。
13.一种缓变结，其特征在于，采用权利要求1至9中任一项所述的缓变结的制造方法制造，所述缓变结包括：具有掺杂区的衬底，所述掺杂区具有第一导电类型；以及，层层堆叠于所述掺杂区中的若干层离子注入区，各层所述离子注入区均具有与所述第一导电类型相反的第二导电类型；其中，所有所述离子注入区的离子掺杂浓度从所述掺杂区的顶部至底部的方向逐渐减小，且在相邻两层所述离子注入区中，相对靠近所述掺杂区顶部的一层所述离子注入区的侧壁和底壁被另一层所述离子注入区包围。
14.一种高压器件，其特征在于，包括权利要求13所述的缓变结。
15.一种半导体器件，其特征在于，包括形成于同一衬底上的低压器件和高压器件，所述高压器件为权利要求14所述的高压器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811246390.5A CN109449083B (zh) | 2018-10-24 | 2018-10-24 | 缓变结、高压器件和半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811246390.5A CN109449083B (zh) | 2018-10-24 | 2018-10-24 | 缓变结、高压器件和半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109449083A CN109449083A (zh) | 2019-03-08 |
| CN109449083B true CN109449083B (zh) | 2021-07-02 |
Family
ID=65547550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811246390.5A Active CN109449083B (zh) | 2018-10-24 | 2018-10-24 | 缓变结、高压器件和半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109449083B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111524798B (zh) * | 2020-04-03 | 2022-05-03 | 电子科技大学 | 一种具有纵向线性变掺杂的深槽横向耐压区的制备方法 |
| CN111769034B (zh) * | 2020-06-04 | 2022-03-29 | 东莞市天域半导体科技有限公司 | 一种渐变式pn结材料的制备方法 |
| CN115621352A (zh) * | 2022-10-31 | 2023-01-17 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN117476447A (zh) * | 2023-12-28 | 2024-01-30 | 深圳腾睿微电子科技有限公司 | 碳化硅mos器件及其终端缓变结的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197291A (zh) * | 2007-12-26 | 2008-06-11 | 上海宏力半导体制造有限公司 | Edmos高压器件的制造方法 |
| CN101393926A (zh) * | 2008-11-10 | 2009-03-25 | 吉林华微电子股份有限公司 | 具有p-区的双极晶体管功率器件及其低掺杂隔离制造方法 |
| CN102365729A (zh) * | 2009-03-27 | 2012-02-29 | 国家半导体公司 | 使用空阱结合源极/漏极延伸区及/或晕环袋的场效应晶体管的结构和制造 |
| CN103871881A (zh) * | 2012-12-14 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | P型ldmos器件的沟槽及制作方法 |
-
2018
- 2018-10-24 CN CN201811246390.5A patent/CN109449083B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197291A (zh) * | 2007-12-26 | 2008-06-11 | 上海宏力半导体制造有限公司 | Edmos高压器件的制造方法 |
| CN101393926A (zh) * | 2008-11-10 | 2009-03-25 | 吉林华微电子股份有限公司 | 具有p-区的双极晶体管功率器件及其低掺杂隔离制造方法 |
| CN102365729A (zh) * | 2009-03-27 | 2012-02-29 | 国家半导体公司 | 使用空阱结合源极/漏极延伸区及/或晕环袋的场效应晶体管的结构和制造 |
| CN103871881A (zh) * | 2012-12-14 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | P型ldmos器件的沟槽及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109449083A (zh) | 2019-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109449083B (zh) | 缓变结、高压器件和半导体器件及其制造方法 | |
| KR101795875B1 (ko) | 반도체 구조물 및 이의 제조 방법 | |
| US7402870B2 (en) | Ultra shallow junction formation by epitaxial interface limited diffusion | |
| CN112825327B (zh) | 半导体结构及其形成方法 | |
| WO2001001449A2 (en) | Semiconductor device manufacturing using low energy high tilt angle ion implantation | |
| US6777299B1 (en) | Method for removal of a spacer | |
| US10134902B2 (en) | PMOS FinFET | |
| US8748980B2 (en) | U-shape RESURF MOSFET devices and associated methods of manufacturing | |
| KR20160012459A (ko) | 반도체 소자 및 그 제조 방법 | |
| US9105712B1 (en) | Double RESURF LDMOS with separately patterned P+ and N+ buried layers formed by shared mask | |
| CN110265359B (zh) | 半导体器件及其制造方法 | |
| WO2009026403A2 (en) | Semiconductor device formed with source/drain nitrogen implant | |
| US6410410B1 (en) | Method of forming lightly doped regions in a semiconductor device | |
| CN107546276B (zh) | 带有注入式背栅的集成jfet结构 | |
| US11876018B2 (en) | Self-aligned trench MOSFET contacts having widths less than minimum lithography limits | |
| CN107170704B (zh) | 半导体结构及其形成方法 | |
| CN108630535B (zh) | 半导体结构及其形成方法 | |
| CN111863725B (zh) | 半导体结构及其形成方法 | |
| CN108987278B (zh) | Nmos晶体管及其形成方法 | |
| US5328857A (en) | Method of forming a bilevel, self aligned, low base resistance semiconductor structure | |
| US9455196B2 (en) | Method for improving fin isolation | |
| CN110112070A (zh) | Mos晶体管及其形成方法 | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| US20230178372A1 (en) | Fin field-effect transistor semiconductor device and method of forming the same | |
| CN107785319B (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |