CN108987278B - Nmos晶体管及其形成方法 - Google Patents
Nmos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN108987278B CN108987278B CN201810751963.3A CN201810751963A CN108987278B CN 108987278 B CN108987278 B CN 108987278B CN 201810751963 A CN201810751963 A CN 201810751963A CN 108987278 B CN108987278 B CN 108987278B
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- semiconductor substrate
- drain region
- source
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000005468 ion implantation Methods 0.000 claims abstract description 105
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 89
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 62
- 238000002513 implantation Methods 0.000 claims abstract description 48
- 238000010438 heat treatment Methods 0.000 claims abstract description 26
- 150000002500 ions Chemical class 0.000 claims abstract description 24
- 229910052698 phosphorus Inorganic materials 0.000 claims description 68
- 239000011574 phosphorus Substances 0.000 claims description 68
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 11
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 3
- 238000007669 thermal treatment Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 21
- -1 phosphorus ions Chemical class 0.000 description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 238000005108 dry cleaning Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种NMOS晶体管及其形成方法，该NMOS晶体管的形成方法包括：提供一半导体衬底，半导体衬底上形成有栅极结构；以栅极结构为掩模，对半导体衬底进行轻掺杂离子注入，形成未激活的轻掺杂源/漏区，轻掺杂离子为n型；在栅极结构的两侧形成侧墙；以侧墙为掩模，对半导体衬底进行重掺杂离子注入，形成未激活的重掺杂源/漏区，重掺杂离子为n型，轻掺杂离子注入或重掺杂离子注入包括碳元素注入，未激活的轻掺杂源/漏区包裹未激活的重掺杂源/漏区；以及对半导体衬底进行热处理，以形成轻掺杂源/漏区和重掺杂源/漏区。其提高了同一片晶圆上的不同芯片的源漏击穿电压的均匀性，从而降低了NMOS晶体管的片间差异。
Description
技术领域
本发明涉及半导体集成电路领域，特别涉及一种掺杂区、NMOS晶体管及其形成方法。
背景技术
NMOS晶体管的掺杂区包括轻掺杂源/漏区和重掺杂源/漏区。当轻掺杂源/漏区包裹重掺杂源/漏区时，NMOS晶体管具有高的源漏击穿电压。而在该结构中，源漏击穿电压对于轻掺杂源/漏区的离子注入操作和热处理极其敏感。其不管是在能量和剂量均相同的离子注入操作中离子束的电流和注入面积的微小变化，还是在温度相同的热处理中温度的细微变化，都会对NMOS晶体管的源漏击穿电压造成影响，从而使得同一个晶圆上各NMOS晶体管的源漏击穿电压差异较大，即，使得同一片晶圆上的不同芯片的源漏击穿电压的均匀性较差，进而影响了具有该NMOS晶体管的半导体器件的工作特性。
因此，需要一种NMOS晶体管的形成方法，以提高同一片晶圆上的不同芯片的源漏击穿电压的均匀性，从而降低了NMOS晶体管的片间差异，进而降低了对具有该NMOS晶体管的半导体器件的工作特性的影响。
发明内容
本发明的目的在于提供一种NMOS晶体管及其形成方法，以提高同一片晶圆上的不同芯片的源漏击穿电压的均匀性，从而降低了NMOS晶体管的片间差异，进而降低了对具有该NMOS晶体管的半导体器件的工作特性的影响。
本发明的另一目的在于提供一种掺杂区及其形成方法，以使得掺杂区中的磷离子在扩散工艺中可以均匀扩散。
为了实现上述目的，本发明提供了一种NMOS晶体管的形成方法，包括以下步骤：
提供一半导体衬底，所述半导体衬底上形成有栅极结构；以所述栅极结构为掩模，对所述半导体衬底进行轻掺杂离子注入，形成未激活的轻掺杂源/漏区，所述轻掺杂离子为n型；在所述栅极结构的两侧形成侧墙；以所述侧墙为掩模，对所述半导体衬底进行重掺杂离子注入，形成未激活的重掺杂源/漏区，所述重掺杂离子为n型，所述轻掺杂离子注入或所述重掺杂离子注入包括碳元素注入，所述未激活的轻掺杂源/漏区包裹所述未激活的重掺杂源/漏区；以及对所述半导体衬底进行热处理，以激活所述轻掺杂源漏区和所述重掺杂源漏区，以形成轻掺杂源/漏区和重掺杂源/漏区。
可选的，所述轻掺杂离子注入包括碳元素注入和第一次磷离子注入。所述碳元素注入的能量为21Kev～60Kev，剂量为1E15～6E15cm2，所述碳元素注入时的入射角度为与所述半导体衬底的表面的垂线的夹角为0～15°。所述第一次磷离子注入的能量为50Kev～80Kev，剂量为1E13～1E14cm2，所述第一次磷离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角呈15°～45°。
可选的，所述重掺杂离子注入包括砷离子注入和第二次磷离子注入。所述第二次磷离子注入的能量为20Kev～50Kev，剂量为5E13～1E15cm2，所述第二次磷离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角呈15°～45°。所述砷离子注入的能量为20Kev～50Kev，剂量为2.5E15～6.0E15cm2，所述砷离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角呈0～15°。
可选的，所述热处理采用快速热退火操作。
可选的，所述NMOS晶体管属于高压器件。
本发明提供了一种NMOS晶体管，采用上述所述的NMOS晶体管的形成方法制备而成，所述NMOS晶体管包括半导体衬底，栅极结构，所述栅极结构两侧的侧墙，以及位于所述栅极结构两侧且形成于所述半导体衬底中的轻掺杂源/漏区和重掺杂源/漏区，所述轻掺杂源/漏区或重掺杂源/漏区的掺杂离子包括碳元素。
本发明提供了一种掺杂区的形成方法，包括以下步骤：
提供一半导体衬底，在所述半导体衬底上确定掺杂的区域；对所述区域进行离子注入，所述离子注入包括磷离子注入和碳元素注入；清洁所述半导体衬底；以及对清洁后的所述半导体衬底进行热处理，以形成掺杂区。
可选的，所述碳元素注入的能量为21Kev～60Kev，剂量为1E15～6E15cm2，所述碳元素注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角呈0～15°。
可选的，所述热处理采用快速热退火操作。
本发明的有益效果如下：
本发明提供的一种NMOS晶体管的形成方法，在现有的离子注入操作中，增加碳元素注入操作，使得碳元素分布于磷与硅衬底中的硅的结合物所沉积的晶体之间的缝隙中，以间隙原子存在于掺杂区，抑制磷离子在半导体衬底中的扩散，降低了掺杂区离子注入过程中的掺杂元素和电场分布对轻掺杂源/漏区和重掺杂源/漏区的掺杂操作和热处理的敏感度，从而提高同一片晶圆上的不同芯片的源漏击穿电压的均匀性，即，降低了NMOS晶体管的片间差异，进而降低了对具有该NMOS晶体管的半导体器件的工作特性的影响。
另外，本发明提供的一种掺杂区形成方法，通过在离子注入时增加以使得掺杂区中的磷离子在热处理时可以均匀扩散。
附图说明
图1为本发明一实施例提供的掺杂区的形成方法的流程示意图；
图2为本发明一实施例提供的NMOS晶体管的形成方法的流程示意图；
图3为本发明一实施例的同一片晶圆的多个芯片的源漏击穿电压的示意图。
具体实施方式
发明人研究发现，在轻掺杂源/漏区包裹重掺杂源/漏区结构的NMOS晶体管的形成过程中，其的源漏击穿电压对轻掺杂源/漏区和重掺杂源/漏区的掺杂操作和热处理极其敏感，例如：能量和剂量均相同的离子注入操作中，离子束的电流和注入面积的微小变化；热处理中温度的细微变化。其都会导致源/漏区中注入的磷离子扩散不均匀，导致源/漏极到半导体衬底的PN结的元素分布发生变化，影响了其中的电场分布，从而使得同一片晶圆上的不同芯片的源漏击穿电压的差异较大，即，同一晶圆上各芯片的源漏击穿电压的均匀性较差。
基于上述研究，本发明提供了一种掺杂区、NMOS晶体管及其形成方法，其中，NMOS晶体管及其形成方法是通过在轻掺杂离子注入或重掺杂离子注入操作时，增加碳元素注入操作，使得碳元素分布于磷与半导体衬底中的硅的结合物所沉积的晶体之间的缝隙中，以间隙原子存在于掺杂区，以抑制磷离子在半导体衬底中的扩散，降低了掺杂区离子注入过程中的掺杂元素和电场分布对轻掺杂源/漏区和重掺杂源/漏区的掺杂操作和热处理的敏感度，从而提高了同一片晶圆上的不同芯片的源漏击穿电压的均匀性，即，降低了NMOS晶体管的片间差异，进而降低了对具有该NMOS晶体管的半导体器件的工作特性的影响。
以下将对本发明的掺杂区、NMOS晶体管及其形成方法作进一步的详细描述。
下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例所提供的一种掺杂区的形成方法。图1为本实施例提供的掺杂区的形成方法的流程示意图。如图1所示，该方法包括以下步骤：
步骤S11：提供一半导体衬底，在所述半导体衬底上确定掺杂的区域；
步骤S12：对所述区域进行离子注入，所述离子注入包括磷离子注入和碳元素注入；
步骤S13：清洁所述半导体衬底；以及
步骤S14：对清洁后的所述半导体衬底进行热处理，以形成掺杂区。
下面结合图1对本发明实施例所提供的掺杂区的形成方法进行详细介绍。
首先执行步骤S11，提供一半导体衬底，所述半导体衬底例如是单晶硅衬底，在所述半导体衬底上确定掺杂的区域。
在所述半导体衬底上确定掺杂区域的步骤包括：在所述半导体衬底上形成掩模层；图形化所述掩模层。所述掩模层包括抗蚀剂层(例如是光刻胶)和/或硬掩模层(例如是氧化硅层、氮氧化硅层或氮化硅层)。
对所述掺杂区域执行离子注入操作后形成轻掺杂区和重掺杂区。
接着执行步骤S12，对所述区域进行离子注入，所述离子注入包括磷离子注入和碳元素注入。
在本步骤中，在离子注入过程中增加了碳元素注入，使得碳元素分布于磷与半导体衬底中的硅的结合物所沉积的晶体之间的缝隙中，以间隙原子的形式存在。在后续热处理过程中，由于碳元素与磷元素都不容易失去或获得电子，降低了磷离子在硅衬底中的扩散速度，进而使得磷离子可以均匀扩散，即，磷离子的离子浓度从离子注入表面在沿离子扩散方向上均匀的减小。
在本实施例中，在所述碳元素注入时，所述碳元素注入的能量范围例如是21Kev～60Kev，所述碳元素注入的剂量例如是1E15～6E15cm2，所述碳元素注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角例如是呈0～15°。在所述磷离子注入操作时，所述磷离子注入的能量范围例如是50Kev～80Kev，所述磷离子注入的剂量例如是1E13～1E14cm2，所述磷离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角例如是呈15°～45°。所述磷离子注入和所述碳元素注入可以是同时执行，即同时执行磷离子注入和碳元素注入，可以先执行磷离子注入，再执行碳元素注入，也可以先执行碳元素注入，再执行磷离子注入。
在其他实施例中，在所述碳元素注入时，所述碳元素注入的能量、剂量以及入射角度的具体参数数值可以根据具体需求进行变换。
可选的，所述离子注入还包括其他离子注入，例如是砷离子、氮离子、锗离子等其他一种或多种离子注入。
接着执行步骤S13，清洁所述半导体衬底。
清洁所述半导体衬底的步骤包括：
步骤S13a：去除确定掺杂区域时引入的掩模层。
所述掩模层为光刻胶时，可采用氧气等离子体灰化工艺去除所述掩模层；所述掩模层为硬掩模时，可采用干法清洗工艺去除所述掩模层。干法清洗工艺可采用等离子体刻蚀工艺。
步骤S13b：清洁所述半导体衬底。
采用氧气等离子体灰化工艺或干法清洗工艺去除所述掩模层后，需采用湿法清洗工艺清洗所述半导体衬底，以去除所述半导体衬底表面残留的刻蚀副产物及表面沾污；湿法清洗工艺中，例如是可采用稀释的氢氟酸溶液、包含硫酸和双氧水的混合清洗溶液及/或包含氨水和双氧水的混合清洗溶液清洗所述半导体衬底。
接着执行步骤S14，对清洁后的所述半导体衬底进行热处理，以形成掺杂区。
所述热处理例如是采用快速热退火操作。
在本步骤的操作中，由于磷离子受热快速扩散的特性，使得磷离子快速的在半导体衬底中扩散，并使得其与衬底中的硅结合沉积形成Si3P4结构的一个个的晶体，而碳元素与磷元素都不容易得到或失去离子，因此，碳元素以间隙原子存在于Si3P4结构的各晶体之间的缝隙中，其抑制了磷离子在半导体衬底中的扩散，使得磷离子在半导体衬底中均匀扩散，即磷离子的离子浓度缓慢减小，例如离子浓度以E15降至E14，再降至E13，而非从E15直接跳跃式的降至E13。
本实施例还提供了一种掺杂区，其采用上述方法制备而成。该方法形成的掺杂区中的磷离子的离子浓度沿半导体深度方向缓慢减小。
本实施例所提供的一种NMOS晶体管的形成方法，所述NMOS晶体管例如是属于高压器件，即所述NMOS晶体管例如是高压NMOS晶体管。图2为本实施例提供的NMOS晶体管的形成方法的流程示意图。如图2所示，该方法包括以下步骤：
步骤S21：提供一半导体衬底，所述半导体衬底上形成有栅极结构；
步骤S22：以所述栅极结构为掩模，对所述半导体衬底进行轻掺杂离子注入，形成未激活的轻掺杂源/漏区，所述轻掺杂离子为n型；
步骤S23：在所述栅极结构的两侧形成侧墙；
步骤S24：以所述侧墙为掩模，对所述半导体衬底进行重掺杂离子注入，形成未激活的重掺杂源/漏区，所述重掺杂离子为n型，所述轻掺杂离子注入或所述重掺杂离子注入包括碳元素注入，所述未激活的轻掺杂源/漏区的包裹所述未激活的重掺杂源/漏区；以及
步骤S25：对所述半导体衬底进行热处理，以激活所述轻掺杂源漏区和所述重掺杂源漏区，以形成轻掺杂源/漏区和重掺杂源/漏区。
下面结合图2对本发明实施例所提供的掺杂区的形成方法进行详细介绍。
首先执行步骤S21，提供一半导体衬底，所述半导体衬底上栅极结构。
所述半导体衬底可以是单晶硅，也可以是硅锗化合物，还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构，本实施例中所述半导体衬底优选为单晶硅。所述栅极结构包括栅介质层和栅极，所述栅介质层的材料例如是氧化硅，所述栅极的材料例如是多晶硅，所述栅介质层和栅极的形成方法例如是化学气相沉积(CVD)。
接着执行步骤S22：以所述栅极结构为掩模，对所述半导体衬底进行轻掺杂离子注入，形成未激活的所述轻掺杂源/漏区，所述轻掺杂离子为n型。
在本步骤中，对所述半导体衬底进行轻掺杂离子注入具体包括：
对所述半导体衬底进行碳元素注入和第一次磷离子注入，其中，所述碳元素注入的能量例如是21Kev～60Kev，所述碳元素注入的剂量例如是1E15～6E15cm2，所述碳元素注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角例如是呈0～15°。所述第一次磷离子注入的能量例如是50Kev～80Kev，所述第一次磷离子注入的剂量例如是1E13～1E14cm2，所述第一次磷离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角例如是呈15°～45°。所述第一次磷离子注入和所述碳元素注入可以是同时进行，即同时执行第一次磷离子注入和碳元素注入，可以先执行第一次磷离子注入，再执行碳元素注入，也可以先执行碳元素注入，再执行第一次磷离子注入。
由上可知，在本步骤中，在离子注入操作中增加了碳元素注入操作，使得碳元素分布于磷与半导体衬底中的硅的结合物所沉积的晶体之间的缝隙中，以间隙原子的形式存在。在后续热处理过程中，由于碳元素与磷元素都不容易失去或获得电子，其降低了磷离子在半导体衬底中的扩散速度，进而使得磷离子可以均匀扩散，即，磷离子的离子浓度从离子注入表面在沿离子注入方向可以均匀减小，降低了掺杂区注入过程中的掺杂元素和电场分布对轻掺杂源/漏区和重掺杂源/漏区的掺杂操作和热处理的敏感度，从而提高了同一片晶圆上的不同芯片的源漏击穿电压的均匀性，即，降低了NMOS晶体管的片间差异，进而降低了对具有该NMOS晶体管的半导体器件的工作特性的影响。
在其他实施例中，在所述碳元素注入时，所述碳元素注入的能量、剂量以及入射角度的具体参数数值可以根据具体需求进行变换。另外，轻掺杂离子注入还可以包括其他离子注入，例如砷离子、氮离子、锗离子等一种或几种n型离子注入。
接着执行步骤S23：在所述栅极结构的两侧形成侧墙。
所述侧墙的材料例如是氮化硅。
接着执行步骤S24：以所述侧墙为掩模，对所述半导体衬底进行重掺杂离子注入，所述重掺杂离子为n型，所述轻掺杂离子注入或所述重掺杂离子注入包括碳元素注入，所述未激活的轻掺杂源/漏区包裹所述未激活的重掺杂源/漏区。
在本步骤中，对所述半导体衬底进行重掺杂离子注入具体包括：
对所述半导体衬底进行砷离子注入和第二次磷离子注入，其中，所述第二次磷离子注入的能量例如是20Kev～50Kev，所述第二次磷离子注入的剂量例如是5E13～1E15cm2，所述第二次磷离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角例如是呈15°～45°。所述砷离子注入的能量例如是20Kev～50Kev，所述砷离子注入的剂量例如是2.5E15～6.0E15cm2，所述砷离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角例如是呈0～15°。
在其他实施例中，在所述碳元素注入时，所述碳元素注入的能量、剂量以及入射角度的具体参数数值可以根据具体需求进行变换。另外，在其他实施例中，对所述半导体衬底进行碳元素注入可以是在形成重掺杂源/漏区时进行。当然，根据实际工艺需求，碳元素注入可以在形成轻掺杂源/漏区和形成重掺杂源/漏区时都执行，且碳元素的注入剂量、能量以及角度根据实际工艺需求进行变化。
另外，在本步骤中，重掺杂离子注入还可以包括其他离子注入，例如氮离子、锗离子等一种或几种n型离子注入。
所述未激活的轻掺杂源/漏区的包裹所述未激活的重掺杂源/漏区，即，所述未激活的轻掺杂源/漏区的深度深于所述未激活的重掺杂源/漏区的深度，且所述未激活的轻掺杂源/漏区的区域大于所述未激活的重掺杂源/漏区的的区域。
接着执行步骤S25：对所述半导体衬底进行热处理，以激活所述轻掺杂源漏区和所述重掺杂源漏区，以形成轻掺杂源/漏区以及重掺杂源/漏区。
所述热处理例如是采用快速热退火操作。
在本步骤中，由于磷离子受热快速扩散的特性，使得磷离子快速的在半导体衬底中扩散，并使得其与硅结合沉积形成Si3P4结构的一个个的晶体，而碳元素与磷元素都不容易得到或失去离子，因此，碳元素以间隙原子存在于Si3P4结构的各晶体之间的缝隙中，其抑制了磷离子在半导体衬底中的扩散，使得磷离子在半导体衬底中均匀扩散，即磷离子的离子浓度缓慢减小，例如离子浓度以E15降至E14，再降至E13，而非从E15直接跳跃式的降至E13，从而提高了同一片晶圆上的不同芯片的源漏击穿电压的均匀性，即，降低了NMOS晶体管的片间差异，进而降低了对具有该NMOS晶体管的半导体器件的工作特性的影响。
本实施例还提供了一种NMOS晶体管，其采用上述的NMOS晶体管的形成方法制备而成，所述NMOS晶体管包括半导体衬底，栅极结构，所述栅极结构的两侧的侧墙，以及位于所述栅极结构的两侧且形成于半导体衬底中的轻掺杂源/漏区和重掺杂源/漏区，所述轻掺杂源/漏区或重掺杂源/漏区的掺杂离子包括碳元素。
图3为本实施例的同一片晶圆的多个芯片的源漏击穿电压的示意图。如图3所示，在所述轻掺杂离子注入或所述重掺杂离子注入不包括碳元素注入(即条件A)时，晶圆上的各芯片的源漏击穿电压分布在一个较宽的范围内，即在8～11.7V之间。在所述轻掺杂离子注入或所述重掺杂离子注入包括碳元素注入(即条件B)时，晶圆上的各芯片的源漏击穿电压分布在一个较窄的范围内，即在10.8～11.3V之间。由上可知，包括碳元素注入与不包括碳元素注入操作相比，其降低了掺杂区注入过程中的掺杂元素和电场分布对轻掺杂源/漏区和重掺杂源/漏区的掺杂操作和热处理的敏感度，从而提高了同一片晶圆上的不同芯片的源漏击穿电压的均匀性，即，降低了NMOS晶体管的片间差异。
综上可知，本发明通过在轻掺杂离子注入或重掺杂离子注入时增加了碳元素注入，使得碳元素分布于磷与硅衬底中的硅的结合物所沉积的晶体之间的缝隙中，以间隙原子的形式存在。在后续热处理过程中，降低了磷离子在半导体衬底中的扩散速度，进而使得磷离子可以均匀扩散，降低了掺杂区注入过程中的掺杂元素和电场分布对轻掺杂源/漏区和重掺杂源/漏区的掺杂操作和热处理的敏感度，从而提高了同一片晶圆上的不同芯片的源漏击穿电压的均匀性，即，降低了NMOS晶体管的片间差异，进而降低对具有该NMOS晶体管的半导体器件的工作特性的影响。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种NMOS晶体管的形成方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底上形成有栅极结构；
以所述栅极结构为掩模，对所述半导体衬底进行轻掺杂离子注入，形成未激活的轻掺杂源/漏区，所述轻掺杂离子为n型；
在所述栅极结构的两侧形成侧墙；
以所述侧墙为掩模，对所述半导体衬底进行重掺杂离子注入，形成未激活的重掺杂源/漏区，所述重掺杂离子为n型，所述轻掺杂离子注入或所述重掺杂离子注入包括碳元素注入，所述未激活的轻掺杂源/漏区包裹所述未激活的重掺杂源/漏区；以及
对所述半导体衬底进行热处理，以激活所述轻掺杂源漏区和所述重掺杂源漏区，以形成轻掺杂源/漏区和重掺杂源/漏区；
其中，所述轻掺杂离子注入包括第一次磷离子注入，所述重掺杂离子注入包括第二次磷离子注入，所述碳元素以间隙原子分布于磷与所述半导体衬底中的硅的结合物所沉积的晶体之间的缝隙中。
2.如权利要求1所述的NMOS晶体管的形成方法，其特征在于，所述轻掺杂离子注入还包括碳元素注入。
3.如权利要求2所述的NMOS晶体管的形成方法，其特征在于，所述碳元素注入的能量为21Kev~60Kev，剂量为1E15~6 E15cm²，所述碳元素注入时的入射角度为与所述半导体衬底的表面的垂线的夹角为0~15°。
4.如权利要求2所述的NMOS晶体管的形成方法，其特征在于，所述第一次磷离子注入的能量为50Kev~80Kev，剂量为1E13~1E14cm²，所述第一次磷离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角呈15°~45°。
5.如权利要求1所述的NMOS晶体管的形成方法，其特征在于，所述重掺杂离子注入还包括砷离子注入。
6.如权利要求5所述的NMOS晶体管的形成方法，其特征在于，所述第二次磷离子注入的能量为20Kev~50Kev，剂量为5E13~1E15cm²，所述第二次磷离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角呈15°~45°。
7.如权利要求5所述的NMOS晶体管的形成方法，其特征在于，所述砷离子注入的能量为20Kev~50Kev，剂量为2.5E15~6.0E15cm²，所述砷离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角呈0~15°。
8.如权利要求1所述的NMOS晶体管的形成方法，其特征在于，所述热处理采用快速热退火操作。
9.如权利要求1所述的NMOS晶体管的形成方法，其特征在于，所述NMOS晶体管属于高压器件。
10.一种NMOS晶体管，其特征在于，采用如权利要求1至9中任一项所述的NMOS晶体管的形成方法制备而成，所述NMOS晶体管包括半导体衬底，栅极结构，位于所述栅极结构两侧的侧墙，以及位于所述栅极结构两侧且形成于所述半导体衬底中的轻掺杂源/漏区和重掺杂源/漏区，所述轻掺杂源/漏区或重掺杂源/漏区的掺杂离子包括碳元素，所述碳元素以间隙原子分布于磷与所述半导体衬底中的硅的结合物所沉积的晶体之间的缝隙中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810751963.3A CN108987278B (zh) | 2018-07-10 | 2018-07-10 | Nmos晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810751963.3A CN108987278B (zh) | 2018-07-10 | 2018-07-10 | Nmos晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108987278A CN108987278A (zh) | 2018-12-11 |
| CN108987278B true CN108987278B (zh) | 2022-03-04 |
Family
ID=64537657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810751963.3A Active CN108987278B (zh) | 2018-07-10 | 2018-07-10 | Nmos晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108987278B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112070B (zh) * | 2019-04-28 | 2022-05-10 | 上海华虹宏力半导体制造有限公司 | Mos晶体管及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297115B1 (en) * | 1998-11-06 | 2001-10-02 | Advanced Micro Devices, Inc. | Cmos processs with low thermal budget |
| CN104979390A (zh) * | 2014-04-04 | 2015-10-14 | 联华电子股份有限公司 | 高压金属氧化物半导体晶体管及其制造方法 |
| JP2018026455A (ja) * | 2016-08-10 | 2018-02-15 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101572250B (zh) * | 2008-04-30 | 2011-07-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件、p型MOS晶体管及其制作方法 |
| CN101840861A (zh) * | 2009-03-16 | 2010-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
-
2018
- 2018-07-10 CN CN201810751963.3A patent/CN108987278B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297115B1 (en) * | 1998-11-06 | 2001-10-02 | Advanced Micro Devices, Inc. | Cmos processs with low thermal budget |
| CN104979390A (zh) * | 2014-04-04 | 2015-10-14 | 联华电子股份有限公司 | 高压金属氧化物半导体晶体管及其制造方法 |
| JP2018026455A (ja) * | 2016-08-10 | 2018-02-15 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108987278A (zh) | 2018-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7429090B2 (ja) | 側壁誘電体を備えるフィールド緩和酸化物に自己整合されるドリフト領域注入 | |
| KR101795875B1 (ko) | 반도체 구조물 및 이의 제조 방법 | |
| US6426279B1 (en) | Epitaxial delta doping for retrograde channel profile | |
| JP2007073578A (ja) | 半導体装置及びその製造方法 | |
| JPH0231497B2 (zh) | ||
| JPH06216235A (ja) | ドープ側壁による溝分離方法 | |
| US6365475B1 (en) | Method of forming a MOS transistor | |
| CN109449083B (zh) | 缓变结、高压器件和半导体器件及其制造方法 | |
| CN103021849B (zh) | 一种采用应力记忆技术的nmos器件制作方法 | |
| US11749717B2 (en) | Transistor with embedded isolation layer in bulk substrate | |
| US8728894B2 (en) | Method for fabricating an NMOS transistor | |
| US6392274B1 (en) | High-voltage metal-oxide-semiconductor transistor | |
| US8476124B2 (en) | Method of manufacturing semiconductor device | |
| US9112020B2 (en) | Transistor device | |
| CN108987278B (zh) | Nmos晶体管及其形成方法 | |
| US9362399B2 (en) | Well implant through dummy gate oxide in gate-last process | |
| CN108807272A (zh) | 用于n型掩埋层集成的穿过屏蔽层的高剂量锑注入 | |
| CN106328505B (zh) | 半导体结构的形成方法 | |
| CN109285778B (zh) | 半导体器件及其形成方法 | |
| CN107546276B (zh) | 带有注入式背栅的集成jfet结构 | |
| CN107170704B (zh) | 半导体结构及其形成方法 | |
| CN110112070B (zh) | Mos晶体管及其形成方法 | |
| CN109427887B (zh) | 一种半导体器件的制造方法及半导体器件 | |
| CN109427584B (zh) | 一种半导体器件的制造方法及半导体器件 | |
| JP2016004952A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |