CN104362160A - 一种半导体装置及其制造方法 - Google Patents

一种半导体装置及其制造方法 Download PDF

Info

Publication number
CN104362160A
CN104362160A CN201410495194.7A CN201410495194A CN104362160A CN 104362160 A CN104362160 A CN 104362160A CN 201410495194 A CN201410495194 A CN 201410495194A CN 104362160 A CN104362160 A CN 104362160A
Authority
CN
China
Prior art keywords
obstacle
semiconductor substrate
semiconductor device
photoresist
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410495194.7A
Other languages
English (en)
Other versions
CN104362160B (zh
Inventor
王雪梅
陈福刚
林率兵
黄峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410495194.7A priority Critical patent/CN104362160B/zh
Publication of CN104362160A publication Critical patent/CN104362160A/zh
Priority to US14/863,861 priority patent/US20160093649A1/en
Application granted granted Critical
Publication of CN104362160B publication Critical patent/CN104362160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法。所述方法包括在半导体衬底上依次形成绝缘层和多晶硅层；在所述多晶硅层上形成图案化的第一阻挡物，并且以所述第一阻挡物为掩模进行刻蚀，形成栅极结构；在所述半导体衬底和所述第一阻挡物上形成第二阻挡物；对所述第二阻挡物进行刻蚀形成开口，使得所述开口露出所述半导体衬底的至少一部分以及所述第一阻挡物的至少一部分；利用所述第一和第二阻挡物作为掩模，从所述开口向所述半导体衬底进行离子注入形成阱区。该半导体装置和制造方法利用离子注入对栅极的自对准功能，实现了栅极阻挡物在离子注入工艺中对栅极的保护作用，并且精确控制了离子注入的注入区域，减小了暗电流的产生。

Description

一种半导体装置及其制造方法
技术领域
本公开涉及半导体领域，特别涉及一种半导体装置及其制造方法。
背景技术
随着CMOS图像传感器的发展，较高的灵敏度和图像质量以及较低的功率供应变得非常重要。减小像素热噪声和暗电流是提高灵敏度和降低功率供应的关键因素。
图1A至图1C示意性地示出了现有技术中形成光电二极管的各个步骤的示意图。
首先，如图1A所示，在具有浅沟槽隔离区域102的半导体衬底101上形成具有开口的光刻胶103。在该开口处，向半导体衬底进行高能量的离子注入从而在半导体衬底中形成光电二极管阱区(Photodiode well，PDW)104。
然后，去除光刻胶，在半导体衬底上形成栅极氧化物105，并且在栅极氧化物105上面沉积多晶硅层106，如图1B所示。在该过程中，栅极氧化物的形成和多晶硅材料的沉积都需要高温工艺，而高温会影响PDW的掺杂特性，并且将最终影响像素的灵敏性。
最后利用光刻的方法形成多晶硅栅极106和绝缘层105，并去除光刻胶，如图1C所示。在光刻时的位置精确控制是重要的。优选地使得形成的栅极的边缘与PDW的边缘对准。然而，由于工艺并不能保证100％的精确度，因此有可能形成例如栅极和PDW的重叠部分(如图1C所示)。而这种重叠将会导致产生像素暗电流和漏电流，影响光电二极管的效率和灵敏度。
发明内容
本公开的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本公开的第一个目的是提供一种半导体装置，包括：
半导体衬底上的栅极结构；
形成在所述栅极结构上的图案化的第一阻挡物；
形成在所述半导体衬底和所述第一阻挡物上的第二阻挡物，其中所述第二阻挡物具有开口，所述开口暴露出所述半导体衬底的至少一部分以及所述第一阻挡物的至少一部分；以及
所述开口暴露形成在所述半导体衬底中的阱区。
进一步地，所述第一阻挡物和所述第二阻挡物分别为第一光刻胶和第二光刻胶，其中所述第一光刻胶和所述第二光刻胶分别对不同波长的光具有敏感性。
进一步地，所述栅极的一个边缘与所形成的阱区的一个边缘自对准。
进一步地，所述装置还包括：在所述半导体衬底中的浅沟槽隔离区域。
进一步地，所述第一阻挡物的厚度为至少
本公开的第二个目的是提供一种半导体装置，包括：
半导体衬底上的栅极结构；
形成在所述栅极结构上的图案化的第一牺牲物；
形成在所述半导体衬底和所述第一牺牲物上的第二牺牲物，其中所述第一牺牲物和所述第二牺牲物能够分别在不同的条件下被去除至少一部分，所述第二牺牲物具有开口，所述开口暴露出所述半导体衬底的至少一部分以及所述第一牺牲物的至少一部分；以及
所述开口暴露形成在所述半导体衬底中的阱区。
进一步地，所述第一牺牲物和所述第二牺牲物能够分别在不同的刻蚀液中被去除至少一部分。
进一步地，所述第一牺牲物和所述第二牺牲物分别为第一光刻胶和第二光刻胶，其中所述第一光刻胶和所述第二光刻胶分别对不同波长的光具有敏感性。
进一步地，所述栅极的一个边缘与所形成的阱区的一个边缘自对准。
本公开的第三个目的是提供一种半导体装置制造方法，包括：
在半导体衬底上依次形成绝缘层和多晶硅层；
在所述多晶硅层上形成图案化的第一阻挡物，并且以所述第一阻挡物为掩模进行刻蚀，形成栅极结构；
在所述半导体衬底和所述第一阻挡物上形成第二阻挡物；
对所述第二阻挡物进行刻蚀形成开口，使得所述开口露出所述半导体衬底的至少一部分以及所述第一阻挡物的至少一部分；
利用所述第一和第二阻挡物作为掩模，从所述开口向所述半导体衬底进行离子注入形成阱区。
进一步地，所述第一阻挡物与所述第二阻挡物能够分别在不同的条件下被去除至少一部分。
进一步地，所述第一阻挡物和所述第二阻挡物分别为第一光刻胶和第二光刻胶，其中所述第一光刻胶和所述第二光刻胶分别对不同波长的光具有敏感性。
进一步地，在利用所述第一和第二阻挡物作为掩模，从所述开口向所述半导体衬底进行离子注入形成阱区之后，还包括：去除所述第一阻挡物和所述第二阻挡物。
进一步地，在半导体衬底上依次形成绝缘层和多晶硅层之前，还包括：对所述半导体衬底进行浅沟槽隔离。
进一步地，所述第一阻挡物的厚度为至少
进一步地，所述栅极的一个边缘与所形成的阱区的一个边缘自对准。
本公开的一个优点在于，利用离子注入对栅极的自对准功能，实现了栅极阻挡物在离子注入工艺中对栅极的保护作用，进而精确控制了离子注入的注入区域，减小了暗电流的产生。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1A至图1C示意性地示出了现有技术中形成光电二极管的各个步骤的示意图。
图2是根据本公开实施例的半导体装置的制造方法的流程图。
图3A至图3G是根据本公开实施例的半导体装置的制造方法的各个步骤的示意图。
图4是示出根据本公开实施例的半导体装置的横截面示意图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2是根据本公开实施例的半导体装置的制造方法的流程图。图3A至图3G是根据本公开实施例的半导体装置的制造方法的各个步骤的示意图。下面结合图2和图3A至图3G说明根据本公开实施例的半导体装置的制造方法。
在步骤201，在半导体衬底上依次形成绝缘层和多晶硅层。其中，如图3A所示，在具有浅沟槽隔离区域302的半导体衬底301上依次形成绝缘层305和多晶硅层306，例如可以通过沉积绝缘材料和沉积多晶硅材料的方法形成绝缘层和多晶硅层。可替换地，也可以通过对半导体衬底进行氧化或者氮化的方法形成绝缘层。其中，半导体衬底301可以为硅，当然也可以为其他的半导体。在本公开的一个实施例中，绝缘层305可以为氧化物层，例如氧化硅，当然，本领域技术人员应该理解，该绝缘层还可以是其他类型的绝缘体，例如氮化物层(如氮化硅)，因此本公开的范围并不仅限于此。
在本公开的另一个实施例中，在步骤201之前还包括在半导体衬底301上进行浅沟槽隔离从而形成浅沟槽隔离区域302。
在步骤202，在多晶硅层上形成图案化的第一阻挡物，并且以所述第一阻挡物为掩模进行刻蚀，形成栅极结构。如图3B所示，在多晶硅层306上形成第一阻挡物材料层(也可以称为第一牺牲物材料层)，例如光刻胶，再对该第一阻挡物材料进行图案化从而形成第一阻挡物(也可以称为第一牺牲物)307。然后以该第一阻挡物307为掩模进行刻蚀，形成栅极结构320，如图3C所示。其中，所述栅极结构320包括绝缘层305和栅极306，其中所述栅极由原来的多晶硅层306刻蚀形成。在本公开的一个实施例中，可以通过以第一阻挡物307为掩模进行光刻工艺而形成栅极结构。
在本公开的实施例中，第一阻挡物307的厚度至少为优选地，第一阻挡物的厚度为本领域技术人员应该理解，第一阻挡物的厚度可以根据需要来确定，其中后续步骤中离子注入的能量越大，所需的第一阻挡物的厚度越厚。第一阻挡物的厚度可以保护第一阻挡物下面的栅极结构不被离子注入所损伤。
在步骤203，在半导体衬底和第一阻挡物上形成第二阻挡物。如图3D所示，在半导体衬底301和第一阻挡物307上形成第二阻挡物(也可以称为第二牺牲物)308。在本公开的一个实施例中，第一阻挡物307与第二阻挡物308能够分别在不同的条件下被去除至少一部分，例如第一阻挡物与第二阻挡物能够在不同的刻蚀液中被去除至少一部分。进一步地，第一阻挡物和第二阻挡物分别为第一光刻胶和第二光刻胶，其中所述第一光刻胶和所述第二光刻胶分别对不同波长的光具有敏感性，例如第一阻挡物为I-line光刻胶，第二阻挡物为DUV光刻胶。本领域技术人员理解，I-line和DUV光刻胶分别针对曝光光源波长365nm和243nm，然而，上述两种光刻胶仅仅是出于说明性目的而给出的，本公开并不仅限于上述两种光刻胶。例如，本公开涉及使用第一光刻胶阻挡物对于一种波长的光具有敏感性，而第二光刻胶阻挡物对于另一种不同波长的光具有敏感性，由此使得这两种光刻胶能够在不同波长的光的照射下显影，并且最终被分别光刻掉至少一部分。当然，本领域技术人员应该理解，所述不同的条件还包括其他不同的条件，例如在不同的温度或者不同的气体环境中或者不同的压强等条件下，第一阻挡物与第二阻挡物可以响应于这些不同的条件被分别去除至少一部分，因此本申请的范围并不仅限于特定的去除方式。
在步骤204，对第二阻挡物进行刻蚀形成开口，使得所述开口露出半导体衬底的至少一部分以及第一阻挡物的至少一部分。如图3E所示，对第二阻挡物308进行刻蚀形成开口，例如第二阻挡物为第二光刻胶，可以通过光刻形成开口，由于第一阻挡物和第二阻挡物的去除特性不同，在去除第二阻挡物的至少一部分而形成开口的过程中不会影响到第一阻挡物，使得该开口露出半导体衬底301的至少一部分以及第一阻挡物307的至少一部分。相比于现有技术，这里在对第二阻挡物308进行刻蚀形成开口时，开口可以稍大一些，使得该开口暴露出至少一部分半导体衬底和至少一部分第一阻挡物。换言之，第二阻挡物的开口的位置控制的精确性不需要非常高。
在后续的离子注入工艺中，被暴露出的部分第一阻挡物能够阻挡到达其上的离子束，而在开口中没有被第一阻挡物遮蔽的半导体衬底部分则由于离子注入而形成阱区，这样在半导体衬底301中通过离子注入形成阱区时能够实现栅极的一个边缘与所形成的阱区的一个边缘自对准。
在步骤205，同时利用所述第一和第二阻挡物作为掩模，从开口向半导体衬底进行离子注入形成阱区。如图3F所示，利用第一阻挡物307和第二阻挡物308作为掩模，从第二阻挡物308的开口向半导体衬底301进行离子注入形成阱区304。如前所述，由于在开口中被暴露出的部分第一阻挡物能够阻挡到达其上面的离子束，使得该部分第一阻挡物下面的栅极结构不会损伤，并且使得该部分第一阻挡物下面的半导体衬底不会被离子注入，从而不会形成阱区。另一方面，在开口中没有被第一阻挡物遮蔽的半导体衬底部分则由于离子注入而形成阱区。
因此，由于第一阻挡物是形成栅极时的掩摸(请参见图3C)，因此利用了上述第一阻挡物和第二阻挡物的层叠作为掩摸的离子注入可以实现栅极306的一个边缘与所形成的阱区304的一个边缘自对准(如图3F所示)，而不会出现栅极与阱区重叠的部分(如图1C所示)，从而减小器件的暗电流。
在本公开的进一步实施例中，在步骤205形成阱区之后，还包括：去除第一阻挡物和第二阻挡物，例如如图3G所示。在该实施例中，可以分别去除第一阻挡物307和第二阻挡物308，例如若第一阻挡物和第二阻挡物为不同的光刻胶，可以分别通过曝光和刻蚀的方法去掉，进一步地，也可以通过灰化工艺将两种光刻胶同时去掉。当然，本公开的范围并不仅限于此。
本公开的实施例通过先形成栅极绝缘层和栅极，再形成阱区，从而避免了形成栅极绝缘层和沉积栅极多晶硅等过程中的高温工艺对阱区的离子注入掺杂特性的影响，进而减小了这些高温工艺对器件灵敏度的影响；将阱区的离子注入工艺整合在形成第二阻挡物之后和去除第一阻挡物和第二阻挡物之前，巧妙地利用了第一阻挡物和第二阻挡物的特性的不同，实现了离子注入对栅极的自对准，并且实现了栅极的阻挡物在离子注入工艺中对栅极的保护作用，进而精确控制了离子注入的注入区域，减小了暗电流的产生。
图4是示出根据本公开实施例的半导体装置的横截面示意图。如图4所示，所述半导体装置包括：半导体衬底301上的栅极结构320；形成在所述栅极结构320上的图案化的第一阻挡物(也可以称为第一牺牲物)307，其中所述第一阻挡物307具有特定的图案，例如如图4所示，本领域技术人员应该理解，第一阻挡物的特定图案可以根据需要而确定；形成在半导体衬底301和第一阻挡物307上的第二阻挡物(也可以称为第二牺牲物)308，其中第二阻挡物308具有开口，该开口暴露出半导体衬底301的至少一部分以及第一阻挡物307的至少一部分；以及该开口暴露形成在半导体衬底301中的阱区304。其中，所述栅极结构320包括栅极306和绝缘层305，其中栅极306的一个边缘与所形成的阱区304的一个边缘自对准。
在本公开的实施例中，第一阻挡物307和第二阻挡物308可以分别在不同的条件下被去除至少一部分。例如，第一阻挡物与第二阻挡物能够在不同的刻蚀液中被去除至少一部分。在一个实施例中，第一阻挡物和第二阻挡物分别为第一光刻胶和第二光刻胶，其中所述第一光刻胶和所述第二光刻胶分别对不同波长的光具有敏感性，例如第一阻挡物为I-line光刻胶，第二阻挡物为DUV光刻胶，两种光刻胶分别对不同波长的光具有敏感性，使得这两种光刻胶能够在不同波长的光的照射下显影，并且最终被分别光刻掉至少一部分。当然，本领域技术人员应该理解，所述不同的条件还包括其他不同的条件，例如在不同的温度或者不同的气体环境中或者不同的压强等条件下，第一阻挡物与第二阻挡物可以在不同步骤中被分别去除至少一部分，因此本领域的范围并不仅限于特定的去除方式。
在本公开的实施例中，第一阻挡物307的厚度最少为优选地，第一阻挡物的厚度为本领域技术人员应该理解，第一阻挡物的厚度可以根据需要来确定，例如，如果在形成阱区时可以通过离子注入的方式，并且离子注入的能量越大，所需的第一阻挡物的厚度越厚。第一阻挡物的厚度可以用于保护第一阻挡物下面的栅极结构。
在本公开的进一步实施例中，所述半导体装置还包括浅沟槽隔离区域302，如图4所示。当然，本领域技术人员应该理解，本公开实施例中的半导体装置也可以不包括浅沟槽隔离区域302，因此，本公开的范围并不仅限于此。
至此，已经详细描述了根据本公开的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改。本公开的范围由所附权利要求来限定。

Claims (16)

1.一种半导体装置，其特征在于，包括：
半导体衬底上的栅极结构；
形成在所述栅极结构上的图案化的第一阻挡物；
形成在所述半导体衬底和所述第一阻挡物上的第二阻挡物，其中所述第二阻挡物具有开口，所述开口暴露出所述半导体衬底的至少一部分以及所述第一阻挡物的至少一部分；以及
所述开口暴露形成在所述半导体衬底中的阱区。
2.根据权利要求1所述的半导体装置，其特征在于，所述第一阻挡物和所述第二阻挡物分别为第一光刻胶和第二光刻胶，其中所述第一光刻胶和所述第二光刻胶分别对不同波长的光具有敏感性。
3.根据权利要求1所述的半导体装置，其特征在于，所述栅极的一个边缘与所形成的阱区的一个边缘自对准。
4.根据权利要求1所述的半导体装置，其特征在于，所述装置进一步包括：在所述半导体衬底中的浅沟槽隔离区域。
5.根据权利要求1所述的半导体装置，其特征在于，所述第一阻挡物的厚度为至少
6.一种半导体装置，其特征在于，包括：
半导体衬底上的栅极结构；
形成在所述栅极结构上的图案化的第一牺牲物；
形成在所述半导体衬底和所述第一牺牲物上的第二牺牲物，其中所述第一牺牲物和所述第二牺牲物能够分别在不同的条件下被去除至少一部分，所述第二牺牲物具有开口，所述开口暴露出所述半导体衬底的至少一部分以及所述第一牺牲物的至少一部分；以及
所述开口暴露形成在所述半导体衬底中的阱区。
7.根据权利要求6所述的半导体装置，其特征在于，所述第一牺牲物和所述第二牺牲物能够分别在不同的刻蚀液中被去除至少一部分。
8.根据权利要求6所述的半导体装置，其特征在于，所述第一牺牲物和所述第二牺牲物分别为第一光刻胶和第二光刻胶，其中所述第一光刻胶和所述第二光刻胶分别对不同波长的光具有敏感性。
9.根据权利要求6所述的半导体装置，其特征在于，所述栅极的一个边缘与所形成的阱区的一个边缘自对准。
10.一种半导体装置制造方法，其特征在于，包括：
在半导体衬底上依次形成绝缘层和多晶硅层；
在所述多晶硅层上形成图案化的第一阻挡物，并且以所述第一阻挡物为掩模进行刻蚀，形成栅极结构；
在所述半导体衬底和所述第一阻挡物上形成第二阻挡物；
对所述第二阻挡物进行刻蚀形成开口，使得所述开口露出所述半导体衬底的至少一部分以及所述第一阻挡物的至少一部分；
利用所述第一和第二阻挡物作为掩模，从所述开口向所述半导体衬底进行离子注入形成阱区。
11.根据权利要求10所述的半导体装置制造方法，其特征在于，所述第一阻挡物与所述第二阻挡物能够分别在不同的条件下被去除至少一部分。
12.根据权利要求10或11所述的半导体装置制造方法，所述第一阻挡物和所述第二阻挡物分别为第一光刻胶和第二光刻胶，其中所述第一光刻胶和所述第二光刻胶分别对不同波长的光具有敏感性。
13.根据权利要求10所述的半导体装置制造方法，其特征在于，在利用所述第一和第二阻挡物作为掩模，从所述开口向所述半导体衬底进行离子注入形成阱区之后，还包括：去除所述第一阻挡物和所述第二阻挡物。
14.根据权利要求10所述的半导体装置制造方法，其特征在于，在半导体衬底上依次形成绝缘层和多晶硅层之前，还包括：对所述半导体衬底进行浅沟槽隔离。
15.根据权利要求10所述的半导体装置制作方法，其特征在于，所述第一阻挡物的厚度为至少
16.根据权利要求10所述的半导体装置制作方法，其特征在于，所述栅极的一个边缘与所形成的阱区的一个边缘自对准。
CN201410495194.7A 2014-09-25 2014-09-25 一种半导体装置及其制造方法 Active CN104362160B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410495194.7A CN104362160B (zh) 2014-09-25 2014-09-25 一种半导体装置及其制造方法
US14/863,861 US20160093649A1 (en) 2014-09-25 2015-09-24 Semiconductor device and related manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410495194.7A CN104362160B (zh) 2014-09-25 2014-09-25 一种半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN104362160A true CN104362160A (zh) 2015-02-18
CN104362160B CN104362160B (zh) 2017-08-25

Family

ID=52529405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410495194.7A Active CN104362160B (zh) 2014-09-25 2014-09-25 一种半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US20160093649A1 (zh)
CN (1) CN104362160B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910252A (zh) * 2017-11-10 2018-04-13 上海华力微电子有限公司 一种部分侧墙刻蚀改善白色像素的方法
CN114709136A (zh) * 2022-06-07 2022-07-05 广州粤芯半导体技术有限公司 Ldmos器件的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200302567A (en) * 2002-01-10 2003-08-01 Hynix Semiconductor Inc Image sensor and method for fabricating the same
CN1467856A (zh) * 2002-06-10 2004-01-14 ������������ʽ���� 半导体装置及其制造方法
KR20060076387A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서의 제조 방법
CN1819227A (zh) * 2004-12-30 2006-08-16 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
CN1992222A (zh) * 2005-12-29 2007-07-04 东部电子股份有限公司 用于制造cmos图像传感器的方法
CN101471357A (zh) * 2007-12-27 2009-07-01 东部高科股份有限公司 图像传感器及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544957B1 (ko) * 2003-09-23 2006-01-24 동부아남반도체 주식회사 시모스 이미지 센서의 제조방법
KR100672668B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
US7344910B2 (en) * 2005-09-27 2008-03-18 Omnivision Technologies, Inc. Self-aligned photodiode for CMOS image sensor and method of making
US20110177650A1 (en) * 2010-01-15 2011-07-21 Omnivision Technologies, Inc. Cmos image sensor with self-aligned photodiode implants
KR101800441B1 (ko) * 2010-10-22 2017-11-22 삼성전자주식회사 반도체 소자의 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200302567A (en) * 2002-01-10 2003-08-01 Hynix Semiconductor Inc Image sensor and method for fabricating the same
CN1467856A (zh) * 2002-06-10 2004-01-14 ������������ʽ���� 半导体装置及其制造方法
KR20060076387A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서의 제조 방법
CN1819227A (zh) * 2004-12-30 2006-08-16 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
CN1992222A (zh) * 2005-12-29 2007-07-04 东部电子股份有限公司 用于制造cmos图像传感器的方法
CN101471357A (zh) * 2007-12-27 2009-07-01 东部高科股份有限公司 图像传感器及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910252A (zh) * 2017-11-10 2018-04-13 上海华力微电子有限公司 一种部分侧墙刻蚀改善白色像素的方法
CN114709136A (zh) * 2022-06-07 2022-07-05 广州粤芯半导体技术有限公司 Ldmos器件的制备方法

Also Published As

Publication number Publication date
CN104362160B (zh) 2017-08-25
US20160093649A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
KR101150639B1 (ko) 반도체 소자의 패턴 형성 방법
JP2008181970A (ja) アライメントマーク形成方法、アライメント方法、半導体装置の製造方法および固体撮像装置の製造方法
US20150270144A1 (en) Patterned structure of semiconductor device and method for fabricating the same
CN103839957A (zh) Coms图像传感器及其制作方法
CN104362160A (zh) 一种半导体装置及其制造方法
CN102024691B (zh) 栅极结构形成方法
US20090325106A1 (en) Method for Implant Imaging with Spin-on Hard Masks
US20130045591A1 (en) Negative tone develop process with photoresist doping
JP2009239030A (ja) 半導体装置の製造方法
CN103839769A (zh) 形成图案的方法
KR20090103520A (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
CN103578917B (zh) 一种用于缩小金属硬掩膜层的关键尺寸的方法
JP5169575B2 (ja) フォトマスクパターンの作成方法
KR20130023146A (ko) 기판 상에 반도체 컴포넌트들을 생성하기 위한 방법, 및 반도체 컴포넌트들을 포함하는 기판
US20120052615A1 (en) Method and structure for reducing dark current in a cmos image sensor
KR100835430B1 (ko) 반도체 소자의 듀얼 게이트 전극 형성 방법
WO2015112282A1 (en) Double patterning method of forming semiconductor active areas and isolation regions
TWI592759B (zh) 結構上的光阻圖案製程
KR100520153B1 (ko) 반도체소자의 미세패턴 형성방법
CN107068706A (zh) Cmos图像传感器的制造方法
KR100521429B1 (ko) 반도체 소자 제조 방법
KR20100079576A (ko) 반도체 소자의 제조방법
JP2000252190A (ja) 半導体装置のアライメントマーク
CN117174659A (zh) 晶体管的制造方法
JP2014096477A (ja) マスクパターン作成方法、半導体装置の製造方法およびマスクパターン作成プログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant