CN102024691B - 栅极结构形成方法 - Google Patents
栅极结构形成方法 Download PDFInfo
- Publication number
- CN102024691B CN102024691B CN2009101962065A CN200910196206A CN102024691B CN 102024691 B CN102024691 B CN 102024691B CN 2009101962065 A CN2009101962065 A CN 2009101962065A CN 200910196206 A CN200910196206 A CN 200910196206A CN 102024691 B CN102024691 B CN 102024691B
- Authority
- CN
- China
- Prior art keywords
- layer
- per minute
- metal silicide
- cubic centimeters
- standard cubic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种栅极结构形成方法，包括：提供衬底；在所述衬底表面依次形成栅介质层、多晶硅层、金属硅化物层和硬掩膜层；在所述硬掩膜层表面形成光刻胶图形，所述光刻胶图形与栅极对应；以所述光刻胶图形为掩膜，采用等离子体刻蚀工艺，依次刻蚀硬掩膜层、金属硅化物层和多晶硅层，形成栅极；且所述金属硅化物层的宽度小于多晶硅层；对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火。本发明采用等离子体工艺去除一部分金属硅化物层，能够与刻蚀硬掩膜层和多晶硅层的工艺结合，选择同样的刻蚀设备，集成在同一刻蚀工艺中，节约半导体工艺步骤，提高了生产效率。
Description
技术领域
本发明涉及半导体制造领域，特别涉及栅极结构形成方法。
背景技术
目前，超大规模集成电路(VLSI)已发展到每单片上制造100,000个以上元件的集成度，对这种电路除了要求新的电路设计、新的器件结构与工艺等外，还必须进一步减少器件的几何尺寸。
因此，通常用来作为低阻栅的Au、Ag、Al和多晶硅等已不适应上述要求。Al具有高电导等优点，但由于Al在硅中的渗透及电迁移等问题，容易出现由于Al渗透引起的短路现象；多晶硅常作为MOS电路中栅极，但其电阻率较高(约10-3Ωcm)，当线宽缩小到1um时，大的时间常数RC会影响电路的速度。
为了解决这个问题，金属硅化物工艺已经成为近期的超高速CMOS逻辑大规模集成电路的关键制造工艺之一，在例如公开号为CN1937177的中国专利申请中还能发现更多关于金属硅化物工艺的相关信息，并广泛应用于栅极结构工艺。
现有的金属硅化物工艺在形成栅极结构时通常包括如下步骤，参考图1所述：
步骤S101，在衬底表面形成栅介质层；
步骤S102，在所述栅介质层表面依次形成多晶硅层、金属硅化物层和硬掩膜层；
步骤S103，在所述硬掩膜层表面形成与栅极结构对应的光刻胶图形，以所述光刻胶图形为掩膜，依次刻蚀硬掩膜层、金属硅化物层和多晶硅层，形成栅极结构。
上述的刻蚀工艺通常会采用等离子体刻蚀，由于等离子体对金属硅化物层、多晶硅层以及栅介质层都会产生损伤，多晶硅层的损伤会导致晶体管的可靠性下降，使得工作一定时间的晶体管的阈值电压、饱和电流以及跨导等关键电学特性偏移；栅介质层的损伤会使得晶体管在工作时电子会从栅介质层流失，最终导致晶体管失效。
发明内容
本发明解决的技术问题是修复栅极结构的损伤。
为解决上述问题，本发明提供一种栅极结构形成方法，包括：提供衬底；所述衬底表面依次形成栅介质层、多晶硅层、金属硅化物层和硬掩膜层；在所述硬掩膜层表面形成光刻胶图形，所述光刻胶图形与栅极对应；以所述光刻胶图形为掩膜，采用等离子体刻蚀工艺，依次刻蚀硬掩膜层、金属硅化物层和多晶硅层，形成栅极；且所述金属硅化物层的宽度小于多晶硅层；对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火。
可选的，所述栅介质层材料为氧化硅。
可选的，所述栅介质层厚度为10埃至200埃。
可选的，所述金属硅化物材料为硅化钨、硅化钛、硅化钴或者硅化镍。
可选的，所述金属硅化物的厚度为300埃至3000埃。
可选的，所述刻蚀硬掩膜层的工艺参数为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至150瓦，CHF3流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CH2F2流量为每分钟25标准立方厘米至每分钟50标准立方厘米，O2流量为每分钟20标准立方厘米至每分钟40标准立方厘米。
可选的，所述刻蚀金属硅化物层包括：以所述光刻胶图形和硬掩膜层为掩膜，刻蚀金属硅化物层直至暴露出多晶硅层；采用金属硅化物层和多晶硅层选择刻蚀比比较高的工艺，刻蚀去除部分宽度的金属硅化物层。
可选的，以所述光刻胶图形和硬掩膜层为掩膜，刻蚀金属硅化物层直至暴露出多晶硅层的具体工艺参数为：刻蚀设备的腔体压力为2毫托至10毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米至每分钟60标准立方厘米，He和O2的混合气体流量为每分钟5标准立方厘米至每分钟15标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
可选的，采用金属硅化物层和多晶硅层选择刻蚀比比较高的工艺，刻蚀去除部分宽度的金属硅化物层的具体工艺参数为：刻蚀设备的腔体压力为2毫托至10毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米(SCCM)至每分钟60标准立方厘米，SF6流量为每分钟15标准立方厘米至每分钟30标准立方厘米，He和O2的混合气体流量为每分钟5标准立方厘米至每分钟15标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
可选的，采用金属硅化物层和多晶硅层选择刻蚀比比较高的工艺，刻蚀去除部分宽度的金属硅化物层的具体工艺参数为：刻蚀设备的腔体压力为5毫托，顶部射频功率为300瓦，底部射频功率为85瓦，Cl2流量为每分钟50标准立方厘米，SF6流量为每分钟20标准立方厘米，He和O2的混合气体流量为每分钟6标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
可选的，对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火工艺的退火温度为600℃至1100℃。
本发明还提供了一种栅极结构形成方法，包括：提供衬底；在所述衬底表面依次形成栅介质层、多晶硅层、金属硅化物层和硬掩膜层；在所述硬掩膜层表面形成光刻胶图形，所述光刻胶图形与栅极对应；以所述光刻胶图形为掩膜，采用等离子体刻蚀工艺，依次刻蚀硬掩膜层、金属硅化物层和多晶硅层，形成栅极；采用等离子体刻蚀技术刻蚀栅极中金属硅化物层侧壁的部分厚度；对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火。
可选的，所述栅介质层材料为氧化硅。
可选的，所述栅介质层厚度为10埃至200埃。
可选的，所述金属硅化物材料为硅化钨、硅化钛、硅化钴或者硅化镍。
可选的，所述金属硅化物的厚度为300埃至3000埃。
可选的，所述刻蚀栅极中金属硅化物层侧壁的具体工艺参数为：刻蚀设备的腔体压力为2毫托至10毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米至每分钟60标准立方厘米，SF6流量为每分钟15标准立方厘米至每分钟30标准立方厘米，He和O2的混合气体流量为每分钟5标准立方厘米至每分钟15标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
可选的，所述刻蚀栅极中金属硅化物层侧壁的具体工艺参数为：刻蚀设备的腔体压力为5毫托，顶部射频功率为300瓦，底部射频功率为85瓦，Cl2流量为每分钟50标准立方厘米，SF6流量为每分钟20标准立方厘米，He和O2的混合气体流量为每分钟6标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
可选的，对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火工艺的退火温度为600℃至1100℃。
与现有技术相比，本发明具有以下优点：本发明通过去除一部分金属硅化物层，使得金属硅化物层和多晶硅层在退火工艺中保持一致的宽度，避免出现由于金属硅化物层和多晶硅层热膨胀系数不同而出现的金属硅化物层过度膨胀阻挡后续的轻掺杂漏离子注入，从而使得轻掺杂漏离子注入位置偏移；并且本发明的采用等离子体工艺去除一部分金属硅化物层，能够与刻蚀硬掩膜层和多晶硅层的工艺结合，选择同样的刻蚀设备，集成在同一刻蚀工艺中，节约半导体工艺步骤，提高了生产效率。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1是现有的栅极结构形成方法过程图；
图2是本发明栅极结构形成方法的一实施例的流程示意图；
图3至图14为本发明栅极结构形成方法的一实施例的过程示意图；
图15是本发明栅极结构形成方法的又一实施例的流程示意图；
图16至图25为本发明栅极结构形成方法的一实施例的过程示意图。
具体实施方式
由背景技术可知，现有形成栅极结构时，通常会采用等离子体刻蚀工艺，由于等离子体对金属硅化物层、多晶硅层以及栅介质层都会产生损伤，多晶硅层的损伤会导致晶体管的可靠性下降，使得工作一定时间的晶体管的阈值电压、饱和电流以及跨导等关键电学特性偏移；栅介质层的损伤会导致晶体管在工作时电子会从栅介质层流失，最终导致晶体管失效。
为此，本发明的发明人经过大量的实验，提出一种先进的栅极结构形成方法，包括：
提供衬底；
在所述衬底表面依次形成栅介质层、多晶硅层、金属硅化物层和硬掩膜层；
在所述硬掩膜层表面形成光刻胶图形，所述光刻胶图形与栅极对应；
以所述光刻胶图形为掩膜，采用等离子体刻蚀工艺，依次刻蚀硬掩膜层、金属硅化物层和多晶硅层，形成栅极；且所述金属硅化物层的宽度小于多晶硅层；
对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火。
可选的，所述栅介质层材料为氧化硅。
可选的，所述栅介质层厚度为10埃至200埃。
可选的，所述金属硅化物材料为硅化钨、硅化钛、硅化钴或者硅化镍。
可选的，所述金属硅化物的厚度为300埃至3000埃。
可选的，所述刻蚀硬掩膜层的工艺参数为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至150瓦，CHF3流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CH2F2流量为每分钟25标准立方厘米至每分钟50标准立方厘米，O2流量为每分钟20标准立方厘米至每分钟40标准立方厘米。
可选的，所述刻蚀金属硅化物层包括：以所述光刻胶图形和硬掩膜层为掩膜，刻蚀金属硅化物层直至暴露出多晶硅层；采用金属硅化物层和多晶硅层选择刻蚀比比较高的工艺，刻蚀去除部分宽度的金属硅化物层。
可选的，以所述光刻胶图形和硬掩膜层为掩膜，刻蚀金属硅化物层直至暴露出多晶硅层的具体工艺参数为：刻蚀设备的腔体压力为2毫托至10毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米至每分钟60标准立方厘米，He和O2的混合气体流量为每分钟5标准立方厘米至每分钟15标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
可选的，采用金属硅化物层和多晶硅层选择刻蚀比比较高的工艺，刻蚀去除部分宽度的金属硅化物层的具体工艺参数为：刻蚀设备的腔体压力为2毫托至10毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米(SCCM)至每分钟60标准立方厘米，SF6流量为每分钟15标准立方厘米至每分钟30标准立方厘米，He和O2的混合气体流量为每分钟5标准立方厘米至每分钟15标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
可选的，采用金属硅化物层和多晶硅层选择刻蚀比比较高的工艺，刻蚀去除部分宽度的金属硅化物层的具体工艺参数为：刻蚀设备的腔体压力为5毫托，顶部射频功率为300瓦，底部射频功率为85瓦，Cl2流量为每分钟50标准立方厘米，SF6流量为每分钟20标准立方厘米，He和O2的混合气体流量为每分钟6标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
可选的，对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火工艺的退火温度为600℃至1100℃。
本发明的发明人经过大量的实验，还提出一种先进的栅极结构形成方法，包括：
提供衬底；
在所述衬底表面依次形成栅介质层、多晶硅层、金属硅化物层和硬掩膜层；
在所述硬掩膜层表面形成光刻胶图形，所述光刻胶图形与栅极对应；
以所述光刻胶图形为掩膜，采用等离子体刻蚀工艺，依次刻蚀硬掩膜层、金属硅化物层和多晶硅层，形成栅极；
采用等离子体刻蚀技术刻蚀栅极中金属硅化物层侧壁的部分厚度；
对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火。
可选的，所述栅介质层材料为氧化硅。
可选的，所述栅介质层厚度为10埃至200埃。
可选的，所述金属硅化物材料为硅化钨、硅化钛、硅化钴或者硅化镍。
可选的，所述金属硅化物的厚度为300埃至3000埃。
可选的，所述刻蚀栅极中金属硅化物层侧壁的具体工艺参数为：刻蚀设备的腔体压力为2毫托至10毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米至每分钟60标准立方厘米，SF6流量为每分钟15标准立方厘米至每分钟30标准立方厘米，He和O2的混合气体流量为每分钟5标准立方厘米至每分钟15标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
可选的，所述刻蚀栅极中金属硅化物层侧壁的具体工艺参数为：刻蚀设备的腔体压力为5毫托，顶部射频功率为300瓦，底部射频功率为85瓦，Cl2流量为每分钟50标准立方厘米，SF6流量为每分钟20标准立方厘米，He和O2的混合气体流量为每分钟6标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
可选的，对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火工艺的退火温度为600℃至1100℃。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实现方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2是本发明栅极结构形成方法的一实施例的流程示意图，图3至图14为本发明栅极结构形成方法的一实施例的过程示意图。下面结合图2至图14对本发明的栅极结构形成方法进行说明。
本发明的栅极结构形成方法包括步骤：
步骤S201，提供衬底。
参考图3所示，提供一半导体基底100，所述半导体基底100较好的是半导体硅，可以为n型或者P型半导体，也可以是绝缘体上硅等，所述半导体基底100可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
步骤S202，在所述衬底表面依次形成栅介质层、多晶硅层、金属硅化物层和硬掩膜层。
参考图4，在所述衬底100表面形成栅介质层110。
在本实施例中，所述栅介质层110材料为氧化硅，所述栅介质层110厚度为10埃至200埃，所述栅介质层110的形成方法可以是本领域公知的栅氧层形成方法，例如：衬底100表面的硅氧化法形成栅介质层110或者化学气相沉积法沉积氧化硅形成栅介质层110。
参考图5，在所述栅介质层110表面形成多晶硅层120。
所述多晶硅层120的厚度为400埃至3000埃，所述多晶硅层120的形成方法可以是化学气相沉积法，所述多晶硅层120能够与栅介质层110有很好的附着性并且所述多晶硅层120有着较好的耐高温特性。
参考图6，在所述多晶硅层120表面形成金属硅化物层130。
由背景可知，所述金属硅化物层130具有电阻率较低的优点，能够提高电路的速度。
所述金属硅化物层130厚度为300埃至3000埃，所述金属硅化物层130材料可以为硅化钨、硅化钛、硅化钴或者硅化镍。
在本实施例中，以金属硅化物材料为硅化钨做示范性说明。所述硅化钨的形成工艺可以是化学气相沉积工艺，反应气体选用WF6和二氯硅烷(SiH2Cl2)，反应形成硅化钨。
参考图7，在所述金属硅化物层130表面形成硬掩膜层140。
所述硬掩膜层140厚度为500埃至3000埃，所述硬掩膜层140材料为氮化硅或者氮碳化硅，所述硬掩膜层140的形成工艺可以是现有的化学气相沉积工艺，在这里不再赘述。
参考图8，如步骤S203所述，在所述硬掩膜层140表面形成光刻胶图形150，所述光刻胶图形150与栅极对应。
具体包括，在所述硬掩膜层140表面旋涂光刻胶，接着通过曝光将掩膜版上的与栅极对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成光刻胶图形150。
需特别指出的是，在其他实施例中，在所述硬掩膜层140表面形成光刻胶图形150步骤之前，通常还会在所述硬掩膜层140表面形成底部抗反射层(Bottom Anti-Reflective Coating，BARC)，所述底部抗反射层的作用主要为：防止光线通过光刻胶后在晶圆界面发生反射，避免反射的光线会与入射光发生干涉，使得光刻胶能均匀曝光。
步骤S204，以所述光刻胶图形150为掩膜，采用等离子体刻蚀工艺，依次刻蚀硬掩膜层140、金属硅化物层130和多晶硅层120，形成栅极；且所述金属硅化物层130的宽度小于多晶硅层120。
参考图9，所述刻蚀硬掩膜层140的工艺参数为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至150瓦，CHF3流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CH2F2流量为每分钟25标准立方厘米至每分钟50标准立方厘米，O2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，以上述工艺参数刻蚀硬掩膜层140直至暴露出金属硅化物层。
所述刻蚀金属硅化物层包括如下步骤：以所述光刻胶图形150和硬掩膜层140为掩膜，刻蚀金属硅化物层130直至暴露出多晶硅层120；采用金属硅化物层130和多晶硅层120选择刻蚀比比较高的工艺，刻蚀去除部分宽度的金属硅化物层130。
参考图10，以所述光刻胶图形150和硬掩膜层140为掩膜，刻蚀金属硅化物层130直至暴露出多晶硅层120的工艺参数为：刻蚀设备的腔体压力为2毫托至10毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米至每分钟60标准立方厘米，He和O2的混合气体(He的体积百分比含量为70％，O2的体积百分比含量为30％)流量为每分钟5标准立方厘米至每分钟15标准立方厘米，以上述工艺参数，刻蚀刻蚀金属硅化物层130直至暴露出多晶硅层120。
参考图11，采用金属硅化物层130和多晶硅层120选择刻蚀比比较高的工艺，刻蚀去除部分宽度的金属硅化物层130。
具体的工艺参数包括：刻蚀设备的腔体压力为2毫托至10毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米(SCCM)至每分钟60标准立方厘米，SF6流量为每分钟15标准立方厘米至每分钟30标准立方厘米，He和O2的混合气体(He的体积百分比含量为70％，O2的体积百分比含量为30％)流量为每分钟5标准立方厘米至每分钟15标准立方厘米，采用上述刻蚀工艺去除大约100埃厚度的金属硅化物层130侧壁。
本发明人经过进一步的实验，得出比较优选的金属硅化物层130和多晶硅层120选择刻蚀比高的工艺参数：刻蚀设备的腔体压力为5毫托，顶部射频功率为300瓦，底部射频功率为85瓦，Cl2流量为每分钟50标准立方厘米，SF6流量为每分钟20标准立方厘米，He和O2的混合气体(He的体积百分比含量为70％，O2的体积百分比含量为30％)流量为每分钟6标准立方厘米。
需要特别指出的是，以所述光刻胶图形150和硬掩膜层140为掩膜，刻蚀金属硅化物层130直至暴露出多晶硅层120；采用金属硅化物层130和多晶硅层120选择刻蚀比比较高的工艺，刻蚀去除部分宽度的金属硅化物层130步骤可以与刻蚀硬掩膜层140工艺以及后续的刻蚀多晶硅层120的工艺选择同样的刻蚀设备，集成在同一刻蚀工艺中，节约半导体工艺步骤。
参考图12，以所述光刻胶图形150和硬掩膜层140为掩膜，刻蚀多晶硅层120直至暴露出栅介质层110。
具体的工艺参数包括：刻蚀设备的腔体压力为20毫托至40毫托，顶部射频功率为100瓦至150瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米至每分钟60标准立方厘米，HBr流量为每分钟150标准立方厘米至每分钟200标准立方厘米，He和O2的混合气体(He的体积百分比含量为70％，O2的体积百分比含量为30％)流量为每分钟5标准立方厘米至每分钟15标准立方厘米。
本发明人经过进一步的实验，得到比较优选的刻蚀工艺参数为：刻蚀设备的腔体压力为30毫托，顶部射频功率为120瓦，底部射频功率为80瓦，Cl2流量为每分钟30标准立方厘米，HBr流量为每分钟170标准立方厘米，He和O2的混合气体(He的体积百分比含量为70％，O2的体积百分比含量为30％)流量为每分钟10标准立方厘米。
并且为了保证多晶硅层120刻蚀完全，刻蚀多晶硅120的工艺还会执行过刻蚀工艺以保证多晶硅层120刻蚀完全。
所述过刻蚀工艺具体参数包括：刻蚀设备的腔体压力为40毫托至80毫托，顶部射频功率为200瓦至250瓦，底部射频功率为20瓦至100瓦，HBr流量为每分钟150标准立方厘米至每分钟250标准立方厘米，He和O2的混合气体(He的体积百分比含量为70％，O2的体积百分比含量为30％)流量为每分钟10标准立方厘米至每分钟20标准立方厘米。
参考图13，刻蚀完多晶硅层120之后，去除光刻胶图形150。
所述去除光刻胶图形150的工艺可以为化学试剂去除工艺或者灰化工艺去除。
在本实施例中，以灰化工艺去除做示范性说明。
具体地，灰化工艺参数为：刻蚀设备腔体压力为50毫托至150毫托，射频功率为400瓦至800瓦，O2流量为每分钟200标准立方厘米至每分钟500标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟100标准立方厘米，直至去除光刻胶图形150。
参考图14，如步骤S205所述，对金属硅化物层130、多晶硅层120、栅介质层110以及衬底100进行退火。
由背景技术可知，等离子体刻蚀中的等离子体对金属硅化物层、多晶硅层以及栅介质层都会产生一定的损伤，多晶硅层的损伤会导致晶体管的可靠性下降，使得工作一定时间的晶体管的阈值电压和饱和电流偏移；栅介质层的损伤会导致晶体管在工作时电子会从栅介质层流失，导致晶体管失效。
为此，本发明的发明人对金属硅化物层130、多晶硅层120、栅介质层110以及衬底100进行退火，用于修复被等离子体损伤的金属硅化物层130、多晶硅层120、栅介质层110以及衬底100的晶格结构，恢复金属硅化物层130、多晶硅层120、栅介质层110以及衬底100的性能。
所述退火工艺可以为管式炉退火、脉冲退火或者快速热处理退火。作为本实施例的一个实施方式，所述离子退火为快速热处理退火。所述退火温度为600℃至1100℃，具体温度例如600℃、700℃、800℃、900℃、1000℃、1050℃、1060℃、1070℃、1080℃、1090℃或1100℃等；退火时间为10至100秒，具体例如10秒、20秒、30秒、40秒、50秒、60秒、70秒、80秒、90秒或100秒等。作为本实施例的优选方案，退火温度可选1070℃，退火时间为20.5秒。
由之前叙述可知，所述金属硅化物层130与多晶硅层120热膨胀系数并不相同，在退火工艺之后，所述金属硅化物层130会有一定的形变，使得所述金属硅化物层130的宽度大于多晶硅层120，本发明通过去除一定厚度的金属硅化物层130侧壁，之后再采取退火工艺修复金属硅化物层130、多晶硅层120、栅介质层110以及衬底100的晶格结构，使得金属硅化物层130与栅介质层110的宽度一致，避免出现金属硅化物层130阻挡后续的轻掺杂漏离子注入，导致轻掺杂漏离子注入位置偏移现象出现。
本发明还提供一种栅极结构形成方法，图15是本发明栅极结构形成方法的又一实施例的流程示意图，图16至图25为本发明栅极结构形成方法的又一实施例的过程示意图。下面结合图15至图25对本发明的栅极结构形成方法进行说明。
步骤S301，提供衬底。
参考图16所示，提供一半导体基底200，所述半导体基底200较好的是半导体硅，可以为n型或者P型半导体，也可以是绝缘体上硅等，所述半导体基底200可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
步骤S302，在所述衬底200表面依次形成栅介质层、多晶硅层、金属硅化物层和硬掩膜层。
参考图17，在所述衬底200表面形成栅介质层210。
在本实施例中，所述栅介质层210材料为氧化硅，所述栅介质层210厚度为10埃至200埃，所述栅介质层210的形成方法可以是本领域公知的栅氧层形成方法，例如：衬底200表面的硅氧化法形成栅介质层210或者化学气相沉积法沉积氧化硅形成栅介质层210。
参考图18，在所述栅介质层210表面形成多晶硅层220。
所述多晶硅层220的厚度为400埃至3000埃，所述多晶硅层220的形成方法可以是化学气相沉积法，所述多晶硅层220能够与栅介质层210有很好的附着性并且所述多晶硅层220有着较好的耐高温特性。
参考图19，在所述多晶硅层220表面形成金属硅化物层230。
由背景可知，所述金属硅化物层230具有电阻率较低的优点，能够提高电路的速度。
所述金属硅化物层230厚度为300埃至3000埃，所述金属硅化物层230材料可以为硅化钨、硅化钛、硅化钴或者硅化镍。
在本实施例中，以金属硅化物材料为硅化钨做示范性说明。所述硅化钨的形成工艺可以是化学气相沉积工艺，反应气体选用WF6和二氯硅烷(SiH2Cl2)，反应形成硅化钨。
参考图20，在所述金属硅化物层230表面形成硬掩膜层240。
所述硬掩膜层240厚度为500埃至3000埃，所述硬掩膜层240材料为氮化硅或者氮碳化硅，所述硬掩膜层240的形成工艺可以是现有的化学气相沉积工艺，在这里不再赘述。
步骤S303，在所述硬掩膜层240表面形成光刻胶图形，所述光刻胶图形与栅极对应。
参考图21，在所述硬掩膜层240表面形成光刻胶图形250。
具体包括，在所述硬掩膜层240表面旋涂光刻胶，接着通过曝光将掩膜版上的与栅极对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成光刻胶图形250。
需特别指出的是，在其他实施例中，在所述硬掩膜层240表面形成光刻胶图形250步骤之前，通常还会在所述硬掩膜层240表面形成底部抗反射层(Bottom Anti-Reflective Coating，BARC)，所述底部抗反射层的作用主要为：防止光线通过光刻胶后在晶圆界面发生反射，避免反射的光线会与入射光发生干涉，使得光刻胶能均匀曝光。
参考图22，如步骤S304所述，以所述光刻胶图形250为掩膜，采用等离子体刻蚀工艺，依次刻蚀硬掩膜层240、金属硅化物层230和多晶硅层220，形成栅极260。
所述等离子体刻蚀工艺为采用等离子化的刻蚀气体去除多余的硬掩膜层240、金属硅化物层230和多晶硅层220，在本实施例中，选用等离子体刻蚀技术，采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或者几种作为刻蚀气体刻蚀硬掩膜层240、金属硅化物层230和多晶硅层220。
由于等离子体刻蚀中会有物理轰击作用存在，金属硅化物层230、多晶硅层220以及栅介质层210会在等离子体刻蚀刻蚀过程中形成一定的损伤，现有的工艺会在等离子体刻蚀之后对金属硅化物层230、多晶硅层220以及栅介质层210进行退火，通过退火工艺来修复金属硅化物层230、多晶硅层220以及栅介质层210的损伤。
但是，本发明的发明人经过大量的实验发现，所述金属硅化物层230与多晶硅层220热膨胀系数并不相同，在退火工艺之后，所述金属硅化物层230会有一定的形变，使得所述金属硅化物层230的宽度大于多晶硅层220，上述的现象会导致后续的轻掺杂漏(Lightly-Doped Drain，LDD)离子注入被形变的金属硅化物层230阻挡，导致轻掺杂漏离子注入位置偏移。
为此，本发明的发明人经过进一步的实验，提出一种优化的工艺，参考图23，如步骤S305所述，采用等离子体刻蚀技术刻蚀栅极260中金属硅化物层230侧壁的部分厚度。
所述等离子体刻蚀技术选用金属硅化物层230和多晶硅层220选择刻蚀比比较高的工艺，具体工艺参数如下：刻蚀设备的腔体压力为2毫托至10毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米至每分钟60标准立方厘米，SF6流量为每分钟15标准立方厘米至每分钟30标准立方厘米，He和O2的混合气体(He的体积百分比含量为70％，O2的体积百分比含量为30％)流量为每分钟5标准立方厘米至每分钟15标准立方厘米，采用上述刻蚀工艺去除大约100埃厚度的金属硅化物层230侧壁。
本发明人经过进一步的实验，得出比较优选的金属硅化物层230和多晶硅层220选择刻蚀比高的工艺参数：刻蚀设备的腔体压力为5毫托，顶部射频功率为300瓦，底部射频功率为85瓦，Cl2流量为每分钟50标准立方厘米，SF6流量为每分钟20标准立方厘米，He和O2的混合气体(He的体积百分比含量为70％，O2的体积百分比含量为30％)流量为每分钟6标准立方厘米。
需要特别指出的是，步骤S305中的等离子体刻蚀工艺能够与步骤S304的刻蚀工艺选择同样的刻蚀设备，集成在同一刻蚀工艺中，节约半导体工艺步骤。
参考图24，去除光刻胶图形250。
所述去除光刻胶图形250的工艺可以为化学试剂去除工艺或者灰化工艺去除。
在本实施例中，以灰化工艺去除做示范性说明。
具体地，灰化工艺参数为：刻蚀设备腔体压力为50毫托至150毫托，射频功率为400瓦至800瓦，O2流量为每分钟200标准立方厘米至每分钟500标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟100标准立方厘米，直至去除光刻胶图形250。
参考图25，如步骤S306所述，对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火。
由背景技术可知，等离子体刻蚀中的等离子体对金属硅化物层、多晶硅层以及栅介质层都会产生一定的损伤，多晶硅层的损伤会导致晶体管的可靠性下降，使得工作一定时间的晶体管的阈值电压和饱和电流偏移；栅介质层的损伤会导致晶体管在工作时电子会从栅介质层流失，导致晶体管失效。
为此，本发明的发明人对金属硅化物层230、多晶硅层220、栅介质层210以及衬底200进行退火，用于修复被等离子体损伤的金属硅化物层230、多晶硅层220、栅介质层210以及衬底200的晶格结构，恢复金属硅化物层230、多晶硅层220、栅介质层210以及衬底200的性能。
所述退火工艺可以为管式炉退火、脉冲退火或者快速热处理退火。作为本实施例的一个实施方式，所述离子退火为快速热处理退火。所述退火温度为600℃至1100℃，具体温度例如600℃、700℃、800℃、900℃、1000℃、1050℃、1060℃、1070℃、1080℃、1090℃或1100℃等；退火时间为10至100秒，具体例如10秒、20秒、30秒、40秒、50秒、60秒、70秒、80秒、90秒或100秒等。作为本实施例的优选方案，退火温度可选1070℃，退火时间为20.5秒。
由之前叙述可知，所述金属硅化物层230与多晶硅层220热膨胀系数并不相同，在退火工艺之后，所述金属硅化物层230会有一定的形变，使得所述金属硅化物层230的宽度大于多晶硅层220，本发明通过步骤S305去除一定厚度的金属硅化物层230侧壁，之后再采取退火工艺修复金属硅化物层230、多晶硅层220、栅介质层210以及衬底200的晶格结构，使得金属硅化物层230与栅介质层210的宽度一致，避免出现金属硅化物层230阻挡后续的轻掺杂漏离子注入，导致轻掺杂漏离子注入位置偏移现象出现。
本发明通过去除一部分金属硅化物层，使得金属硅化物层和多晶硅层在退火工艺中保持一致的宽度，避免出现由于金属硅化物层和多晶硅层热膨胀系数不同而出现的金属硅化物层过度膨胀阻挡后续的轻掺杂漏离子注入，从而使得轻掺杂漏离子注入位置偏移；并且本发明的采用等离子体工艺去除一部分金属硅化物层，能够与刻蚀硬掩膜层和多晶硅层的工艺结合，选择同样的刻蚀设备，集成在同一刻蚀工艺中，节约半导体工艺步骤，提高了生产效率。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种栅极结构形成方法，其特征在于，包括如下步骤：
提供衬底；
在所述衬底表面依次形成栅介质层、多晶硅层、金属硅化物层和硬掩膜层；
在所述硬掩膜层表面形成光刻胶图形，所述光刻胶图形与栅极对应；
以所述光刻胶图形为掩膜，采用等离子体刻蚀工艺，依次刻蚀硬掩膜层、金属硅化物层和多晶硅层，形成栅极，其中所述刻蚀金属硅化物层包括：以所述光刻胶图形和硬掩膜层为掩膜，刻蚀金属硅化物层直至暴露出多晶硅层；采用金属硅化物层和多晶硅层选择刻蚀比比较高的工艺，刻蚀去除部分宽度的金属硅化物层；且所述金属硅化物层的宽度小于多晶硅层；
对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火。
2.如权利要求1所述的栅极结构形成方法，其特征在于，所述栅介质层材料为氧化硅。
3.如权利要求1所述的栅极结构形成方法，其特征在于，所述栅介质层厚度为10埃至200埃。
4.如权利要求1所述的栅极结构形成方法，其特征在于，所述金属硅化物材料为硅化钨、硅化钛、硅化钴或者硅化镍。
5.如权利要求1所述的栅极结构形成方法，其特征在于，所述金属硅化物的厚度为300埃至3000埃。
6.如权利要求1所述的栅极结构形成方法，其特征在于，所述刻蚀硬掩膜层的工艺参数为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至150瓦，CHF3流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CH2F2流量为每分钟25标准立方厘米至每分钟50标准立方厘米，O2流量为每分钟20标准立方厘米至每分钟40标准立方厘米。
7.如权利要求1所述的栅极结构形成方法，其特征在于，以所述光刻胶图形和硬掩膜层为掩膜，刻蚀金属硅化物层直至暴露出多晶硅层的具体工艺参数为：刻蚀设备的腔体压力为2毫托至10毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米至每分钟60标准立方厘米，He和O2的混合气体流量为每分钟5标准立方厘米至每分钟15标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
8.如权利要求1所述的栅极结构形成方法，其特征在于，采用金属硅化物层和多晶硅层选择刻蚀比比较高的工艺，刻蚀去除部分宽度的金属硅化物层的具体工艺参数为：刻蚀设备的腔体压力为2毫托至10毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米(SCCM)至每分钟60标准立方厘米，SF6流量为每分钟15标准立方厘米至每分钟30标准立方厘米，He和O2的混合气体流量为每分钟5标准立方厘米至每分钟15标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
9.如权利要求1所述的栅极结构形成方法，其特征在于，采用金属硅化物层和多晶硅层选择刻蚀比比较高的工艺，刻蚀去除部分宽度的金属硅化物层的具体工艺参数为：刻蚀设备的腔体压力为5毫托，顶部射频功率为300瓦，底部射频功率为85瓦，Cl2流量为每分钟50标准立方厘米，SF6流量为每分钟20标准立方厘米，He和O2的混合气体流量为每分钟6标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
10.如权利要求1所述的栅极结构形成方法，其特征在于，对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火工艺的退火温度为600℃至1100℃。
11.一种栅极结构形成方法，其特征在于，包括如下步骤：
提供衬底；
在所述衬底表面依次形成栅介质层、多晶硅层、金属硅化物层和硬掩膜层；
在所述硬掩膜层表面形成光刻胶图形，所述光刻胶图形与栅极对应；
以所述光刻胶图形为掩膜，采用等离子体刻蚀工艺，依次刻蚀硬掩膜层、金属硅化物层和多晶硅层，形成栅极；
采用等离子体刻蚀技术刻蚀栅极中金属硅化物层侧壁的部分厚度，其中刻蚀金属硅化物层的刻蚀工艺采用金属硅化物层和多晶硅层选择刻蚀比比较高的工艺；
对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火。
12.如权利要求11所述的栅极结构形成方法，其特征在于，所述栅介质层材料为氧化硅。
13.如权利要求11所述的栅极结构形成方法，其特征在于，所述栅介质层厚度为10埃至200埃。
14.如权利要求11所述的栅极结构形成方法，其特征在于，所述金属硅化物材料为硅化钨、硅化钛、硅化钴或者硅化镍。
15.如权利要求11所述的栅极结构形成方法，其特征在于，所述金属硅化物的厚度为300埃至3000埃。
16.如权利要求11所述的栅极结构形成方法，其特征在于，所述刻蚀栅极中金属硅化物层侧壁的具体工艺参数为：刻蚀设备的腔体压力为2毫托至10毫托，顶部射频功率为200瓦至500瓦，底部射频功率为50瓦至100瓦，Cl2流量为每分钟30标准立方厘米至每分钟60标准立方厘米，SF6流量为每分钟15标准立方厘米至每分钟30标准立方厘米，He和O2的混合气体流量为每分钟5标准立方厘米至每分钟15标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
17.如权利要求11所述的栅极结构形成方法，其特征在于，所述刻蚀栅极中金属硅化物层侧壁的具体工艺参数为：刻蚀设备的腔体压力为5毫托，顶部射频功率为300瓦，底部射频功率为85瓦，Cl2流量为每分钟50标准立方厘米，SF6流量为每分钟20标准立方厘米，He和O2的混合气体流量为每分钟6标准立方厘米，其中He和O2的混合气体中He的体积百分比含量为70％，O2的体积百分比含量为30％。
18.如权利要求11所述的栅极结构形成方法，其特征在于，对金属硅化物层、多晶硅层、栅介质层以及衬底进行退火工艺的退火温度为600℃至1100℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101962065A CN102024691B (zh) | 2009-09-23 | 2009-09-23 | 栅极结构形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101962065A CN102024691B (zh) | 2009-09-23 | 2009-09-23 | 栅极结构形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102024691A CN102024691A (zh) | 2011-04-20 |
| CN102024691B true CN102024691B (zh) | 2012-01-25 |
Family
ID=43865845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101962065A Expired - Fee Related CN102024691B (zh) | 2009-09-23 | 2009-09-23 | 栅极结构形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102024691B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367133B (zh) * | 2012-03-29 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 高介电常数金属栅极制造方法 |
| CN104217999B (zh) * | 2013-05-30 | 2016-12-28 | 上海华虹宏力半导体制造有限公司 | Cmos器件的制造方法 |
| CN104241103A (zh) * | 2013-06-14 | 2014-12-24 | 无锡华润上华科技有限公司 | 一种wsi复合栅的制造方法 |
| CN104752226B (zh) * | 2013-12-31 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105990112A (zh) * | 2015-01-30 | 2016-10-05 | 无锡华润上华半导体有限公司 | 半导体器件的制作方法 |
| CN106618617B (zh) * | 2015-10-30 | 2021-12-21 | 通用电气公司 | X射线探测器及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121125A (en) * | 1998-11-04 | 2000-09-19 | United Microelectronics Corp. | Method of forming polycide gate |
| KR20030002245A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 트랜지스터의 제조 방법 |
| CN101079376A (zh) * | 2006-05-22 | 2007-11-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN101217113A (zh) * | 2007-01-03 | 2008-07-09 | 海力士半导体有限公司 | 半导体器件中栅电极的形成方法 |
-
2009
- 2009-09-23 CN CN2009101962065A patent/CN102024691B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121125A (en) * | 1998-11-04 | 2000-09-19 | United Microelectronics Corp. | Method of forming polycide gate |
| KR20030002245A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 트랜지스터의 제조 방법 |
| CN101079376A (zh) * | 2006-05-22 | 2007-11-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN101217113A (zh) * | 2007-01-03 | 2008-07-09 | 海力士半导体有限公司 | 半导体器件中栅电极的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102024691A (zh) | 2011-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102024691B (zh) | 栅极结构形成方法 | |
| US7635649B2 (en) | Method for manufacturing semiconductor device | |
| CN100517576C (zh) | 半导体器件的制造方法 | |
| CN101762993B (zh) | 光刻胶的去除方法及连接孔的制造方法 | |
| US20120028471A1 (en) | Method of manufacturing a semiconductor device | |
| JP2004031944A (ja) | 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法 | |
| CN101207027B (zh) | 半导体器件的栅极形成方法 | |
| CN101207026A (zh) | 半导体器件的栅极形成方法 | |
| US20070161255A1 (en) | Method for etching with hardmask | |
| CN100561671C (zh) | 半导体器件栅极的制造方法 | |
| US6828187B1 (en) | Method for uniform reactive ion etching of dual pre-doped polysilicon regions | |
| US7338906B2 (en) | Method for fabricating semiconductor device | |
| CN101211783A (zh) | 半导体器件中形成金属图案和形成栅极电极的方法 | |
| KR20060122578A (ko) | 반도체 메모리 소자의 하드 마스크 형성방법 | |
| CN101393887B (zh) | 双镶嵌结构形成方法 | |
| CN100517652C (zh) | Cmos器件应力膜的形成方法和cmos器件 | |
| US20010051386A1 (en) | Method of manufacturing a semiconductor device | |
| CN102148146B (zh) | 栅极结构形成方法 | |
| US7629673B2 (en) | Contact etch stop film | |
| JP2004509463A (ja) | ポリゲートエッチング後の無機反射防止コーティングのドライ等方性除去 | |
| KR100221625B1 (ko) | 도선의 형성 방법 | |
| KR100384864B1 (ko) | 반도체소자의 게이트전극 형성 방법 | |
| KR100451669B1 (ko) | 반도체 플래시 메모리 셀 제조 방법 | |
| KR100370166B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH07135198A (ja) | エッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120125 Termination date: 20190923 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |