CN1279610C - 掩模式只读存储器低热预算制作工艺 - Google Patents

Abstract

一种掩模式只读存储器低热预算制作工艺，提供具有一栅氧化层于其上的基底，再于栅氧化层上形成一第一导体层，然后于基底中形成数个位线。接着，于第一导体层上形成一第二导体层，随后于基底中形成数个只读存储码。

Description

掩模式只读存储器低热预算制作工艺

技术领域

本发明是有关于一种掩模式只读存储器(mask read only memory，简称Mask ROM)制作工艺，且特别是有关于一种掩模式只读存储器低热预算(thermal budget)制作工艺。

背景技术

掩模式只读存储器是最基本的一种只读存储器。公知的掩模式只读存储器制作工艺都是先形成埋入式位线(bit line)，然后再形成栅氧化层(gate oxide)、栅层(gate layer)等。然而，栅氧化层的形成温度通常在摄氏800度以上，因此位线中的掺杂剂(dopant)常因为这样的热制作工艺而发生横向扩散(lateral diffusion)的问题。而且，随着半导体器件尺寸的不断缩小，上述热制作工艺所造成的横向扩散问题将更加严重。

所以，目前又提出一种所谓的「在栅氧化层后(post-gate oxide)」掩模式只读存储器制作工艺，主要于基底上先形成栅氧化层。然后，于栅氧化层上形成栅层，再于栅层上形成一层作为硬掩模层的氮化硅层。接着，进行蚀刻制作工艺，以去除部分氮化硅层与栅层。最后，利用离子注入法形成埋入式位线。

然而，上述「在栅氧化层后」制作工艺虽能避免热制作工艺所造成的横向扩散问题，却较公知先形成位线的方法复杂许多，且增加许多制造成本以及制作工艺时间。

发明内容

因此，本发明的目的就是提供一种掩模式只读存储器低热预算制作工艺，以降低因热制作工艺导致的位线横向扩散的问题。

本发明的又一目的是提供一种掩模式只读存储器低热预算制作工艺，以简化掩模式只读存储器制作工艺。

本发明的再一目的是提供一种掩模式只读存储器低热预算制作工艺，能够获致较大的存储单元器件裕度(device window)。

根据上述与其它目的，本发明提出一种掩模式只读存储器低热预算制作工艺，提供具有一栅氧化层于其上的基底，再于栅氧化层上形成一第一导体层，然后于基底中形成数个位线，其中第一导体层的厚度明显小于第二导体层。接着，于第一导体层上形成一第二导体层，随后于基底中形成数个只读存储码(ROM code)。

由于本发明先形成栅氧化层，再凭借离子注入法形成位线，所以能降低热预算，避免公知技术因为先形成位线，而于栅氧化层形成时发生横向扩散的问题。

而且，本发明于栅氧化层形成后，采取先形成一层较薄的第一导体层于其上，故可以保护栅氧化层，避免栅氧化层受到光刻胶层的污染。

然后，本发明于较薄的第一导体层形成后还利用光刻胶层作为掩模，进行离子注入制作工艺以形成位线，再形成第二层导体层，以完成栅层的制作。因此，本发明较公知的「在栅氧化层后」制作工艺更简单化。

此外，由于本发明可避免位线发生横向扩散，所以能够获致较大的存储单元器件裕度，有利于半导体器件小形化的发展。

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1A至图1F依照本发明一较佳实施例的一种掩模式只读存储器低热预算制作工艺的制造流程剖面图。

标号说明：

100：基底                   102：栅氧化层

104：第一导体层             106、118：光刻胶层

108、122：离子注入制作工艺  110：位线

112：第二导体层             114：硅化金属层

116：栅层                   120：开口

124：只读存储码

具体实施方式

图1A至图1F依照本发明实施例的一种掩模式只读存储器(maskread only memory，简称Mask ROM)低热预算(thermal budget)制作工艺的制造流程剖面图。

请参照图1A，先在一基底100上形成一栅氧化层(gate oxide)102，其中栅氧化层102的厚度譬如是约30埃。然后，于栅氧化层102上形成一第一导体层104，其厚度例如在50埃至200埃之间，且其材质例如是多晶硅(polysilicon)。

然后，请参照图1B，在基底100上形成一第一图案化光刻胶层106，且暴露出部分第一导体层104。此外，于光刻胶层106形成之前，可以于第一导体层104上先形成一层底抗反射涂布层(bottom antireflection coating，简称BARC)。

随后，请参照图1C，进行一埋入式位线(buried bit line)离子注入制作工艺108，以于基底100中形成埋入式位线110，其中离子注入的掺杂剂(dopant)离子例如是砷(arsenic)，而离子注入的能量例如是在40KeV至100KeV之间。

然后，请参照图1D，去除光刻胶层106，再于第一导体层104上形成一层第二导体层112，以形成由第一导体层104与第二导体层112所组成的栅层116，其中第二导体层112的厚度例如在400埃至700埃之间，且其材质例如是多晶硅。而于第二导体层112形成前还可以包括一预清洗制作工艺(pre-clean process)，以清洁第一导体层104的表面。随后，在第二导体层112上可形成一层硅化金属层114，其厚度约在750埃至1500埃之间，而其材质例如是硅化钨。

其后，请参照图1E，在基底100上形成具有开口120的光刻胶层118。此外，于光刻胶层118形成之前，可以于硅化金属层114上先形成一层底抗反射涂布层(未绘示)。

然后，请参照图1F，进行一只读存储码(ROM code)离子注入制作工艺122，以于基底100中形成作为只读存储码124的掺杂区，其中离子注入的掺杂剂离子例如是硼(boron)，而离子注入的能量例如是在40KeV至100KeV之间。

由上述本发明的较佳实施例可知，应用本发明至少具有下列优点：

1、本发明因为先形成栅氧化层，再凭借离子注入法形成位线，所以能降低公知因形成栅氧化层所产生的热预算，以避免位线发生横向扩散(lateral diffusion)的问题。

2、本发明于栅氧化层形成后，采取先形成一层较薄的第一导体层于其上，故可以保护栅氧化层，避免其受到污染。

3、本发明先形成栅氧化层，再形成较薄的第一导体层，接着形成位线，再形成第二层导体层，以完成栅层的制作。因此，本发明不必采用公知在栅氧化层后制作工艺(post-gate oxide process)中的硬掩模(hard mask)，即可达到降低热预算的目的，故能简化制作工艺。

4、发明凭借栅氧化层较位线先形成的方法，而可避免位线发生横向扩散，进而能够获致较大的存储单元器件裕度，有利于半导体器件小形化的发展。

虽然本发明以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书为准。

Claims (11)

1、一种掩模式只读存储器低热预算制作工艺，其特征在于：包括：

提供一基底，该基底上具有一栅氧化层；

于该栅氧化层上形成一第一导体层；

于该第一导体层上形成一第一图案化光刻胶层；

进行一第一离子注入工艺；

去除该第一图案化光刻胶层；

于该第一导体层上形成一第二导体层；

于该第二导体层上形成一第二图案化光刻胶层；

进行一第二离子注入工艺；以及

去除该第二图案化光阻层。

2、如权利要求1所述的掩模式只读存储器低热预算制作工艺，其特征在于：其中该第一导体层包括多晶硅。

3、如权利要求1所述的掩模式只读存储器低热预算制作工艺，其特征在于：其中该第一离子注入制作工艺的掺杂剂包括砷离子。

4、如权利要求1所述的掩模式只读存储器低热预算制作工艺，其特征在于：其中于该第一导体层上形成该第一图案化光刻胶层的该步骤前，还包括于该第一导体层上形成一底抗反射涂布层。

5、如权利要求1所述的掩模式只读存储器低热预算制作工艺，其特征在于：其中该第二导体层包括多晶硅。

6、如权利要求1所述的掩模式只读存储器低热预算制作工艺，其特征在于：其中该第二导体层的厚度大于该第一导体层的厚度。

7、如权利要求1所述的掩模式只读存储器低热预算制作工艺，其特征在于：还包括于该第二导体层上形成一硅化金属层。

8、如权利要求7所述的掩模式只读存储器低热预算制作工艺，其特征在于：其中该硅化金属层的材质包括硅化钨。

9、如权利要求1所述的掩模式只读存储器低热预算制作工艺，其特征在于：其中于该第一导体层上形成该第二导体层之前，还包括一预清洗制作工艺。

10、如权利要求1所述的掩模式只读存储器低热预算制作工艺，其特征在于：其中该第二离子注入制作工艺的掺杂剂包括硼离子。

11、如权利要求1所述的掩模式只读存储器低热预算制作工艺，其特征在于：其中于该第二导体层上形成该第二图案化光刻胶层的该步骤前，还包括于该第二导体层上形成一底抗反射涂布层。

Images