CN1420552A - 氮化硅只读存储器的结构与制造方法 - Google Patents
氮化硅只读存储器的结构与制造方法 Download PDFInfo
- Publication number
- CN1420552A CN1420552A CN 01136188 CN01136188A CN1420552A CN 1420552 A CN1420552 A CN 1420552A CN 01136188 CN01136188 CN 01136188 CN 01136188 A CN01136188 A CN 01136188A CN 1420552 A CN1420552 A CN 1420552A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- clearance wall
- substrate
- silicon
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种氮化硅只读存储器的结构与制造方法，其中制造方法是在基底上形成由氧化硅/氮化硅/氧化硅复合介电层与栅极导体层组成的栅极结构后，在栅极结构两侧的基底中形成一源极/漏极区。然后，在栅极结构的侧壁上形成一氧化硅间隙壁，再在氧化硅间隙壁的侧壁上形成一氮化硅间隙壁。之后，进行一清洁制作工艺洗净基底的表面，并在源极/漏极区上形成一金属硅化物层。由于氮化硅间隙壁可以保护氧化硅间隙壁，使其不受清洁制作工艺破坏，因此可以防止接点泄漏；同时，氧化硅间隙壁能够降低栅极与源极/漏极区之间的寄生电容，因此可以提升器件性能。
Description
技术领域
本发明是有关于一种非挥发性内存(Non-Volatile Memory)的结构与制造方法，且特别是有关于一种氮化硅只读存储器(Silicon NitrideRead Only Memory，NROM)的结构与制造方法。
背景技术
非挥发性内存中的电可擦除可编程只读存储器(ElectricallyErasable Programmable Read Only Memory，EEPROM)可进行多次数据的存入、读取、擦除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种内存器件。
典型的电可擦除可编程只读存储器以掺杂的复晶硅制作浮栅(Floating Gate)与控制栅(Control Gate)。当内存进行程序化(Program)时，注入浮栅的电子会均匀分布于整个复晶硅浮栅层之中。然而，当复晶硅浮栅层下方的穿隧氧化层有缺陷存在时，就容易造成器件的漏电流，影响器件的可靠度。
因此，为了解决电可擦除可编程只读存储器器件漏电流的问题，目前公知的一种方法是采用一电荷陷入层取代多晶硅浮栅，此电荷陷入层的材质例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成一种包含氧化硅/氮化硅/氧化硅(ONO)复合层在内的堆栈式(Stacked)栅极结构，具有此堆栈式栅极结构的EEPROM通称为氮化硅只读存储器(NROM)。在此器件的控制栅与源/漏极区上施加电压以进行程序化时，信道区中接近漏极区之处会产生热电子注入电荷陷入层中。由于氮化硅具有捕捉电子的特性，因此，注入电荷陷入层之中的电子并不会均匀分布在整个电荷陷入层之中，而是集中在电荷陷入层的局部区域上，并在信道方向上呈高斯分布。由于注入电荷陷入层的电子仅集中于局部的区域，因此，对于穿隧氧化层中缺陷的敏感度较小，器件漏电流的现象较不易发生。
此外，氮化硅只读存储器的另一项优点是，在进行程序化时，可以使堆栈式栅极第一侧的源/漏极区具有较高的电压，而在接近于第一侧的源/漏极区的氮化硅层中存入电子，其是在信道方向上呈高斯分布；并且也可以使堆栈式栅极第二侧的源/漏极区具有较高的电压，而在接近于第二侧的源/漏极区的氮化硅层中存入电子，其在信道方向上呈高斯分布。故而，借助改变控制栅与其两侧的源极/漏极区上所施加的电压，单一的氮化硅层之中可以存在两群电子、单一群电子或是不存在电子。因此，氮化硅只读存储器可以在单一的存储单元之中写入四种状态，为一种单一存储单元二位(2bits/cell)的闪存。
在公知的氮化硅只读存储器的制造过程中，通常会采用氧化硅或氮化硅在栅极两侧制作间隙壁，再进行其后自行对准金属硅化物制作工艺。然而，使用氧化硅制作栅极的间隙壁时，由于在进行自行对准金属硅化物制作工艺(Salicide)之前，需要先进行一清洁步骤移除栅极与基底表面的原生氧化层(Native Oxide)与杂质，而氧化硅间隙壁在此清洁步骤中也会有部分被移除，因此会使得后续形成的金属硅化物层非常接近源极/漏极延伸区(Source/Drain Extension)，而容易产生接点泄漏(Junction Leakage)的问题。另一方面，使用氮化硅制作栅极的间隙壁时，虽然不会受到金属硅化物制作工艺(Salicide)之前的清洁步骤影响，但是氮化硅的介电常数大于氧化硅，因此在栅极与源极/漏极区之间会产生较大的寄生电容(Parasitic Capacitance)，而导致器件的性能降低。
发明内容
因此，本发明的目的在于提供一种氮化硅只读存储器的结构以及制造方法，可以防止接点泄漏、降低栅极与源极/漏极区之间的寄生电容，以提升器件性能。
本发明提供一种氮化硅只读存储器的制造方法，此方法是在基底上形成由氧化硅/氮化硅/氧化硅复合介电层与栅极导体层组成的栅极结构后，在栅极结构两侧的基底中形成一源极/漏极区。然后，在栅极结构的壁上形成一第一间隙壁，再在第一间隙壁的侧壁上形成一第二间隙壁。之后，进行一清洁制作工艺洗净基底的表面，再在源极/漏极区上形成一金属硅化物层。
依照本发明实施例所述第一间隙壁的材质为氧化硅，第二间隙壁的材质为氮化硅。由于在氧化硅间隙壁(第一间隙壁)的侧壁形成有氮化硅间隙壁(第二间隙壁)，使得氧化硅间隙壁(第一间隙壁)不会在除去原生氧化层的清洁制作工艺中被破坏，因此后续形成的金属硅化物层就不会接近源极/漏极延伸区，可以防止接点泄漏。而且氧化硅的介电常数较氮化硅的介电常数小，可以减少在栅极与源极/漏极区之间的寄生电容(Parasitic Capacitance)，进而提升器件的性能。当然，第一间隙壁的材质并不限于氧化硅，也可以是介电常数小于4或氧化硅的介电常数的低介电常数材料，使栅极与源极/漏极区之间的寄生电容更小。第二间隙壁的材质并不限于氮化硅，也可以是与第一间隙壁具有不同蚀刻选择性的其它材质，只要是能够保护第一间隙壁，使其不受清洁制作工艺破坏的材质即可。
本发明提出一种氮化硅只读存储器的结构，此氮化硅只读存储器的结构至少包括基底、栅极结构、第一间隙壁、第二间隙壁、源极/漏极区以及金属硅化物层。其中，栅极结构位于基底上。第一间隙壁位于栅极结构的侧壁上。第二间隙壁位于第一间隙壁的侧壁上。源极/漏极区位于栅极结构两侧下方的基底中。金属硅化物层位于栅极结构与源极/漏极区之上。
此外，栅极结构包括栅极导体层以及位于栅极导体层与基底之间的复合介电层，此复合介电层具有氧化硅/氮化硅/氧化硅结构。而且第一间隙壁下方还包括与源极/漏极区相邻的源极/漏极延伸区。
上述的氮化硅只读存储器的结构中，第一间隙壁的材质为氧化硅，第二间隙壁的材质为氮化硅。通过氮化硅间隙壁保护氧化硅间隙壁，可使后续形成的金属硅化物层不会接近源极/漏极延伸区，而可以防止接点泄漏。而且氧化硅的介电常数较氮化硅的介电常数小，可以减少栅极与源极/漏极区之间的寄生电容，进而提升器件的性能。当然第一间隙壁的材质也可以是介电常数小于4或氧化硅的介电常数的低介电常数材料，使栅极与源极/漏极区之间的寄生电容更小。第二间隙壁的材质也可以是其它与第一间隙壁具有不同蚀刻选择性的其它材质，只要是能够保护第一间隙壁，使其不受清洁制作工艺破坏的材质即可。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明。
附图说明
图1A至图1D显示根据本发明较佳实施例的氮化硅只读存储器的制造流程剖面图。标号说明：
100：基底 102：复合介电层
104：栅极导体层 106：栅极结构
108、114：离子注入步骤 110：源极/漏极延伸区
112、118：间隙壁 116：源极/漏极区
120：导电层
具体实施方式
请参照图1B至图1D，以进一步说明本发明较佳实施例的氮化硅只读存储器的制造方法。
请参照图1A，首先提供一基底100，例如为硅基底，在此基底100上形成有一复合介电层102以及位于复合介电层102上的一栅极导体层104。复合介电层102具有由氧化硅穿隧氧化层、氮化硅电荷陷入层与氧化硅介电层所组成的氧化硅/氮化硅/氧化硅(ONO)结构。栅极导体层104的材质例如是掺杂多晶硅，形成掺杂多晶硅的方法例如是以临场(In-situ)掺杂的方式，利用化学气相沉积法以形成它。
接着，请参照图1B，利用微影与蚀刻技术定义栅极导体层104以及复合介电层102，以形成一栅极结构106。
然后，以栅极结构106为罩幕进行一离子注入步骤108，在栅极结构106两侧基底100中形成淡掺杂的源极/漏极延伸区110。对P型的氮化硅只读存储器而言，源极/漏极延伸区110所注入者例如是能量为20千电子伏特左右，注入剂量为4.5×1013离子/平方公分左右的二氟化硼(BF2 +)离子。对N型的氮化硅只读存储器而言，源极/漏极延伸区110所注入的例如是能量为35千电子伏特左右，注入剂量为4×1013离子/平方公分左右的磷(P+)离子。
接着请参照图1C，在栅极结构106的侧壁上形成间隙壁112。间隙壁112的材质例如是以四乙基正硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)为反应气体源，利用化学气相沉积法所形成的氧化硅，间隙壁112的厚度为600埃至1000埃左右。形成间隙壁112的步骤例如是先在整个基底100上沉积一层共形的介电层(未标)，接着除去部分介电层，仅在栅极结构106的侧壁上留下间隙壁112。其中，移除部分介电层的方法例如是非等向性蚀刻法，包括反应性离子蚀刻法(Reactive Ion Etching)。
然后，以间隙壁112与栅极结构106为罩幕进行一离子注入步骤114，在间隙壁112与栅极结构106两侧的基底100中形成浓掺杂的源极/漏极区116。对P型的氮化硅只读存储器而言，源极/漏极区116所注入的例如是能量为40千电子伏特左右，注入剂量为2×1015离子/平方公分左右的二氟化硼(BF2 +)离子。对N型的氮化硅只读存储器而言，源极/漏极区116所注入者例如是能量为80千电子伏特左右，注入剂量为3×1015离子/平方公分左右的砷(As+)离子。
接着请参照图1D，在间隙壁112的侧壁上形成另一个间隙壁118。间隙壁118的材质与间隙壁112的材质具有不同蚀刻选择性，且间隙壁118的材质为不会受后续移除原生氧化层制作工艺影响的材质，例如是氮化硅。间隙壁118的厚度不大于间隙壁112的厚度，例如是600埃左右。形成间隙壁118的步骤例如是先在整个基底100上形成另一层共形的介电层(未标)，接着除去部分介电层，仅在间隙壁112的侧壁上留下间隙壁118。其中，形成介电层的方法例如是化学气相沉积法，而移除部分介电层的方法例如是非等向性蚀刻法，包括反应性离子蚀刻法(Reactive Ion Etching)。
然后，进行一清洁制作工艺，移除基底100表面与栅极结构106表面的原生氧化层与杂质。此清洁制作工艺例如是先以离子轰击的方式移除基底100表面与栅极结构106表面的原生氧化层后，再使用例如氨水过氧化氢混合液(Ammonia-Hydrogen perocide Mixture，APM)与硫酸过氧化氢混合液(Surfuric acid-Hydrogen peroxide Mixture，SPM)进行清洗。
之后，在栅极结构106的顶部以及源极/漏极区116上形成一层导电层120，此导电层120的材质例如是以自行对准金属硅化物制作工艺(Salicide Process)所形成的金属硅化物。此导电层120的形成方法包括利用磁控DC溅镀的方式，将200埃至1000埃左右的耐热金属(未绘示)，例如是金属钛、钨、钴、镍、铂或是钯，沉积在整个晶圆表面，之后进行一快速热制作工艺(Rapid Thermal Process)使与基底100以与栅极结构106项部相接触的部分耐热金属与基底100以与栅极结构106顶部上的硅产生硅化反应，形成金属硅化物，即硅化钛、硅化钨、硅化钴、硅化镍或硅化钯等，接着移除未参与硅化反应耐热金属。然后，进行完成氮化硅只读存储器的制作工艺，此制作工艺为熟悉此技术者所知，在此不再赘述。
在上述实施例中，间隙壁112的材质为氧化硅，当然间隙壁112的材质也可以是介电常数小于4或氧化硅的介电常数的材质，例如是含氟硅玻璃(Flourinated Silicate Glass，FSG)、有机硅酸盐玻璃(Organosilicate Glass，OSG)、聚对-二甲苯基(Parylene)、氟化无定型碳化物(Fluorinated Amorphous Carbon，FLAC)或氢化硅倍半氧化物(Hydrogen Silsesquioxane，HSQ)等低介电常数材料，以减少栅极与源极/漏极区之间的寄生电容，进而加快器件操作速率。间隙壁118的材质当然不限定为氮化硅，也可以是氮氧化硅、磷硅玻璃或硼磷硅玻璃等不受清洗制作工艺影响的材质。
根据上述实施例，本发明另外提供一种氮化硅只读存储器器件的结构，如图1D所示。
一种氮化硅只读存储器的结构，此氮化硅只读存储器的结构包括：一基底100、一栅极结构106、一氧化硅间隙壁112、一源极/漏极区116、一氮化硅间隙壁118、一导电层120。其中，栅极结构106位于基底100上。氧化硅间隙壁112位于栅极结构106的侧壁上。氮化硅间隙壁118位于氧化硅间隙壁112的侧壁上。源极/漏极区116位于栅极结构106两侧下方的基底100中。导电层120位于栅极结构106以及间隙壁118两侧基底100中的源极/漏极区116之上。其中，栅极结构106包括一栅极导体层104以及位于栅极导体层104与基底100间的一复合介电层102，且复合介电层102具有一氧化硅/氮化硅/氧化硅结构。氧化硅间隙壁112下方还包括与源极/漏极区116相邻的一源极/漏极延伸区110。
根据本发明的较佳实施例所述，由于在氧化硅间隙壁的侧壁形成有氮化硅间隙壁，使氧化硅间隙壁不会在除去原生氧化层的清洗制作工艺中被破坏，因此后续形成的金属硅化物层就不会接近源极/漏极延伸区，可以防止接点泄漏。而且氧化硅的介电常数较小，可以减少在栅极与源极/漏极区之间的寄生电容，进而提升器件的性能。
虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书为准。
Claims (20)
1、一种氮化硅只读存储器的制造方法，其特征在于：该方法包括：
提供一基底；
在该基底上形成一堆栈式栅极结构；
在该堆栈式栅极结构两侧的基底中形成一源极/漏极区；
在该堆栈式栅极结构的侧壁上形成一氧化硅间隙壁；
在该氧化硅间隙壁的侧壁上形成一氮化硅间隙壁。
2、如权利要求1所述的氮化硅只读存储器的制造方法，其特征在于：其中该方法还包括下列步骤：
形成该氮化硅间隙壁后，进行一清洁制作工艺洗净该基底的表面；
在该源极/漏极区上形成一金属硅化物层。
3、如权利要求1所述的氮化硅只读存储器的制造方法，其特征在于：其中该氮化硅间隙壁的宽度不大于该氧化硅间隙壁。
4、如权利要求1所述的氮化硅只读存储器的制造方法，其特征在于：其中该堆栈式栅极结构包括一栅极导体层以及一复合介电层。
5、如权利要求4所述的氮化硅只读存储器的制造方法，其特征在于：其中该复合介电层包括一氧化硅/氮化硅/氧化硅结构。
6、一种氮化硅只读存储器的制造方法，其特征在于：该方法包括：
提供一基底；
在该基底上形成一复合介电层；
在该复合介电层上形成一栅极导体层；
定义该栅极导体层以及该复合介电层，以形成一栅极结构；
在该栅极结构两侧的该基底中形成一源极/漏极延伸区；
在该栅极结构的侧壁上形成一第一间隙壁，该第一间隙壁的材质的介电常数小于4；
在该第一间隙壁与该栅极结构两侧的该基底中形成一源极/漏极区；
在该第一间隙壁的侧壁上形成一第二间隙壁，该第二间隙壁的材质与该第一间隙壁具有不同的蚀刻选择性。
7、如权利要求6所述的氮化硅只读存储器的制造方法，其特征在于：其中该方法还包括下列步骤：
形成该第二间隙壁后，进行一清洁制作工艺洗净该基底的表面；
形成一金属硅化物层在该源极/漏极区上。
8、如权利要求6所述的氮化硅只读存储器的制造方法，其特征在于：其中该第二间隙壁的宽度不大于该第一间隙壁。
9、如权利要求6所述的氮化硅只读存储器的制造方法，其特征在于：其中该复合介电层包括一氧化硅/氮化硅/氧化硅层。
10、如权利要求6所述的氮化硅只读存储器的制造方法，其特征在于：其中该第一间隙壁的材质包括氧化硅。
11、如权利要求6所述的氮化硅只读存储器的制造方法，其特征在于：其中该第二间隙壁的材质包括氮化硅。
12、一种氮化硅只读存储器的结构，其特征在于：该结构包括：
一基底；
一堆栈式栅极结构，位于该基底上；
一第一间隙壁，位于该堆栈式栅极结构的侧壁上；
一第二间隙壁，位于该第一间隙壁的侧壁上；
一源极/漏极区，位于该堆栈式栅极结构两侧下方的该基底中。
13、如权利要求12所述的氮化硅只读存储器的结构，其特征在于：其中该第一间隙壁的材质的介电常数小于4。
14、如权利要求12所述的氮化硅只读存储器的结构，其特征在于：其中该第二间隙壁的材质包括氮化硅。
15、如权利要求12所述的氮化硅只读存储器的结构，其特征在于：其中该第一间隙壁的材质与该第二间隙壁的材质具有不同蚀刻选择性。
16、如权利要求12所述的氮化硅只读存储器的结构，其特征在于：其中该第一间隙壁的材质包括氧化硅。
17、如权利要求12所述的氮化硅只读存储器的结构，其特征在于：其中该堆栈式栅极结构包括：
一栅极导体层，位于该基底之上；
一复合介电层，位于该栅极导体层与该基底之间。
18、如权利要求17所述的氮化硅只读存储器的结构，其特征在于：其中该复合介电层包括一氧化硅/氮化硅/氧化硅结构。
19、如权利要求12所述的氮化硅只读存储器的结构，其特征在于：其中还包括位于该第一间隙壁下方，且与该源极/漏极区相邻的一源极/漏极延伸区。
20、如权利要求12所述的氮化硅只读存储器的结构，其特征在于：其中还包括一金属硅化物层，其位于该堆栈式栅极结构以及该第二间隙壁两侧的该源极/漏极区之上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01136188 CN1420552A (zh) | 2001-11-21 | 2001-11-21 | 氮化硅只读存储器的结构与制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01136188 CN1420552A (zh) | 2001-11-21 | 2001-11-21 | 氮化硅只读存储器的结构与制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1420552A true CN1420552A (zh) | 2003-05-28 |
Family
ID=4673479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01136188 Pending CN1420552A (zh) | 2001-11-21 | 2001-11-21 | 氮化硅只读存储器的结构与制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1420552A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1309047C (zh) * | 2004-03-26 | 2007-04-04 | 力晶半导体股份有限公司 | 非挥发性存储单元的制造方法 |
| US7387926B2 (en) | 2004-06-09 | 2008-06-17 | Dongbu Electronics Co., Ltd. | Method for manufacturing CMOS image sensor |
| CN100452302C (zh) * | 2003-11-13 | 2009-01-14 | 国际商业机器公司 | 在晶体管栅极结构上使用抗蚀刻衬里的方法和结构 |
| CN101325203B (zh) * | 2007-06-14 | 2010-12-08 | 国际商业机器公司 | 半导体结构及其形成方法 |
| CN105322013A (zh) * | 2014-07-17 | 2016-02-10 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
-
2001
- 2001-11-21 CN CN 01136188 patent/CN1420552A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100452302C (zh) * | 2003-11-13 | 2009-01-14 | 国际商业机器公司 | 在晶体管栅极结构上使用抗蚀刻衬里的方法和结构 |
| CN1309047C (zh) * | 2004-03-26 | 2007-04-04 | 力晶半导体股份有限公司 | 非挥发性存储单元的制造方法 |
| US7387926B2 (en) | 2004-06-09 | 2008-06-17 | Dongbu Electronics Co., Ltd. | Method for manufacturing CMOS image sensor |
| CN100423280C (zh) * | 2004-06-09 | 2008-10-01 | 东部亚南半导体株式会社 | 用于制造cmos图像传感器的方法 |
| CN101325203B (zh) * | 2007-06-14 | 2010-12-08 | 国际商业机器公司 | 半导体结构及其形成方法 |
| CN105322013A (zh) * | 2014-07-17 | 2016-02-10 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
| US10529856B2 (en) | 2014-07-17 | 2020-01-07 | United Microelectronics Corp. | Method of forming semiconductor device |
| CN105322013B (zh) * | 2014-07-17 | 2020-04-07 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5685951A (en) | Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system | |
| CN1133491A (zh) | 半导体器件的制造方法 | |
| CN1402337A (zh) | 铁电存储器晶体管的制造方法 | |
| CN1420552A (zh) | 氮化硅只读存储器的结构与制造方法 | |
| CN1828907A (zh) | 对称及自对准的非易失性存储器结构 | |
| CN1302525C (zh) | 用于控制掺碳氧化物薄膜的蚀刻偏差的方法 | |
| CN1591835A (zh) | 一种电可擦除可编程只读存储器单元的制造方法 | |
| CN1287447C (zh) | 非易失性存储器的制造方法 | |
| CN1571146A (zh) | 闪存的制造方法 | |
| CN1198320C (zh) | 去除多晶硅残留的方法 | |
| CN1841700A (zh) | 制造半导体器件的方法 | |
| CN1178292C (zh) | 电可擦可编程只读存储器单元及其制造方法 | |
| CN1198321C (zh) | 去除多晶硅残留的方法 | |
| CN1275322C (zh) | 只读存储器的制造方法 | |
| CN1178293C (zh) | 电可擦可编程只读存储器单元及其制造方法 | |
| CN1201389C (zh) | 一种用于防止电荷充电的氮化物只读存储器制作方法 | |
| CN1224095C (zh) | 快闪存储器的存储单元的制造方法 | |
| CN1218385C (zh) | 一种嵌入式存储器的制作方法 | |
| CN1254715C (zh) | 改善接触孔图案化的方法 | |
| CN1136617C (zh) | 具有高耦合率永久性存储器及其制造方法 | |
| CN100343980C (zh) | 非挥发性存储元件及其制造方法 | |
| CN1286180C (zh) | 防止天线效应的氮化硅只读存储器组件的结构 | |
| CN1540748A (zh) | 闪存的制造方法 | |
| CN1287422C (zh) | 形成具有圆化边角的接触窗口的方法及半导体结构 | |
| CN1521838A (zh) | 闪存的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |