CN100423280C - 用于制造cmos图像传感器的方法 - Google Patents

用于制造cmos图像传感器的方法 Download PDF

Info

Publication number
CN100423280C
CN100423280C CNB2005100769467A CN200510076946A CN100423280C CN 100423280 C CN100423280 C CN 100423280C CN B2005100769467 A CNB2005100769467 A CN B2005100769467A CN 200510076946 A CN200510076946 A CN 200510076946A CN 100423280 C CN100423280 C CN 100423280C
Authority
CN
China
Prior art keywords
film
gate electrode
self aligned
dielectric film
grid electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100769467A
Other languages
English (en)
Other versions
CN1707805A (zh
Inventor
韩昌勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DongbuAnam Semiconductor Inc
Original Assignee
DongbuAnam Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DongbuAnam Semiconductor Inc filed Critical DongbuAnam Semiconductor Inc
Publication of CN1707805A publication Critical patent/CN1707805A/zh
Application granted granted Critical
Publication of CN100423280C publication Critical patent/CN100423280C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明提供了一种制造CMOS图像传感器的方法。该方法包括在限定有光电二极管区和逻辑区的半导体层上形成栅电极，使栅氧化膜介于半导体层和栅电极之间；在栅电极的两侧形成侧壁绝缘膜，之后在栅电极和绝缘膜的整个表面上形成自对准多晶硅化物防护膜；去除在逻辑区中形成的自对准多晶硅化物防护膜；以及去除通过去除自对准多晶硅化物防护膜而暴露的侧壁绝缘膜的一部分，从而暴露栅电极的上侧表面。

Description

用于制造CMOS图像传感器的方法
本申请要求于2004年6月9日提交的韩国专利申请No.10-2004-0042207的优先权，其全部内容结合于此作为参考。
技术领域
本申请一般涉及图像传感器，具体涉及制造互补型金属氧化硅(CMOS)图像传感器的方法，这种方法能防止暗电流产生。
背景技术
图像传感器是一种半导体器件，能将光学图像转换成电学图像，可以是CMOS图像传感器或电荷耦合器件(CCD)。许多能储存和传送载流子的单独的金属氧化硅(MOS)电容器设置的彼此非常接近，以形成电荷耦合器件。CMOS图像传感器是将控制电路和信号处理单元作为外围电路的器件，具有通过CMOS技术分别相应于像素形成的MOS晶体管，且采用开关技术使得输出通过MOS晶体管顺序探测到。
已知电荷耦合器件的缺点在于：驱动方式复杂、耗电量高、由于很多掩模工艺造成制造工艺复杂、和由于妨碍设计能在这种芯片内实现的信号处理电路而造成的制造单个芯片CCD的困难。使用亚微米CMOS技术的CMOS图像传感器的持续发展意欲克服这些缺点。
存在几种不同类型的用于CMOS图像传感器的像素结构。典型的商品化类型包括：具有三个晶体管(3-T)结构的像素，包括三个基本晶体管和一个光电二极管；具有四个晶体管(4-T)结构的像素，包括四个基本晶体管和一个光电二极管。传统的3-T型CMOS图像传感器在图1中示出，其中3-T型CMOS图像传感器的单位像素包括三个晶体管和一个光电二极管PD。
参看图1，每个晶体管都包括：复位栅(gate，门)Rx，用于使聚集在光电二极管PD中的光电荷复位；驱动栅Dx，充当源跟随器缓冲放大器；和选择栅Sx，用于通过开关寻址。这里，包括光电二极管PD的光电二极管区A不包含自对准多晶硅化物，而逻辑区(即不同于光电二极管区A的区域)形成有自对准多晶硅化物。自对准多晶硅化物在形成逻辑区中使用，以便可提高晶体管Rx、Dx、和Sx的工作速度，但是由于自对准多晶硅化物将反射由光电二极管PD接收的用来复制图像的光，所以光电二极管区A中没有自对准多晶硅化物。
参看图2，示出沿图1的线I-I’的光电二极管PD和复位栅Rx，3-T型CMOS图像传感器包括：栅氧化膜2，形成在半导体层1上，该半导体层1具有高浓度p++层、p外延(p-epi)层，且场氧化膜9层叠在其中；复位栅3，形成在栅氧化膜2上；以及光电二极管杂质区(PDN)4，在复位栅3一侧形成在光电二极管区A中。n+区5在复位栅3的另一侧形成半导体层1中，隔离物(spacer)6形成在复位栅3的两侧。n-区7形成在隔离物6之下，靠近半导体层1中的n+区5。如上所述，自对准多晶硅化物膜8不能形成在光电二极管区A中，且必须专门在逻辑区中形成。这样，自对准多晶硅化物膜8被排斥在复位栅3属于光电二极管区A的区域之外，仅在复位栅3属于逻辑区的区域和n+区5中形成。
将参看图3A至图3H描述制造传统的CMOS图像传感器的方法，在3A至图3H中，每幅图都示出光电二极管区(左侧，相应于图1的线I-I’)和逻辑区(右侧，相应于图1的线II-II’)。这里，应注意，典型的图像传感器包括半导体层，该半导体层具有层叠形成的高浓度p++层和p外延层，将高浓度p++层和p外延层一起称之为半导体层10。
首先，如图3A中所示，通过利用氧化工艺(例如，热氧化工艺)在半导体层10上形成局部场氧化膜11，限定有源区(activearea)。接着，在有源区的整个表面上形成厚度约为50
Figure C20051007694600061
的基于氧化膜的栅绝缘膜12。接着，在沉积单个或多个多晶硅、钨、或类似物的导电膜后，通过使用用于形成栅电极图样的掩模在图样化工艺中穿过栅导电膜进行图样化，形成栅电极(gate electrode，门电极)13。在光电二极管区中形成的栅电极13是复位栅电极，在逻辑区中形成的栅电极13是驱动栅电极或选择栅电极。接着使用用于打开光电二极管区的离子注入掩模(未示出)注入离子，(以打开光电二极管区)，使得N型光电二极管杂质区14在半导体层10中形成，以便在复位栅电极一侧对准。此外，将低浓度杂质离子注入除光电二极管区以外的有源区，例如复位栅电极和驱动栅电极之间的半导体层10，从而形成n-区15，该n-区将成为晶体管的低浓度源/漏区。
接着，如图3B中所示，在栅绝缘膜12和栅电极13的整个表面上形成隔离物形成绝缘膜16。通过顺序沉积例如200
Figure C20051007694600062
的SiO2膜和800
Figure C20051007694600063
的SiN膜形成隔离物形成绝缘膜16。
接着，如图3C中所示，隔离物形成绝缘膜16被初始蚀刻(primarily etch)，在初始蚀刻之后保留在栅电极13的两侧处，从而形成隔离物16a。将初始蚀刻控制为具有1.62∶1的SiN∶SiO2蚀刻率。当器件尺寸减小时，栅的长度逐渐减少，造成窄线效应。窄线效应是器件电阻不规则增加的现象，执行自对准多晶硅化物工艺，以减弱窄线效应。自对准多晶硅化物是具有低电阻的材料，通过硅和金属的反应形成。特别地，包含钛的自对准多晶硅化物工艺遭受烧结现象(agglomeration phenomenon)，其中钛与硅不完全反应，由此钛和硅保持无定形。这样，为了避免这种现象，必须过蚀刻隔离物16a，以便打开栅电极13的上侧表面。典型地，在0.25μm工艺中，过蚀刻的隔离物必须具有250
Figure C20051007694600071
或更大的长度；在0.18μm工艺中，过蚀刻的隔离物必须具有500
Figure C20051007694600072
或更大的长度。
为此，如图3D中所示，隔离物16a被过蚀刻。该过蚀刻工艺通过两个步骤执行，由此在仅有选择地蚀刻SiN膜的情况下执行后初始蚀刻，以3.53∶1的SiN∶SiO2蚀刻率执行后续蚀刻。这样，完全去除SiN膜，且SiO2膜的厚度保留为25
Figure C20051007694600073
因此，栅电极13的两侧形成有绝缘膜，每个都具有75
Figure C20051007694600074
的高度，包括25
Figure C20051007694600075
的SiO2膜和50
Figure C20051007694600076
的下部栅绝缘膜12。
如上所述，为了使得自对准多晶硅化物容易形成，执行隔离物的过蚀刻，且隔离物的过蚀刻一般被逻辑工艺使用。然而，在CMOS图像传感器中，在隔离物过蚀刻期间损坏了光电二极管区的半导体层10，造成暗电流产生。
此后，如图3E中所示，将隔离物16a用作掩模，将高浓度离子注入除了光电二极管区之外的有源区中，从而形成n+区17，该n+区将成为晶体管的高浓度源/漏区，接着在所形成的整个表面上形成自对准多晶硅化物保护绝缘膜18。为了完成传统CMOS图像传感器的制造，如图3F中所示形成光致抗蚀剂19，以便覆盖光电二极管区；如图3G中所示，将光致抗蚀剂19用作掩模，对自对准多晶硅化物保护绝缘膜18进行各向同性蚀刻；最终，如图3H中所示，去除光致抗蚀剂19。尽管在图中没有示出，通过将自对准多晶硅化物保护绝缘膜18用作掩模执行自对准多晶硅化物工艺，在栅电极13和n+区17上形成自对准多晶硅化物膜。
在如上所述制造传统的CMOS图像传感器的方法中，自对准多晶硅化物必须在逻辑区中的栅电极上形成，以减少晶体管的电阻，在此情形下，必须将隔离物过蚀刻，以便打开栅电极的侧部，从而防止烧结现象，其中硅与高熔点的金属不完全反应，且保持为无定形。然而，利用传统方法，在过蚀刻工艺期间可能损坏光电二极管中的半导体层，从而造成暗电流。
发明内容
因此，本发明旨在提供一种制造CMOS图像传感器的方法，这种方法能大致消除由于现有技术的限制和缺点造成的一个或多个问题。
本发明的一个目的是提供了一种制造CMOS图像传感器的方法，该方法能防止在侧壁上进行过蚀刻工艺期间损坏光电二极管区中的半导体层。
本发明的另一目的是提供一种制造CMOS图像传感器的方法，该方法能防止光电二极管区中的半导体层损坏，从而防止暗电流产生。
在以下描述中，本发明另外的优点、目标、和特性将部分地得以阐述，且在本领域的技术人员阅读下述后，部分地将变得显而易见，或可从本发明的实施获得。通过在书面描述中特别指出的结构及其权利要求以及附图，可实现和获得本发明的目的和其它优点。
如本文中所体现和广泛描述的，为了获得与本发明目的一致的这些目标和其它优点，提供了一种制造CMOS图像传感器的方法，包括：在限定有光电二极管区和逻辑区的半导体层上形成栅电极(在具有光电二极管区和逻辑区的限定区域的半导体层上形成栅电极)，使得栅氧化膜介于半导体层和栅电极之间；在栅电极的两侧形成侧壁绝缘膜，之后在栅电极和绝缘膜的整个表面上形成自对准多晶硅化物防护膜(salicide-preventing film)；去除在逻辑区中形成的自对准多晶硅化物防护膜；以及去除通过去除自对准多晶硅化物防护膜而暴露的侧壁绝缘膜的一部分，从而暴露栅电极的上侧表面。
应当理解，本发明的上述一般性描述和下述具体描述是示范性和说明性的，目的在于提供对所要求的本发明的进一步的说明。
附图说明
附图、本发明的说明性实施例、以及描述用以说明本发明的原理，其中附图包含进来以提供对本发明的进一步的理解，且整合在本申请中并构成本发明的部分。
图1是传统的3-T型CMOS图像传感器中的单位像素的布置图；
图2是沿图1的线I-I’的截面图；
图3A-3H是示出制造传统的CMOS图像传感器的方法的截面图；以及
图4A-4H是示出根据本发明的一个实施例的制造CMOS图像传感器的方法的截面图。
具体实施方式
现在详细参看本发明的优选实施例，其实例在附图中示出。在任何可能的位置，相同的参考标号将在图中自始至终是指相同或详细部分。
将参看图4A-4H描述制造根据本发明的CMOS图像传感器的方法，其中在图4A-4H中，每幅图都示出光电二极管区(左侧，相应于图1的线I-I’)和逻辑区(右侧，相应于图1的线II-II’)。这里，半导体层20是具有层叠形成的高浓度p++层和p外延层的半导体层。
首先，如图4A中所示，通过利用氧化工艺(例如，热氧化工艺)在半导体层20上形成局部场氧化膜21，限定有源区。接着，在有源区的整个表面上形成厚度约为50
Figure C20051007694600101
的基于氧化膜的栅绝缘膜22。接着，在沉积单个或多个多晶硅、钨、或类似物的导电膜后，通过使用用于形成栅电极图样的掩模在图样化工艺中通过栅导电膜进行图样化，形成栅电极。在光电二极管区中形成的栅电极是复位栅电极43，且在逻辑区中形成的栅电极是驱动栅电极23(或选择栅电极23)。接着使用用于打开(opening)光电二极管区的离子注入掩模(未示出)注入离子，(用于打开光电二极管区)，然后，在半导体层20中形成N型光电二极管杂质区(PDN)24，以便在复位栅电极43一侧对准。将低浓度杂质离子注入除光电二极管区以外的有源区，例如复位栅电极43和驱动栅电极23之间的半导体层20，从而形成n-区25，该n-区将成为晶体管的低浓度源/漏区。
接着，如图4B中所示，在栅绝缘膜22和栅电极43和23的整个表面上形成隔离物形成绝缘膜26。通过沉积例如单层(单个绝缘膜)或多层(即，层叠成的膜)100
Figure C20051007694600102
～300
Figure C20051007694600103
的SiO2膜和/或800
Figure C20051007694600104
的SiN膜形成隔离物形成绝缘膜26。这里，层叠成的膜优选包括具有不同蚀刻率的第一绝缘膜和第二绝缘膜。
接着，如图4C中所示，对隔离物形成绝缘膜26进行蚀刻，以便在蚀刻工艺之后使其保留在栅电极43和23的两侧，从而形成隔离物26a。与传统方法不同，隔离物26a将不被过蚀刻，从而不暴露栅电极的侧部。
接着，如图4D中所示，将隔离物26a用作掩模，将高浓度杂质离子注入除光电二极管区以外的有源区，从而形成n+区27，该n+区将成为晶体管的高浓度源/漏区，然后，在所形成的整个表面上形成自对准多晶硅化物保护绝缘膜28。
接着，如图4E中所示，形成光致抗蚀剂(光刻胶)29，以覆盖光电二极管区。
接着，如图4F中所示，将光致抗蚀剂29用作掩模，对自对准多晶硅化物保护绝缘膜28进行各向同性蚀刻，对栅电极43的隔离物26进行过蚀刻，以打开栅电极的上侧表面，其中该隔离物是通过去除自对准多晶硅化物保护绝缘膜28而部分暴露的。该过蚀刻工艺通过两个步骤执行，由此在仅有选择地蚀刻SiN膜的情况下执行初始蚀刻，以3.53∶1的SiN∶SiO2蚀刻率执行后续蚀刻。这样，完全去除SiN膜，且SiO2膜的厚度保留为约25
Figure C20051007694600111
因此，栅电极43和23的两侧形成有绝缘膜，每个都具有75的高度，包括25
Figure C20051007694600113
的SiO2膜和50
Figure C20051007694600114
的下部栅绝缘膜22。
在过蚀刻工艺期间，由于光电二极管区用充当掩模的自对准多晶硅化物保护绝缘膜28覆盖，所以可防止光电二极管区中的半导体层20由于过蚀刻而被损坏。
接着，如图4H所示，去除光致抗蚀剂29。
尽管在图中没有示出，将自对准多晶硅化物保护绝缘膜28用作掩模，利用自对准多晶硅化物工艺在栅电极43和23和n+区27上形成自对准多晶硅化物膜30。
最后，完成了根据本发明的CMOS图像传感器的制造。
如上所述，在用于打开栅电极的侧的过蚀刻工艺期间，由于光电二极管区用充当掩模的自对准多晶硅化物保护绝缘膜28覆盖，所以制造根据本发明的CMOS图像传感器的方法能防止光电二极管区中的半导体层由于过蚀刻而被损坏。因此，可防止由衬底损坏造成的暗电流产生，从而提高图像传感器的性能。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同更换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1. 一种用于制造CMOS图像传感器的方法，包括：
准备具有光电二极管区和逻辑区的半导体衬底；
在所述光电二极管区上形成第一栅电极，在所述逻辑区上形成第二栅电极，使一栅氧化膜介于所述半导体衬底和所述第一栅电极及所述第二栅电极之间；
在所述第一栅电极及所述第二栅电极的两侧形成侧壁绝缘膜；
在包括所述第一栅电极及所述第二栅电极和所述侧壁绝缘膜的所述半导体衬底的整个表面上形成自对准多晶硅化物防护膜；
去除所述自对准多晶硅化物防护膜的一部分，以覆盖所述光电二极管区并暴露所述逻辑区和所述第一栅电极的所述侧壁绝缘膜的一部分；以及
去除通过去除所述自对准多晶硅化物防护膜的一部分而暴露的所述侧壁绝缘膜的一部分，从而暴露所述第一栅电极和所述第二栅电极的上侧表面。
2. 根据权利要求1所述的方法，进一步包括：
在暴露所述第一栅电极和所述第二栅电极的所述上侧面后，将自对准多晶硅化物防护膜用作掩模，在所暴露的所述第一栅电极及所述第二栅电极上形成自对准多晶硅化物膜。
3. 根据权利要求1所述的方法，其中所述侧壁绝缘膜由单绝缘膜和层叠膜中的一种形成，所述层叠膜包括具有不同蚀刻率的第一绝缘膜和第二绝缘膜。
4. 根据权利要求3所述的方法，其中所述第一绝缘膜是基于氧化物的绝缘膜。
5. 根据权利要求3所述的方法，其中所述第二绝缘膜是氮化物绝缘膜。
6. 根据权利要求3所述的方法，其中所述第一绝缘膜具有100
Figure C2005100769460003C1
～300
Figure C2005100769460003C2
的厚度。
CNB2005100769467A 2004-06-09 2005-06-09 用于制造cmos图像传感器的方法 Expired - Fee Related CN100423280C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040042207A KR100672713B1 (ko) 2004-06-09 2004-06-09 씨모스 이미지 센서의 제조방법
KR1020040042207 2004-06-09
KR10-2004-0042207 2004-06-09

Publications (2)

Publication Number Publication Date
CN1707805A CN1707805A (zh) 2005-12-14
CN100423280C true CN100423280C (zh) 2008-10-01

Family

ID=35461061

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100769467A Expired - Fee Related CN100423280C (zh) 2004-06-09 2005-06-09 用于制造cmos图像传感器的方法

Country Status (4)

Country Link
US (1) US7387926B2 (zh)
JP (1) JP3988831B2 (zh)
KR (1) KR100672713B1 (zh)
CN (1) CN100423280C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672701B1 (ko) * 2004-12-29 2007-01-22 동부일렉트로닉스 주식회사 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법
KR100827439B1 (ko) 2006-06-30 2008-05-06 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
JP5110820B2 (ja) 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
KR100776169B1 (ko) * 2006-08-09 2007-11-12 동부일렉트로닉스 주식회사 이미지 센서 소자 및 이의 제조 방법
KR100790252B1 (ko) * 2006-08-11 2008-01-02 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 제조방법
CN101271909B (zh) * 2007-03-22 2010-10-27 力晶半导体股份有限公司 图像传感器及其制作方法
JP2009135349A (ja) * 2007-12-03 2009-06-18 Panasonic Corp Ｍｏｓ型固体撮像装置およびその製造方法
JP5446280B2 (ja) * 2009-01-16 2014-03-19 ソニー株式会社 固体撮像素子とその製造方法、及び撮像装置
JP5963449B2 (ja) 2012-01-16 2016-08-03 キヤノン株式会社 光電変換装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399346A (zh) * 2001-06-26 2003-02-26 联华电子股份有限公司 互补式金属半导体影像传感器的结构及其制造方法
CN1420552A (zh) * 2001-11-21 2003-05-28 旺宏电子股份有限公司 氮化硅只读存储器的结构与制造方法
US6737291B1 (en) * 2002-10-23 2004-05-18 Hynix Semiconductor Inc. Method for fabricating image sensor using salicide process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025267A (en) * 1998-07-15 2000-02-15 Chartered Semiconductor Manufacturing, Ltd. Silicon nitride--TEOS oxide, salicide blocking layer for deep sub-micron devices
US6551880B1 (en) * 2002-05-17 2003-04-22 Macronix International Co., Ltd. Method of utilizing fabrication process of floating gate spacer to build twin-bit monos/sonos memory
US6897504B2 (en) * 2003-03-31 2005-05-24 Taiwan Semiconductor Manufacturing Salicided MOS device and one-sided salicided MOS device, and simultaneous fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399346A (zh) * 2001-06-26 2003-02-26 联华电子股份有限公司 互补式金属半导体影像传感器的结构及其制造方法
CN1420552A (zh) * 2001-11-21 2003-05-28 旺宏电子股份有限公司 氮化硅只读存储器的结构与制造方法
US6737291B1 (en) * 2002-10-23 2004-05-18 Hynix Semiconductor Inc. Method for fabricating image sensor using salicide process

Also Published As

Publication number Publication date
US20050277239A1 (en) 2005-12-15
CN1707805A (zh) 2005-12-14
KR100672713B1 (ko) 2007-01-22
US7387926B2 (en) 2008-06-17
JP3988831B2 (ja) 2007-10-10
KR20050117036A (ko) 2005-12-14
JP2005354075A (ja) 2005-12-22

Similar Documents

Publication Publication Date Title
CN100423280C (zh) 用于制造cmos图像传感器的方法
TWI332262B (en) Method for manufacturing cmos image sensor using spacer etching barrier film
US7405437B2 (en) CMOS image sensor and method for fabricating the same
TWI304248B (en) Local interconnect structure and method for a cmos image sensor
US7294522B2 (en) CMOS image sensor and method for fabricating the same
US7541630B2 (en) CMOS image sensor and method for manufacturing the same
JP2004080030A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
US20060183266A1 (en) Method of fabricating CMOS image sensor
US7361542B2 (en) Method of fabricating CMOS image sensor
US20060001062A1 (en) Method for fabricating CMOS image sensor
US6995349B2 (en) Solid-state image pickup device and method for manufacturing the same
KR100943491B1 (ko) 이미지 센서 및 그의 제조 방법
JP2008124310A (ja) 固体撮像装置及びその製造方法
JP5122089B2 (ja) イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法
JP2007180538A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
KR100667499B1 (ko) 시모스 이미지센서의 제조방법
KR20040058686A (ko) 실리사이드 공정의 공정마진을 향상시킨 시모스이미지센서의제조방법
JP2006228762A (ja) 電荷転送素子及びその製造方法
KR100593156B1 (ko) 시모스 이미지센서의 제조방법
JP2002190587A (ja) 固体撮像装置の製造方法
JP2003078126A (ja) 固体撮像素子及びその製造方法
JP2000022116A (ja) 固体撮像素子とその製造方法
JP2002359365A (ja) 固体撮像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081001

Termination date: 20130609