KR100790252B1 - Cmos 이미지 센서 제조방법 - Google Patents
Cmos 이미지 센서 제조방법 Download PDFInfo
- Publication number
- KR100790252B1 KR100790252B1 KR1020060076185A KR20060076185A KR100790252B1 KR 100790252 B1 KR100790252 B1 KR 100790252B1 KR 1020060076185 A KR1020060076185 A KR 1020060076185A KR 20060076185 A KR20060076185 A KR 20060076185A KR 100790252 B1 KR100790252 B1 KR 100790252B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicide
- image sensor
- region
- film
- peripheral region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 53
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 41
- 150000004767 nitrides Chemical class 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000011241 protective layer Substances 0.000 claims description 19
- 239000010410 layer Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- -1 metal oxide silicate Chemical class 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Abstract
CMOS 이미지 센서의 제조 방법이 개시되어 있다. 본 발명에 의한 CMOS 이미지 센서는 기판상에 적층된 질화막이 실리사이드 방어막 제거 공정에서 게이트 산화막을 보호하여 소자의 성능이 향상된다.
이미지 센서, 질화막, 실리사이드
Description
도 1a 내지 도 1c는 종래의 기술에 따른 CMOS 이미지 센서의 제조 공정을 나타내는 도면이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 제조 공정을 나타내는 도면이다.
도 3a 내지 도 3d는 본 발명의 또 다른 일 실시예에 따른 CMOS 이미지 센서의 제조 공정을 나타내는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
230: 게이트 240: 질화막
250: 실리사이드 방어막 270: 절연막
본 발명은 CMOS(complementary metal oxide silicate) 이미지 센서의 제조방법에 관한것으로, 보다 상세하게는 게이트 산화막이 보호되어 성능이 개선된 CMOS 이미지 센서의 제조방법에 관한 것이다.
일반적으로 CMOS 이미지 센서는 머신 비전(machine vision)으로 광학영상을 전기신호로 변환시키는 소자이며 광학 신호에 반응하는 화소(pixel)영역과 그렇지 않은 주변부(periphery)영역으로 구분된다.
이러한 CMOS 이미지 센서의 제작 방법에 있어 소자의 높은 성능을 유지하기 위하여 실리사이드 공정이 요구되는데 이때 주변부 영역에 대하여 실리사이드를 형성할 필요가 있다. 왜냐하면 화소 영역상의 다이오드에 형성된 실리사이드는 빛의 투과 특성을 저해하고 화소 트랜지스터의 접합 전류누출(junction leakage)이 시키기 때문이다.
도 1a 내지 1c는 종래의 방법에 따른 실리사이드 공정을 이용한 CMOS 이미지 센서 제작방법을 나타내는 도면이다.
도 1a를 참조하면, 먼저 STI(shallow trench isolation, 120)에 의하여 화소영역(100)과 주변부영역(110)으로 구분되며 상부에 게이트(130)를 포함하는 반도체 기판 상에 실리사이드 공정으로부터 화소 영역을 보호하기 위한 실리사이드 방어막 (140)이 적층된다.
도 1b를 참조하면, 상기 화소영역을 제외한 나머지 주변부 영역(110) 상에 적층된 상기 실리사이드 방어막은 식각 공정에 의하여 제거되며 이후 실리사이드 공정이 주변부에 대하여 진행되어 실리사이드(150)가 형성된다. 이때 상기 화소 영역(100)상에 형성된 실리사이드 방어막(140)은 상기 화소 영역(100)을 상기 실리사이드 공정으로부터 보호하게 된다.
도 1c를 참조하면, 실리사이드 공정 후 상기 실리사이드 방어막은 상기 화소 영역(100)으로부터 식각 공정에 의하여 제거된다.
상기 식각 공정 후 질화막(160)이 기판 상에 형성되고 절연막(170)이 적층된다. 이후 상기 질화막(160)을 공정의 종점막(end point layer)으로 하는 식각 공정에 의하여 컨택 형성 영역(180)이 형성된다.
실리사이드 방어막이 화소 영역에서 제거되는 공정에서 화소 영역상에 형성된 게이트 산화막도 상기 식각 공정에 의하여 제거되므로 광학 다이오드의 성능이 떨어지며 CMOS 이미지 센서의 수율(yield)이 떨어지는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 게이트 산화막이 보호되어 성능이 향상된 CMOS 이미지 센서의 제작방법을 제공하는 데 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명이 일 실시예에 따른 반도체 제조방법은 화소 영역 및 주변부 영역을 포함하며 상부에 게이트를 포함하는 반도체 기판상에 질화막을 증착하는 단계와, 상기 반도체 기판상에 실리사이드 방어막을 증착하는 단계와, 상기 기판상의 주변부 영역에 증착된 상기 실리사이드 방어막을 제거하는 단계와, 상기 주변부 영역에 실리사이드를 형성하는 단계, 및 상기 화소 영역에 형성된 실리사이드 방어막을 제거하는 단계를 포함한다.
이하 도면등을 이용하여 본 발명의 바람직한 실시예를 자세히 설명한다.
도 2a 내지 도 2d는 본 발명의 바람직한 일 실시예에 따른 이미지 센서의 제조 공정을 나타내는 도면이다.
도 2a를 참조하면, 먼저 반도체 기판은 화소영역(210)과 주변부 영역(220)으로 구분된다. 상기 기판의 상부에 게이트(230)가 형성되고 이후 상기 기판상에 질화막(240)이 적층된다. 이때 상기 질화막(240)의 두께는 300Å 내지 500Å이 바람직하다.
상기 질화막(240)의 두께가 300Å미만인 경우 상기 게이트 산화막을 보호하기에 효율적이지 않으며 500Å를 초과하는 경우 스트레스에 의한 변형이 이루어지기 때문이다.
도2b를 참조하면, 상기 질화막(240)이 형성된 반도체 기판상에 실리사이드 방어막이 형성된다. 이후 패터닝되어 주변부 영역상(220)상의 실리사이드 방어막은 제거된다. 일반적으로 실리사이드 방어막(250)으로 TEOS와 같은 산화막이 사용된다.
도2c를 참조하면, 상기 실리사이드 방어막이 제거된 상기 주변부영역에 대하여 실리사이드(260)가 형성된다. 상기 주변부 영역상의 실리사이드(260)은 주변부 영역을 통하여 빛이 투과되는 것을 막아주고 이에 따른 누설 전류를 막는 기능을 수행한다. 일반적으로 상기 실리사이드 공정은 코발트와 같은 금속물질을 스퍼터링(sputtering)하고 어닐링하는 단계로 이루어진다.
도 2d를 참조하면, 상기 실리사이드 공정 후 상기 실리사이드 방어막(250)은 화소영역에서 제거된다. 화소 영역 상에 형성된 실리사이드 방어막(250)은 상기 화소 영역으로 조사되는 빛을 차단, 반사하여 이미지 센서의 성능을 떨어뜨리기 때문이다. 상기 실리사이드 방어막(250)의 제거는 일반적으로 식각 공정에 의하여 이루어진다.
상기 실리사이드 방어막(250)을 제거하는 과정에서 상기 게이트 상부에 적층된 질화막(240)은 상기 질화막(240) 하부에 형성된 게이트(230)의 산화막을 상기 식각 공정에 노출시키지 않음으로써 상기 게이트(230)의 산화막을 보호한다.
따라서, 게이트(230)의 산화막이 식각 공정에서 흠(defect)을 입는 것을 상기 질화막 (240)이 보호하게 된다.
이후 기판상에 다시 절연막(270)이 적층되고 평탄화되는데, 상기 절연막으로는 PSG(phosphorus silicate glass)가 사용된다. 또한 상기 평탄화 공정은 화학적 기계적 평탄화 공정(CMP)에 의하여 이루어진다.
상기 질화막(240)은 상술한 바와 다른 기능을 수행하는 데 이하 도면을 이용하여 본 발명의 또 다른 실시예를 상세히 설명한다.
도 3a 내지 도 3e은 본 발명의 또 다른 실시예에 따른 CMOS 이미지 센서의 제조 공정을 나타내는 도면이다.
도 3a를 참조하면, 먼저 반도체 기판은 화소영역(310)과 주변부 영역(320)으로 구분된다. 상기 기판의 상부에 게이트(330)가 형성되고 이후 상기 기판상에 질화막(340)이 적층된다. 이때 상기 질화막(340)의 두께는 300Å 내지 500Å이 바람직하다.
만약 상기 질화막(340)의 두께가 300Å미만인 경우 상기 게이트 산화막을 보호하기에 효율적이지 않으며 500Å를 초과하는 경우 스트레스에 의한 변형이 이루어지기 때문이다.
도 3b를 참조하면, 상기 질화막(340)이 형성된 반도체 기판상에 실리사이드 방어막이 형성된 후 주변부 영역상(320)상의 실리사이드 방어막은 제거되어, 상기 주변부 영역(320)은 외부에 노출된다. 일반적으로 실리사이드 방어막(350)으로 TEOS와 같은 산화막이 사용되며, 화학 증기 증착법(CVD)에 의하여 형성된다.
이후 상기 주변부 영역(320)에 대하여 실리사이드 공정이 진행되어 실리사이드(360)가 형성된다.
상기 주변부 영역의 실리사이드(360)는 주변부 영역을 통하여 빛이 투과되는 것을 막아주고, 누설 전류를 막는 기능을 수행한다. 일반적으로 상기 실리사이드 공정은 코발트와 같은 금속물질을 스퍼터링(sputtering)하고 어닐링하는 단계로 이루어진다.
도 3c를 참조하면 상기 실리사이드 공정 후 상기 실리사이드 방어막(350)이 화소영역상에서 제거된다. 상기 실리사이드 방어막(350)의 제거는 식각 공정에 의하여 이루어진다.
상기 실리사이드 방어막(350)을 제거하는 과정에서 상기 게이트 상부에 적층된 질화막(340)은 상기 질화막(340)하부에 형성된 게이트(330)를 상기 식각 공정에 노출시키지 않게 한다. 그 결과 게이트(330)의 산화막은 상기 질화막에 의하여 상기 식각 공정으로부터 보호된다.
이후 기판상에 다시 절연막(370)이 적층되고 평탄화된다. 상기 절연막으로는 PSG(phosphorus silicate glass)가 사용되며, 상기 평탄화 공정은 화학적 기계적 평탄화 공정(CMP)에 의하여 이루어진다.
도 3d를 참조하면, 상기 공정 후 상기 절연막(370)에 선택적으로 식각 공정이 진행되어 컨택 형성 영역(380)이 형성된다. 상기 식각 공정은 상기 기판상에 형성된 질화막 (340)을 공점의 종점막(end point layer)로 한다.
따라서 상기 질화막(340)은 게이트 산화막을 보호하는 기능 이외에 컨택 형성을 위하여 식각 공정에 있어 공정의 종점막으로 기능을 하게 된다.
이상 본원 발명의 실시예를 도면 등을 참조하면 설명하였지만, 본원 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에 의하여 통상의 수단으로 변경이 가능하며, 따라서 이상의 실시예는 예시적인 것으로 한정적이 아닌 것으로 이해해야 한다.
본 발명에 따른 CMOS 이미지 센서는 게이트 산화막을 실리사이드 공정으로부터 보호하는 질화막을 제공하여 CMOS 이미지 센서의 성능 및 수율을 개선하는 효과가 있다.
Claims (5)
- 화소 영역 및 주변부 영역을 포함하며 상부에 게이트를 포함하는 반도체 기판상에 질화막을 증착하는 단계;상기 반도체 기판상에 실리사이드 방어막을 증착하는 단계;상기 기판상의 주변부 영역에 증착된 상기 실리사이드 방어막을 제거하는 단계;상기 주변부 영역에 실리사이드를 형성하는 단계;상기 화소 영역에 형성된 실리사이드 방어막을 제거하는 단계;절연막을 기판상에 적층하는 단계; 및화소 영역 상에 형성된 상기 질화막을 종점막으로 상기 절연막을 선택 식각하여 컨택 형성 영역을 형성하는 단계를 포함하는 CMOS 이미지 센서 제조 방법.
- 제 1항에 있어서, 상기 질화막의 두께는 300Å 내지 500 Å임을 특징으로 하는 CMOS 이미지 센서 제조 방법.
- 제 1항에 있어서, 상기 실리사이드 방어막은 TEOS를 포함하는 것을 특징으로 하는 CMOS 이미지 센서 제조 방법.
- 삭제
- 제 1항에 있어서, 상기 절연막은 PSG를 포함하는 것을 특징으로 하는 CMOS 이미지 센서 제조 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060076185A KR100790252B1 (ko) | 2006-08-11 | 2006-08-11 | Cmos 이미지 센서 제조방법 |
US11/831,477 US20080035964A1 (en) | 2006-08-11 | 2007-07-31 | Cmos image sensor |
CN2007101409006A CN101123220B (zh) | 2006-08-11 | 2007-08-10 | Cmos图像传感器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060076185A KR100790252B1 (ko) | 2006-08-11 | 2006-08-11 | Cmos 이미지 센서 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100790252B1 true KR100790252B1 (ko) | 2008-01-02 |
Family
ID=39049834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060076185A KR100790252B1 (ko) | 2006-08-11 | 2006-08-11 | Cmos 이미지 센서 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080035964A1 (ko) |
KR (1) | KR100790252B1 (ko) |
CN (1) | CN101123220B (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9537040B2 (en) * | 2013-05-09 | 2017-01-03 | United Microelectronics Corp. | Complementary metal-oxide-semiconductor image sensor and manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030002018A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 이미지센서 |
KR20040059758A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 시모스 이미지센서의 실리사이드 형성방법 |
KR20040095938A (ko) * | 2003-04-29 | 2004-11-16 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서의 제조방법 |
KR20050117036A (ko) * | 2004-06-09 | 2005-12-14 | 동부아남반도체 주식회사 | 씨모스 이미지 센서의 제조방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5840607A (en) * | 1996-10-11 | 1998-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming undoped/in-situ doped/undoped polysilicon sandwich for floating gate application |
US5866449A (en) * | 1997-10-27 | 1999-02-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making polysilicon-via structure for four transistor, triple polysilicon layer SRAM cell including two polysilicon layer load resistor |
JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
US7332408B2 (en) * | 2004-06-28 | 2008-02-19 | Micron Technology, Inc. | Isolation trenches for memory devices |
US7674697B2 (en) * | 2005-07-06 | 2010-03-09 | International Business Machines Corporation | MOSFET with multiple fully silicided gate and method for making the same |
US20070131988A1 (en) * | 2005-12-12 | 2007-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS image sensor devices and fabrication method thereof |
-
2006
- 2006-08-11 KR KR1020060076185A patent/KR100790252B1/ko not_active IP Right Cessation
-
2007
- 2007-07-31 US US11/831,477 patent/US20080035964A1/en not_active Abandoned
- 2007-08-10 CN CN2007101409006A patent/CN101123220B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030002018A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 이미지센서 |
KR20040059758A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 시모스 이미지센서의 실리사이드 형성방법 |
KR20040095938A (ko) * | 2003-04-29 | 2004-11-16 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서의 제조방법 |
KR20050117036A (ko) * | 2004-06-09 | 2005-12-14 | 동부아남반도체 주식회사 | 씨모스 이미지 센서의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20080035964A1 (en) | 2008-02-14 |
CN101123220B (zh) | 2010-06-09 |
CN101123220A (zh) | 2008-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7897441B2 (en) | Method of fabricating a CMOS image sensor | |
US20110158582A1 (en) | Structure of a semiconductor device having a waveguide and method of forming the same | |
US8586426B2 (en) | Method of forming isolation structures for SOI devices with ultrathin SOI and ultrathin box | |
CN100454565C (zh) | 半导体器件及制造半导体器件的方法 | |
JP2009117681A (ja) | 半導体装置の製造方法および固体撮像装置の製造方法 | |
US20110012226A1 (en) | Semiconductor device and method for manufacturing the same | |
US6426272B1 (en) | Method to reduce STI HDP-CVD USG deposition induced defects | |
US7586138B2 (en) | Image sensor and method of forming the same | |
KR100790252B1 (ko) | Cmos 이미지 센서 제조방법 | |
US7282442B2 (en) | Contact hole structure of semiconductor device and method of forming the same | |
KR20100076257A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2010118661A (ja) | イメージセンサー及び前記イメージセンサーの製造方法 | |
KR100937661B1 (ko) | 반도체 소자 및 이의 제조방법 | |
US10573553B2 (en) | Semiconductor product and fabrication process | |
KR100735477B1 (ko) | Cmos 이미지 센서 제조 방법 | |
CN100358149C (zh) | 固体摄像器件的制造方法及固体摄像器件 | |
KR100821478B1 (ko) | Cmos 이미지 센서 및 그 제조 방법 | |
US6303497B1 (en) | Method of fabricating a contact window | |
KR20010008576A (ko) | 반도체장치의 소자분리막 형성방법 | |
KR20030053668A (ko) | 반도체소자의 제조방법 | |
KR100864933B1 (ko) | 반도체 소자의 제조 방법 | |
JP2006049684A (ja) | 半導体装置の製造方法 | |
KR20090070411A (ko) | Cmos 이미지 센서의 콘택 플러그 및 그 형성 방법 | |
KR20110077281A (ko) | 반도체 소자의 제조 방법 | |
KR20010004983A (ko) | 반도체 소자의 금속층간 절연막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |