KR100821478B1 - Ｃｍｏｓ 이미지 센서 및 그 제조 방법 - Google Patents
Ｃｍｏｓ 이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100821478B1 KR100821478B1 KR1020060079634A KR20060079634A KR100821478B1 KR 100821478 B1 KR100821478 B1 KR 100821478B1 KR 1020060079634 A KR1020060079634 A KR 1020060079634A KR 20060079634 A KR20060079634 A KR 20060079634A KR 100821478 B1 KR100821478 B1 KR 100821478B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- device isolation
- pixel region
- salicide
- nitride film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 46
- 150000004767 nitrides Chemical class 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000011241 protective layer Substances 0.000 claims abstract description 20
- 238000001039 wet etching Methods 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 239000010410 layer Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- -1 spacer nitride Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
CMOS 이미지 센서 및 그 제조방법이 개시되어 있다. 본 발명에 따른 제조방법은 소자 분리 영역과 화소 영역의 경계면에 질화막을 형성한 후 화소 영역에 대하여 살리사이드(salicide) 방어막을 형성하고 살리사이드 공정을 진행하는 단계를 포함한다. 본 발명에 의하면 살리사이드 방어막을 습식 식각 공정으로 제거하는 단계에서 화소 영역상에 형성된 살리사이드 방어막의 경계부분이 부분 습각 되는 것을 방지할 수 있다.
CMOS 이미지 센서, 소자 분리 영역, 살리사이드
Description
도 1a 내지 도 1d는 종래의 기술에 따른 CMOS 이미지 센서의 제조방법을 나타내는 도면.
도2는 본 발명의 일 실시예에 따른 CMOS 이미지 센서를 나타내는 단면도.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 CMOS 이미지 센서를 제조하는 공정을 나타내는 도면.
도4는 본 발명의 일 실시예에 따른 이온 주입 공정을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
300: 화소 영역 320: 소자 분리 영역
330: 게이트 350: 질화막
본 발명은 CMOS 이미지 센서(image sensor) 및 그 제조방법에 관한 것으로, 보다 상세하게는 질화막에 의하여 화소 영역의 살리사이드(salicide)방어막의 경계 부분이 습식 식각으로부터 보호되어 성능이 개선된 CMOS 이미지 센서 및 그 제조방법에 관한것이다.
일반적으로 CMOS 이미지 센서는 머신 비전(machine vision)으로 광학영상을 전기신호로 변환시키는 소자로 광학신호에 반응하는 화소(pixel)영역과 그렇지 않은 주변부(periphery)영역을 포함한다. 이러한 화소 영역과 주변부영역은 소자분리 영역에 의하여 구분되는 데, 일반적으로 사용되는 소자 분리 영역의 형성은 반도체 기판을 식각하여 트렌치(trench)를 형성하고, 여기에 절연물질을 매립하고 평탄화하는 STI(shallow trench isolation)공정에 의한다.
CMOS 이미지 센서의 제조에 있어서 소자의 높은 성능을 유지하기 위하여 실리콘 기판상에 금속을 확산시켜 저항을 낮추는 살리사이드(salicide) 공정이 요구되는데 빛과 반응하여 광전효과로 전기를 발생시키는 화소 영역을 제외한 나머지 영역에 살리사이드를 형성할 필요가 있다. 왜냐하면 화소 영역에 형성된 살리사이드는 빛의 투과 특성을 저해하고 화소 영역에서의 전류누출(junction leakage)을 일으키는 등 소자의 전기적 특성을 저해하기 때문이다.
이하 도면을 이용하여 종래의 방법에 의한 CMOS 이미지 센서의 제조방법을 설명한다.
도 1a 내지 도 1e는 종래의 CMOS 이미지 센서의 제조공정을 나타내는 단면도이다.
도 1a를 참조하면, 게이트 전극의 측벽으로 사용될 질화막(130)이 반도체 기판에 증착된다.
이때 활성 영역에 형성되는 포토 다이오드(100)에는 포토 다이오드를 형성하기 위해 기본적으로 주입되는 N형 이온주입이 이미 되어 있는 상태이며, 그 외 포토 다이오드 영역에 추가적으로 적용되는 이온 주입의 경우 해당 포토 마스크 조정에 따라 상기 질화막(130) 증착 전후에 모두 올 수 있다. 상기 도면에서 나타나 있는 폴리라인(120)의 경우 특별히 시모스 이미지 센서의 픽셀을 구성하는 트랜지스터중 실렉트 트랜지스터를 형성하는 폴리 라인 중에서 활성영역이 아닌 STI(Shallow Trench Isolation, 120) 영역위에 지나가고 있는 폴리 라인을 너비 방향으로 절개한 단면을 나타낸 것이다.
실제로 실렉트 트랜지스터의 상기 폴리 라인(120)을 사이에 두고 픽셀에 형성되는 살리사이드 방어막의 공간 너비가 가장 최소화가 된다. 따라서 이는 살리사이드 방어막 공정과 관련한 품질 및 수율 관점에서 볼 때 가장 취약한 위치로 작용하게 된다.
도 1b를 참조하면, 스페이서 질화막을 마스크 공정 없이 식각하여 상기 폴리 라인(120)의 스페이서(130)가 형성된다.
도 1c를 참조하면, 실리사이드 방어막(140)을 증착한후 포토 레지스트(150)가 적층되고, 사진 공정이 진행된다. 이때 상기 실리사이드 방어막(140)은 저압 화학 증기 증착법(LP CVD) 또는 플라즈마 화학 증기 증착법(PE CVD)에 의하여 TEOS를 증착하여 형성된다. 또한, 실리사이드 방어막(140)의 상기 포토 레지스트(150)는 상기 STI영역(110) 및 화소 영역(100)의 경계면에서 상기 STI 영역(110)쪽으로 0.2㎛ 정도로 더 나와 오버랩된다.
도 1d는 상기 식각 공정을 통해 포토 레지스트 없이 드러나 있는 STI 영역(110)의 살리사이드 방어막(140)은 제거된다. 이때 상기 실리사이드 방어막을 제거하는 식각 방식은 습식 식각에 의한 것이다. 습식 식각은 건식 식각에 비해 피모스 트랜지스터의 변화폭이 적어 트랜지스터 관리에 안정적이고, 이미지 센서 제품의 화소영역에 가해지는 플라즈마 데미지(damage)를 최소화하여 수율 및 품질관리에 상대적으로 유리하다고 판단되기 때문이다.
그런데 이와 같이 습식 식각을 이용한 살리사이드 방어막의 식각 공정후에 제 1d 도에 나타내고 있는 바와 같이 식각액의 측면 침투로 인해 화소 영역(100)의 에지 부위(140a)의 살리사이드 방어막이 극단적으로 얇아져 있거나 또는 제거되어 있어서 후속 살리사이드 공정 시 원하지 않게 화소 영역(100)의 에지 부위가 살리사이드화 될 가능성이 항상 존재하고 실제 공정 진행 상태에 따라 문제가 유발되고 있다.
또한, 상기 문제를 방지하기 위해서 화소 영역의 살리사이드 방어막을 크게하여 화소 영역과 인접하는 주변부 영역쪽으로 돌출되게 형성하는 경우 실렉트 트랜지스터의 폴리 라인(120) 등 살리사이드화 되어야 하는 부분이 블로킹 되어 부분적으로 살리사이드화 되지 못하는 문제가 발생한다. 따라서 동작 불량등 이미지 불량과는 다른 또 다른 불량을 유발하기에 여러 가지로 공정 마진(Margin)이 없는 상태에서 많은 문제점을 안고 있다.
따라서, 본 발명의 목적은 소자 분리 영역에 대하여 충분한 살리사이드화를 이루면서 화소 영역의 경계부분이 살리사이드화 되지 않아 성능이 개선된 CMOS 이미지 센서를 제공하는 데 있다.
본 발명의 또 다른 목적은 소자 분리 영역에 대하여 충분한 살리사이드화를 이루면서 화소 영역의 경계부분이 살리사이드화 되지 않아 성능이 개선된 CMOS 이미지 센서의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 CMOS 이미지 센서는 인접하는 화소 영역 및 소자 분리 영역을 포함하며 상부에 폴리 라인이 형성된 반도체 기판과, 상기 화소 영역의 기판에 제 1형 불순물이 도핑되어 형성된 제 1형 포토 다이오드 영역와, 상기 제 1형 포토 다이오드 영역 상에 제 2형 불순물이 도핑되어 형성된 제 2형 포토 다이오드 영역와, 상기 폴리 라인의 스페이서인 제 1 질화막, 및 상기 화소 영역과 소자 분리 영역의 경계면 상에 형성되며 상기 화소 영역 및 소자분리 영역쪽으로 각각 일정 길이를 갖는 제 2 질화막을 포함한다.
상기 또 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 CMOS 이미지 센서의 제조방법은 인접하는 소자 분리 영역 및 화소 영역을 포함하며, 상부에 폴리라인이 형성된 반도체 기판에 대하여 상기 화소 영역에 제 1 불순물을 이온 주입하여 제 1형 포토 다이오드 영역를 형성하는 단계와, 상기 제 1형 포토 다이오드 영역에 제 2형 불순물을 이온 주입하여 상기 제 1형 포토 다이오드 영역 상부에 제 2형 포토 다이오드 영역를 형성하는 단계와, 상기 폴리라인의 스페이서인 제 1 질화막과 상기 화소 영역과 상기 소자 분리 영역의 경계면을 중심으로 상기 화소 영역 및 소자 분리 영역쪽으로 각각 일정 길이를 갖는 제 2 질화막을 형성하는 단계와, 상기 반도체 기판상에 살리사이드 방어막을 형성하고 패터닝하여 상기 화소 영역상의 살리사이드 방어막을 형성하는 단계; 및 상기 반도체 기판에 대하여 살리사이드 공정을 진행하고, 상기 주변부 영역 및 소자 분리 영역의 상기 살리사이드 방어막을 습식 식각 공정으로 제거하는 단계를 포함한다.
상기 목적을 달성하기 위하여 제시되는 또 다른 실시예에서 CMOS 이미지 센서의 제조 방법은 인접하는 소자 분리 영역 및 화소 영역을 포함하며, 상부에 폴리라인이 형성된 반도체 기판에 대하여 상기 화소 영역에 제 1 불순물을 이온 주입하여 제 1형 포토 다이오드 영역를 형성하는 단계와, 상기 제 1형 포토 다이오드 영역에 제 2형 불순물을 이온 주입하여 상기 제 1형 포토 다이오드 영역 상부에 제 2형 포토 다이오드 영역를 형성하는 단계와, 상기 폴리라인의 스페이서인 제 1 질화막과 상기 화소 영역과 상기 소자 분리 영역의 경계면을 중심으로 상기 화소 영역 및 소자 분리 영역쪽으로 각각 일정 길이를 갖는 제 2 질화막을 형성하는 단계와, 상기 반도체 기판상에 살리사이드 방어막을 형성하고 패터닝하여 상기 화소 영역상의 살리사이드 방어막을 형성하는 단계, 및 상기 반도체 기판에 대하여 살리사이드 공정을 진행하고, 상기 주변부 영역 및 소자 분리 영역의 상기 살리사이드 방어막을 습식 식각 공정으로 제거하는 단계를 포함한다.
이하 도면을 이용하여 본 발명의 바람직한 실시예를 자세히 설명한다.
도2는 본 발명의 일 실시예에 따른 CMOS 이미지 센서를 나타내는 도면이다.
도2를 참조하면, 반도체 기판상에 형성된 화소 영역(200)은 소자 분리 영역(210)은 서로 인접한다. 또한 기판상에 형성된 폴리라인(250)은 측벽에 형성된 제 1 질화막을 포함하며, 상기 화소 영역(200)과 소자 분리 영역(210)의 경계면(240a)을 중심으로 상기 화소 영역(200) 및 소자 분리 영역(210)쪽으로 각각 일정한 길이를 갖는 제 2 질화막(240)이 형성되어 있다.
또한 상기 화소 영역(200)은 제 1형 불순물인 N형 불순물을 포함하는 N형 포토 다이오드 영역(220)와 상기 N형 포토 다이오드 영역 상에 형성되며 제 2형 불순물인 P형 불순물을 포함하는 P형 포토 다이오드 영역(230)를 포함한다.
상기 질화막(240)은 주변부 영역이 살리사이드화(salicidation)되는 과정에서 화소 영역(200)의 에지부를 보호하며, 상기 화소 영역 및 소자 분리 영역의 경계면에서 양쪽으로 0.2㎛씩 중첩되어 전체 핵심 칫수(critical dimension)가 0.4㎛이다.
본 발명의 또 다른 과제를 이루기 위하여 제시되는 본 발명의 바람직한 일 실시예를 이하 도면을 이용하여 상세히 설명한다.
도3a 내지 도3c는 본 발명의 일 실시예에 따른 CMOS 이미지 센서를 공정순서에 따라 나타내는 단면도이다.
도3a를 참조하면, 소자 분리 영역(310)과 인접한 화소 영역(300)에 대하여 제 1형 불순물인 N형 불순물을 이온 주입하여 N형 포토 다이오드 영역(320)를 형성한다.
이후 상기 N형 포토 다이오드 영역(320)에 대하여 P형 불순물을 주입하여 상기 P형 포토 다이오드 영역(330)를 상부에 형성한다.
도3b를 참조하면, 질화막을 적층하고 제1 포토 레지스트(360)를 이용하여 패터닝하여 상기 화소 영역(300)과 소자 분리 영역(310)의 경계선상의 제 2 질화막(350a)을 형성한다. 상기 제 2 질화막(350a)은 주변부 영역(310)에 형성된 폴리라인(340)의 스페이서인 제 1 질화막(350b)과 함께 형성된다.
즉, 상기 제 1 질화막(350b)을 제거하는 사진 공정에서 스페이서 질화막 마스크를 화소 영역(300)과 소자 분리 영역(310)의 경계면에 걸쳐 양쪽으로 약 0.2 ㎛씩 하여 약 0.4㎛의 핵심 칫수(critical dimension)를 갖는 질화막(350a)이 형성되도록 한다.
도3c를 참조하면, 이후 상기 제 1 포토 레지스트(360)는 제거되고 상기 반도체 기판상에 살리사이드 방어막(370)이 적층되는데, 일반적으로 상기 방어막은 TEOS를 포함하며 PECVD 또는 LPCVD공정에 의하여 이루어진다.
이후 상기 화소 영역의 살리사이드 방어막(370) 상에 다시 제 2 포토 레지스트(380)를 적층하고 패터닝하여 화소 영역상에 제 2 포토 레지스트(380)를 형성한다.
이때 화소 영역(300)의 에지부에 형성된 제 2 질화막(350a)은 상기 에지부를 이후 진행되는 살리사이드 방어막(370)의 식각 공정으로부터 보호한다. 따라서 종래의 기술과 같이 상기 제 2 포토 레지스트(380)를 소자 분리 영역으로 과도하게 돌출시켜 상기 화소 영역을 보호할 필요가 없다.
따라서 본 발명의 바람직한 일 실시예에 따른 상기 포토 레지스트(380)는 종 래의 기술에 비하여 0.1㎛ 더 화소 영역(300)쪽으로 가까이 형성되었다.
도 3d를 참조하면, 소자 분리 영역(310)상에 적층된 살리사이드 방어막은 습식 식각 공정으로 제거된다.
산화막인 상기 살리사이드 방어막(370)과 질화막(380)간의 식각 선택비가 높기 때문에 상기 제 2 질화막(350a)은 거의 식각이 되지 않고 손실없이 남아있게 되된다. 따라서 상기 화소 영역의 에지부는 안정된 살리사이드 방어막을 갖게된다.
이때 상기 질화막(350)은 상기 화소 영역 및 소자 분리 영역의 경계면을 중심으로 상기 화소 영역 및 소자 분리 영역으로 각각 0.1㎛ 내지 0.3㎛정도 중첩되며, 전체 핵심 칫수(critical dimension)로 보면 0.2㎛ 내지 0.6㎛를 갖는 것이 바람직하다. 전체 핵심 칫수가 0.2㎛보다 짧은 경우 식각에 대하여 화소 영역을 보호하기 힘들고 0.6㎛보다 긴 경우 반도체 기판상에서 살리사이드화 되는 영역이 줄게 되어 소자의 성능이 떨어지기 때문이다.
CMOS 이미지 센서의 제조 공정에 있어서, 포토 다이오드의 감도를 증가시키기 위하여 제 1형의 불순물이 이온주입되어 형성된 제 1형 포토 다이오드 영역에 대하여 제 2형 불순물이 이온주입된다. 상기 제 2형 불순물의 이온주입 공정은 제 2 질화막 형성 전후 상관없이 진행될 수 있다.
상기 제 2 질화막 형성이 상기 제 2형의 불순물 주입 이후이면 문제가 없으나 상기 제 2 질화막의 형성이 상기 제 2형 불순물 주입 이전이라면 상기 제 2 질화막이 화소 영역에 대하여 주입되는 제 2형 불순물을 막는 문제가 생긴다.
따라서 상기 문제점에 대응하여 제시되는 본 발명의 또 다른 실시예를 이하 도면을 이용하여 설명한다.
도 4는 본 발명의 일 실시예에 따라 제 2형 불순물인 P형 불순물을 이온 주입하는 방법을 설명한 도면이다.
도 4를 참조하면, 질화막(430) 형성 후 P형 불순물(P)을 이온 주입하는 경우 일정한 각도(θ)로 기울여 이온 주입하면 질화막(430)이 형성된 화소 영역(410)의 아래로 P형 불순물을 충분히 확산시킬 수 있다. 따라서 질화막 형성 전 P형 불순물을 주입하는 공정과 동일한 결과를 낳게 된다. 상기 실시예에서 이온 주입각도는 질화막 형성 전에 N형 포토 다이오드 영역를 형성하는 이온주입 각도보다 7도 정도를 더 수평방향으로 기울여 P형 불순물을 이온 주입하였다.
상기 공정 후 진행되는 공정은 도 3에서 개시한 공정과 동일하므로 이하 생략한다.
상기한 바와 같은 본 발명의 바람직한 실시예에 의한 CMOS 이미지 센서는 상기 이미지 센서의 화소 영역의 경계부분이 상기 경계부분 상에 형성된 질화막에 의해서 살리사이드 공정으로부터 보호된다. 이로써 화소 영역의 살리사이드화에 따른 이미지 불량, 수율 및 품질 저하의 문제점을 개선하는 효과가 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 갖는 자에 의하여 여러 가지 변형이 가능하다.
Claims (7)
- 인접하는 화소 영역 및 소자 분리 영역을 포함하며 상기 소자 분리 영역에 폴리 라인이 형성된 반도체 기판;상기 화소 영역의 기판에 제 1형 불순물이 도핑되어 형성된 제 1형 포토 다이오드 영역;상기 제 1형 포토 다이오드 영역 상에 제 2형 불순물이 도핑되어 형성된 제 2형 포토 다이오드 영역;상기 폴리 라인의 스페이서인 제 1 질화막; 및상기 화소 영역과 소자 분리 영역의 경계면 상에 형성되며 상기 화소 영역 및 소자분리 영역과 일정 길이 만큼 중첩되는 제 2 질화막을 포함하는 것을 특징으로 하는 CMOS 이미지 센서.
- 제 1항 있어서, 상기 제 2 질화막은 상기 화소 영역 및 소자 분리 영역과 0.2㎛씩 중첩되어 전체 CD가 0.4㎛인 것을 특징으로 하는 CMOS 이미지 센서.
- 인접하는 소자 분리 영역 및 화소 영역을 포함하며, 상기 소자 분리 영역에 폴리라인이 형성된 반도체 기판에 대하여,상기 화소 영역에 제 1 불순물을 이온 주입하여 제 1형 포토 다이오드 영역를 형성하는 단계;상기 제 1형 포토 다이오드 영역에 제 2형 불순물을 이온 주입하여 상기 제 1형 포토 다이오드 영역 상부에 제 2형 포토 다이오드 영역를 형성하는 단계;상기 폴리라인의 스페이서인 제 1 질화막과 상기 화소 영역과 상기 소자 분리 영역의 경계면을 중심으로 상기 화소 영역 및 소자 분리 영역과 일정 길이 만큼 중첩된 제 2 질화막을 형성하는 단계;상기 반도체 기판상에 살리사이드 방어막을 형성하고 패터닝하여 상기 화소 영역상의 살리사이드 방어막을 형성하는 단계; 및상기 반도체 기판에 대하여 살리사이드 공정을 진행하고, 상기 소자 분리 영역의 상기 살리사이드 방어막을 습식 식각 공정으로 제거하는 단계를 포함하는 CMOS 이미지 센서의 제조방법.
- 인접하는 소자 분리 영역 및 화소 영역을 포함하며, 상기 소자 분리 영역에 폴리라인이 형성된 반도체 기판에 대하여,상기 화소 영역에 제 1 불순물을 이온 주입하여 제 1형 포토 다이오드 영역을 형성하는 단계;상기 폴리라인의 스페이서인 제 1 질화막과 상기 화소 영역과 상기 소자 분리 영역의 경계면을 중심으로 상기 화소 영역 및 소자 분리 영역과 일정 길이 만큼 중첩되는 제 2 질화막을 형성하는 단계;상기 제 1형 포토 다이오드 영역에 제 2형 불순물을 이온 주입하여 상기 제 1형 포토 다이오드 영역 상부에 제 2형 포토 다이오드 영역를 형성하는 단계;상기 반도체 기판상에 살리사이드 방어막을 형성하고 패터닝하여 상기 화소 영역상의 살리사이드 방어막을 형성하는 단계; 및상기 반도체 기판에 대하여 살리사이드 공정을 진행하고, 상기 소자 분리 영역의 상기 살리사이드 방어막을 습식 식각 공정으로 제거하는 단계를 포함하는 CMOS 이미지 센서의 제조방법.
- 제 3항 또는 제 4항에 있어서, 상기 제 2 질화막은 상기 화소 영역 및 소자 분리 영역과 0.2㎛씩 중첩되어 전체 핵심 칫수가 0.4㎛로 형성되는 것을 특징으로 하는 CMOS 이미지 센서 제조 방법.
- 제 3항 또는 제 4항에 있어서, 상기 제 1 질화막 및 제 2 질화막의 형성은 하나의 공정으로 진행되는 것을 특징으로 하는 CMOS 이미지 센서 제조 방법.
- 제 4항에 있어서, 상기 제 2형 포토 다이오드 영역를 형성하는 공정에서 제 2형 불순물의 이온 주입은 상기 제 1형 포토 다이오드 영역를 형성하기 위하여 제 1형 불순물을 이온 주입하는 각도보다 7도 더 기울어져 진행됨을 특징으로 하는 CMOS 이미지 센서 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060079634A KR100821478B1 (ko) | 2006-08-23 | 2006-08-23 | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 |
| CNB2007101426247A CN100568520C (zh) | 2006-08-23 | 2007-08-20 | Cmos图像传感器的制造 |
| US11/841,072 US7645629B2 (en) | 2006-08-23 | 2007-08-20 | Fabricating CMOS image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060079634A KR100821478B1 (ko) | 2006-08-23 | 2006-08-23 | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080017875A KR20080017875A (ko) | 2008-02-27 |
| KR100821478B1 true KR100821478B1 (ko) | 2008-04-10 |
Family
ID=39112537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060079634A KR100821478B1 (ko) | 2006-08-23 | 2006-08-23 | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7645629B2 (ko) |
| KR (1) | KR100821478B1 (ko) |
| CN (1) | CN100568520C (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114784030B (zh) * | 2022-04-20 | 2024-05-03 | 上海华力微电子有限公司 | 图像传感器的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040000888A (ko) * | 2002-06-26 | 2004-01-07 | 삼성전자주식회사 | 반도체 소자의 살리사이드 막 제조방법 |
| KR20050014148A (ko) * | 2003-07-30 | 2005-02-07 | 동부전자 주식회사 | 반도체 소자의 살리사이드 형성 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1465258A1 (en) * | 2003-02-21 | 2004-10-06 | STMicroelectronics Limited | CMOS image sensors |
| KR100695517B1 (ko) * | 2005-07-26 | 2007-03-14 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
-
2006
- 2006-08-23 KR KR1020060079634A patent/KR100821478B1/ko not_active IP Right Cessation
-
2007
- 2007-08-20 CN CNB2007101426247A patent/CN100568520C/zh not_active Expired - Fee Related
- 2007-08-20 US US11/841,072 patent/US7645629B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040000888A (ko) * | 2002-06-26 | 2004-01-07 | 삼성전자주식회사 | 반도체 소자의 살리사이드 막 제조방법 |
| KR20050014148A (ko) * | 2003-07-30 | 2005-02-07 | 동부전자 주식회사 | 반도체 소자의 살리사이드 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100568520C (zh) | 2009-12-09 |
| KR20080017875A (ko) | 2008-02-27 |
| US20080048220A1 (en) | 2008-02-28 |
| CN101132017A (zh) | 2008-02-27 |
| US7645629B2 (en) | 2010-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100539244B1 (ko) | 리세스 채널 트렌치 패턴의 형성 방법, 리세스 채널트랜지스터의 제조 방법 및 리세스 채널 트랜지스터 | |
| US9240345B2 (en) | Shallow trench isolation structure having air gap, CMOS image sensor using the same and method of manufacturing CMOS image sensor | |
| US7250655B2 (en) | MOS transistor having a T-shaped gate electrode | |
| US11056530B2 (en) | Semiconductor structure with metal connection layer | |
| US8133751B2 (en) | ONO spacer etch process to reduce dark current | |
| US20110070701A1 (en) | Integration scheme for strained source/drain cmos using oxide hard mask | |
| US20060276014A1 (en) | Self-aligned high-energy implantation for deep junction structure | |
| CN100454565C (zh) | 半导体器件及制造半导体器件的方法 | |
| JP2013065862A (ja) | プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法 | |
| US8679884B2 (en) | Methods for manufacturing semiconductor apparatus and CMOS image sensor | |
| US6806549B2 (en) | Method of manufacturing semiconductor device including a step of forming element isolation trench and semiconductor device | |
| KR100546393B1 (ko) | 자기정렬 콘택 패드 형성 공정을 포함하는 반도체 소자의제조방법 | |
| KR100821478B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 | |
| KR101316058B1 (ko) | 반도체 소자의 제조 방법 | |
| US7586138B2 (en) | Image sensor and method of forming the same | |
| KR100464229B1 (ko) | 반도체장치의 제조방법 | |
| US20120052615A1 (en) | Method and structure for reducing dark current in a cmos image sensor | |
| US20070023841A1 (en) | Transistor and method for forming the same | |
| US6323054B1 (en) | Lateral P-I-N photodiode element with high quantum efficiency for a CMOS image sensor | |
| JP4326513B2 (ja) | 半導体装置の製造方法 | |
| US20130032929A1 (en) | Method of protecting deep trench sidewall from process damage | |
| KR100533394B1 (ko) | 트랜지스터 제조 방법 | |
| US6958279B2 (en) | Method for manufacturing semiconductor device | |
| KR100790252B1 (ko) | Ｃｍｏｓ 이미지 센서 제조방법 | |
| US10157950B2 (en) | Pixel with spacer layer covering photodiode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130320 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140320 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150312 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160309 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170314 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |