KR100695517B1 - 씨모스 이미지 센서 및 그 제조방법 - Google Patents

씨모스 이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR100695517B1
KR100695517B1 KR1020050068036A KR20050068036A KR100695517B1 KR 100695517 B1 KR100695517 B1 KR 100695517B1 KR 1020050068036 A KR1020050068036 A KR 1020050068036A KR 20050068036 A KR20050068036 A KR 20050068036A KR 100695517 B1 KR100695517 B1 KR 100695517B1
Authority
KR
South Korea
Prior art keywords
region
silicide
layer
prevention layer
transistor
Prior art date
Application number
KR1020050068036A
Other languages
English (en)
Other versions
KR20070013608A (ko
Inventor
오태석
송재호
박정호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050068036A priority Critical patent/KR100695517B1/ko
Priority to US11/493,146 priority patent/US20070023802A1/en
Publication of KR20070013608A publication Critical patent/KR20070013608A/ko
Application granted granted Critical
Publication of KR100695517B1 publication Critical patent/KR100695517B1/ko
Priority to US12/478,258 priority patent/US20090239327A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 씨모스 이미지 센서 및 그 제조방법에 관한 것이다. 본 발명의 씨모스 이미지 센서는 화상에 대한 신호를 발생하는 화소부와 상기 신호를 처리하는 주변회로부를 포함한다. 상기 화소부 및 주변회로부는 실리사이드층을 포함하며, 실리사이드층이 형성되는 영역내에 콘택이 형성된다. 이와 같은 씨모스 이미지 센서는 기판상에 실리사이드 방지층을 패터닝한 후, 콘택될 영역을 포함하여 실리사이드 방지층이 제거된 영역에서 실리사이드 반응이 진행되도록 하여 제조된다. 본 발명에 따르면, 콘택홀 형성을 위해 식각을 진행하는 하는 경우 화소부 및 주변회로부에서의 식각 대상막이 실리사이드 방지층이 제거된 층간절연막으로서 성분이 동일하다. 이는 화소부의 식각 대상막에 실리사이드 방지층이 포함된 경우, 화소부와 주변회로부간 식각 대상막이 차이나서 과식각 등의 문제가 발생하는 것을 방지하는 효과가 있다.
이미지 센서, 실리사이드, 실리사이드 방지층, 포토 다이오드

Description

씨모스 이미지 센서 및 그 제조방법{ CMOS Image Sensor and Method of Using the Same }
도 1은 본 발명의 일실시예에 따른 씨모스 이미지 센서의 평면도,
도 2는 도 1의 화소부에 대한 등가회로도,
도 3은 도 1의 Ⅰ-Ⅰ'/Ⅱ-Ⅱ' 라인을 따라 취해진 단면도,
도 4 내지 도 8은 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 제조방법을 설명하는 단면도들,
도 9a 및 도 9b는 본 발명의 다른 실시예에 따른 씨모스 이미지 센서의 평면도들이다.
♧ 도면의 주요부분에 대한 부호의 설명 ♧
A -- 활성영역 1 -- 제1 영역
2 -- 제2 영역 10 -- 화소부
11 -- 수광소자 21,22,23,24 -- 게이트 전극
30 -- 부유확산층 50 -- 실리사이드 방지층 패턴
55 -- 실리사이드층 60 -- 주변회로부
100 -- 기판 110 -- 소자분리막
120 -- 층간절연막
본 발명은 이미지 센서에 관한 것으로, 보다 상세하게는 씨모스형 이미지 센서 및 그 제조방법에 관한 것이다.
이미지 센서는 빛에 반응하는 반도체의 성질을 이용하여 광학적 이미지를 전기적 신호로 변환하는 장치이다. 이미지 센서는 크게 전하 결합 소자(CCD; Charge Coupled Device)와 씨모스(CMOS; Complementary Metal Oxide Semiconductor) 방식으로 구분된다. 상기 씨모스 이미지 센서는 화소(Pixel)수만큼 수광 소자와 스위칭 소자가 구비되고 이것을 이용하여 광학적 영상을 전기 신호로 출력하는 방식을 적용한 것이다. 이는 전하 결합 소자(CCD)에 비하여 구동 방식이 간편하고, 신호처리 회로를 단일칩에 집적할 수 있어 소형화가 가능하며, 또한 전력 소모가 적어 배터리를 오래 사용할 수 있는 장점이 있다. 특히 1990년대 후반에 들어서 씨모스 공정 기술의 발달과 신호처리 알고리즘 등의 개선으로 기존 제품에 내재되었던 단점들이 극복되었고, 최근에는 모바일 폰이나 카메라 등 다양한 제품에 널리 사용되면서 그 수요가 크게 증가하고 있다.
통상의 씨모스 이미지 센서는 빛을 감지하여 신호를 발생하는 화소부와 상기 화소부의 신호를 처리하는 주변회로부를 포함한다. 상기 화소부 및 주변회로부에는 모스 트랜지스터와 같은 반도체 소자가 사용되는데, 고집적화 및 고속화를 위해서는 반도체 소자의 특정 영역 상부에 실리사이드층을 형성하여 해당 영역의 저항을 낮추는 것이 필요하다. 예컨대 모스 트랜지스터의 소오스 영역이나 드레인 영역 또는 게이트 전극의 상부에 금속 실리사이드층이 형성될 수 있다.
씨모스 이미지 센서의 화소부에는 빛에 반응하여 전자-홀 쌍을 생성하는 수광소자, 예컨대 포토 다이오드가 구비된다. 그런데 상기 포토 다이오드상에는 금속 실리사이드층이 형성되지 않는 것이 좋다. 왜냐하면 금속 실리사이드층은 청색과 같이 파장이 짧은 빛의 투과를 방지하여 빛에 대한 감도를 떨어뜨리고, 빛을 감지하지 않은 상태에서도 전류(dark current)를 생성하는 소스로서 작용하는 등 포토 다이오드의 광특성을 저하시키기 때문이다. 위와 같은 점을 고려하여, 주변회로부의 소정 영역에 실리사이드층을 형성하기 전에 화소부에 실리사이드 방지층을 형성한다.
그러나 화소부와 주변회로부에 대한 공정은 동시에 진행되는데 화소부에만 실리사이드 방지층이 형성된 상태로 후속 공정을 진행하게 되면, 각 영역에서의 막질의 차이로 여러가지 문제가 유발될 수 있다. 일례로 화소부와 주변회로부에 구비된 각 반도체 소자에 대한 콘택을 형성하는 경우를 살펴본다. 예컨대 모스 트랜지스터의 소오스 영역에 콘택을 형성하고자 한다면, 먼저 소오스 영역상의 층간절연막을 식각하여 홀을 형성한다. 이 때 화소부의 소오스 영역상에는 실리사이드 방지층과 층간절연막이 형성된 상태이고, 주변회로부의 소오스 영역상에는 층간절연막만이 형성된 상태이다. 이와 같이 각 영역에서 식각 대상막의 구조 및 성분이 차이나면 화소부의 실리사이드 방지층이 식각되는 동안 주변회로부에서는 과식각이 발생되고, 그 결과 제품의 동작 특성에 영향을 미칠 수 있다.
본 발명은 상기와 같은 사정을 감안하여 이를 해소하고자 제안되었으며, 본 발명이 이루고자하는 기술적 과제는 제품의 동작 특성을 향상시킬 수 있는 씨모스 이미지 센서 및 이를 제조하는 방법을 제공하는 것이다.
상기한 기술적 과제를 달성하기 위하여 본 발명은 씨모스 이미지 센서 및 그 제조방법을 제공한다. 본 발명의 씨모스 이미지 센서는 빛을 감지하여 신호를 발생하는 화소부를 포함하되; 상기 화소부는 실리사이드 방지층이 형성된 제1 영역과 실리사이드층을 포함하는 제2 영역으로 구분되며; 상기 제1 영역에는 빛을 감지하는 수광소자가 형성되고; 상기 제2 영역에는 상기 수광소자에 연결된 활성영역을 따라 적어도 하나의 트랜지스터가 형성되고; 상기 제2 영역에서 실리사이드층은, 상기 활성영역에서 상기 트랜지스터의 불순물 확산 영역에 형성된 콘택을 포함하도록 형성된 것을 특징으로 한다.
또한 본 발명의 이미지 센서 제조방법은, 기판상의 화소부에는 수광소자와 적어도 하나의 트랜지스터를 형성하고 상기 기판의 주변회로부에는 트랜지스터를 형성하고; 상기 기판상에 상기 수광소자를 포함하는 영역을 덮는 실리사이드 방지층 패턴을 형성하고; 상기 기판상의 소정 영역에 실리사이드층을 형성하고; 상기 기판상에 층간절연막을 형성하고; 상기 층간절연막에 콘택을 형성하되 상기 콘택은 실리사이드층이 형성된 소정 영역내에 위치하도록 형성하는 것을 포함한다.
상기 실리사이드 방지층의 패터닝에 따라, 실리사이드 방지층이 잔류하는 영 역에서는 실리사이드 반응이 진행되지 않고 실리사이드 방지층이 제거된 영역에서는 실리사이드 반응이 진행되어 실리사이드층이 형성된다. 상기 화소부는 실리사이드층에 의해 동작 특성이 저하될 수 있으므로 실리사이드 방지층이 필요하며, 상기 주변회로부는 고속 처리를 위해 저항을 감소시킬 수 있는 실리사이드층이 필요하다. 그런데 콘택 형성을 위해 기판상의 층간절연막을 식각하는 경우, 화소부의 층간절연막에만 실리사이드 방지층이 포함되어 식각 대상 막의 성분이 상이하게 될 수 있다. 이 경우 식각이 진행되면, 화소부의 실리사이드 방지층이 식각되는 동안 주변회로부의 층간절연막이 과식각되어 그 하부의 막이 손상될 수 있다. 그런데 본 발명에 의하면, 실리사이드 방지층을 패터닝하면서 콘택이 형성될 영역의 실리사이드 방지층을 제거하므로, 적어도 콘택 형성을 위한 식각 대상막은 층간절연막으로 화소부와 주변회로부에서 동일하다.
이 때 제2 영역에서 실리사이드층이 형성되는 영역은, 복수의 콘택이 형성된 영역을 포함하는 서로 분리된 복수 영역으로 형성하거나 또는 복수의 콘택이 형성된 영역을 포함하는 단일 영역으로 형성할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 다만 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것일 뿐이므로, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 또한 하기 실시예와 함께 제시된 도면들에 있어서, 층 및 영역들의 크기는 명확한 설명을 강조하기 위해서 간략화되거나 다소 과장되어진 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 평면도이다.
도 1을 참조하면, 본 발명의 씨모스 이미지 센서는 빛을 감지하여 신호를 발생하는 화소부(10)와 화소부(10)의 신호를 처리하는 주변회로부(60)를 포함한다. 여기서 화소부(10)는 빛을 감지하는 수광소자(11)를 포함하며, 주변회로부(60)는 화소부(10)의 출력 신호에서 노이즈를 제거하는 상관 더블 샘플링(CDS; correlated double sampling)부와 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지탈 컨버터(ADC; analog digital converter) 등을 포함한다.
화소부(10)의 수광소자(11)로는 포토 다이오드 등이 사용될 수 있으며, 또한 상기 수광소자(11)에 연결된 활성영역(A)상에는 적어도 하나의 모스 트랜지스터가 형성된다. 상기 트랜지스터의 갯수에 따라, 1-트랜지스터 구조, 3-트랜지스터 구조 및 4-트랜지스터 구조 등이 있다. 1-트랜지스터 구조는 전체 면적에서 수광소자(11) 면적이 차지하는 비율을 나타내는 '필-팩터(fill-factor)'가 크다. 필-팩터가 클수록 빛에 대한 감도가 우수하지만, 1-트랜지스터 구조는 노이즈가 큰 단점이 있어 최근에는 4-트랜지스터 구조가 일반적으로 사용된다.
도 1은 4-트랜지스터 구조가 적용된 씨모스 이미지 센서를 도시하였다, 그러 나 본 발명은 트랜지스터의 개수에 상관없이 적용될 수 있다. 상기 4-트랜지스터는, 트랜스퍼 게이트 전극(21)/리셋 게이트 전극(22)/드라이브 게이트 전극(23)/선택 게이트 전극(24)을 각각 포함하는, 트랜스퍼 트랜지스터/리셋 트랜지스터/드라이브 트랜지스터/선택 트랜지스터로 구성된다.
도 2는 도 1의 화소부에 대한 등가회로도이다.
도 2를 참조하면, 수광소자로 사용되는 포토 다이오드(PD)는 트랜스퍼 트랜지스터(Tx) 및 리셋 트랜지스터(Rx)와 직렬로 접속된다. 리셋 트랜지스터(Rx)의 드레인 영역과 드라이브 트랜지스터(Dx)의 소오스 영역에는 콘택을 통하여 전압(VDD)이 인가된다. 트랜스퍼 트랜지스터(Tx)의 드레인 영역 또는 리셋 트랜지스터(Rx)의 소오스 영역은 부유확산층(F/D; floating diffusion)에 해당하고, 상기 부유확산층(F/D)과 드라이브 트랜지스터(Dx)의 게이트 전극은 콘택을 통하여 접속된다. 드라이브 트랜지스터(Dx)와 선택 트랜지스터(Sx)는 직렬로 접속되고, 선택 트랜지스터(Sx)의 드레인 영역에는 신호를 출력하는 콘택이 형성된다.
이들의 동작 과정은 다음과 같다. 먼저 리셋 트랜지스터(Rx)가 턴-온하여 상기 부유확산층(F/D)에 축전된 전하를 제거하는 리셋 동작을 수행한다. 이어서 리셋 트랜지스터(Rx)를 턴-오프한 후, 트랜스퍼 트랜지스터(Tx)를 턴-온하여 외부에서 포토 다이오드(PD)에 빛이 입사하여 생성된 전자-정공 쌍(EHP;electron-hole pair)에 의한 신호 전하가 부유확산층(F/D)으로 전달되도록 한다. 이 경우 부유확산층(F/D)의 전위가 변화되며 동시에 드라이브 트랜지스터(Dx)의 게이트 전극의 전위가 변화된다. 이 때 선택 신호에 의해 상기 선택 트랜지스터(Sx)가 턴-온되면, 상기 드라이브 트랜지스터(Dx)의 변화된 게이트 전극의 전위에 따른 신호가 출력단(Out)으로 출력된다.
위와 같은 동작을 위해서는 각 소자간 접속이나 또는 외부회로와의 접속을 위해 콘택이 형성된다. 도 1을 재차 참조하면, 수광소자(11)에 연결된 활성영역(A)에는, 정전압을 인가받기 위한 콘택(32)과 드라이브 트랜지스터의 게이트 전극(23)과의 접속을 위한 콘택(31) 및 신호의 출력을 위한 콘택(33) 등이 형성된다. 또한 각 트랜지스터의 게이트 전극(21,22,23,24)에는 금속 배선을 위한 콘택(41,42,43,44)이 형성될 수 있다. 도 1에는, 특정 화소부(10)의 모든 게이트 전극(21,22,23,24)에 각각 콘택(41,42,43,44)이 형성된 것으로 도시하였지만, 부유확산층(30)에 연결되는 드라이브 게이트 전극(23)의 콘택(43)을 제외하면, 나머지 콘택(41,42,44)은 해당 화소부(10)에 형성되지 않을 수도 있다. 즉, 복수개가 전기적으로 연결된 화소 중, 특정 화소에만 콘택(41,42,44)이 형성되고 나머지 화소에는 콘택(41,42,44)이 형성되지 않을 수도 있다.
화소부(10)의 소정 영역에는 실리사이드층이 형성되며 상기 화소부(10)는 실리사이드층의 존부에 따라 제1 영역(1)과 제2 영역(2)으로 구분된다. 제1 영역(1)은 수광소자(11)를 포함하며 실리사이드층이 형성되지 않도록 실리사이드 방지층이 덮고 있다. 제2 영역(2)은, 화소부(10)에서 제1 영역(1)을 제외한 나머지 영역으로, 트렌지스터의 게이트 전극(21,22,23,24)과 활성영역(A)을 포함한다. 제2 영역(2)의 일부에는 실리사이드 방지층이 형성되고, 일부에는 실리사이드 방지층이 제 거되고 실리사이드층이 형성된다. 이와 같이, 화소부(10)는 실리사이드 방지층 패턴(50)에 따라 영역별로 실리사이드 방지층이 형성되며, 제2 영역(2)에서는 실리사이드 방지층이 형성된 영역과 실리사이드 방지층이 제거되고 실리사이드층이 형성된 영역의 경계가 형성된다. 도 1에서, 실리사이드 방지층 패턴(50)은 실리사이드방지층이 형성된 영역의 경계 부분을 지시하도록 도시되어 있다.
상기 제2 영역(2)에 있어서 실리사이드층은 활성영역(A)에서 트랜지스터의 소오스 영역 또는 드레인 영역에 해당하는 불순물 확산 영역의 콘택(31,32,33)을 포함한다. 즉, 트랜스퍼 게이트 전극(21) 일측의 드레인 영역(30)이나, 리셋 게이트 전극(22) 일측의 드레인 영역 및 선택 게이트 전극(24) 일측의 드레인 영역에 실리사이드층이 형성된다. 나아가, 도 1과 같이, 트렌지스터의 게이트 전극(21,22,23,24)에 콘택(41,42,43,44)이 형성된 경우 상기 콘택(41,42,43,44)을 포함하도록 실리사이드층이 형성될 수 있다. 이 때, 화소부(10)에 사용되는 트랜지스터의 개수에 따라 콘택의 위치나 개수 등이 달라질수 있겠지만, 본 발명에 따르면 콘택을 포함하는 소정 영역에 실리사이드 방지층이 제거되고 실리사이드층이 형성될 수 있도록 한다.
한편, 화소부(10)의 출력 신호를 처리하는 주변회로부(60)는 복수의 트랜지스터를 포함한다. 상기 트랜지스터상에는 실리사이드 방지층이 형성되지 않기 때문에, 실리사이드 공정시 게이트 전극(71)이나 소오스 영역(72) 및 드레인 영역(73)에 실리사이드층이 형성될 수 있다.
이하 도면을 참조하여 본 발명의 수직 구조를 살펴 본다.
도 3은 도 1의 Ⅰ-Ⅰ'/Ⅱ-Ⅱ' 라인을 따라 취해진 단면도이다.
도 3을 참조하면, 반도체 기판(100)상에 소자분리막(110)이 형성되어 활성영역을 한정하며, 활성영역상에는 각종 반도체 소자가 형성된다. 화소부(10)에는, 입사된 빛에 따라 전자-정공 쌍을 생성하는 수광소자(11)와 상기 수광소자(11)가 형성된 영역의 일측으로 연장되어 트랜스퍼 게이트 전극(21)과 부유확산층(30) 등이 형성된다. 한편 주변회로부(60)에는, 화소부(10)의 출력 신호에서 노이즈를 제거하거나 아날로그 신호를 디지털 신호로 변환하는 등의 기능을 수행하기 위한 각종 반도체 소자가 구비된다. 다만 이들은 설명의 편의를 위해 도 3에서는 단수의 모스 트랜지스터만으로 도시하였다.
상기 기판(100)상에는 층간절연막(120)이 형성되며 이는 상기한 각 반도체 소자들을 전기적으로 절연시킨다. 또한 층간절연막(120)에는 콘택(31,74)이 형성되는데, 도 3에서는 화소부(10)의 부유확산층(50)과 주변회로부(60)의 드레인 영역(73)에 형성된 콘택(31,74)이 도시되어 있으나, 트랜지스터의 게이트 전극(21,71) 등에도 콘택이 형성될 수 있다. 상기 콘택(31,74)이 형성되는 부분에는 기판(100)상에 실리사이드층(55)이 형성된다. 이는 실리사이드 방지층 패턴(50)에 따른 것으로, 화소부(10)에서는 콘택(31)이 형성되는 영역을 제외한 다른 영역에는 실리사이드 방지층에 의해 실리사이드층(55)이 형성될 수 없다. 주변회로부(60)에서는 실리사이드 방지층 없이, 소오스 영역(72)이나 드레인 영역(73) 및 게이트 전극(55)상에 실리사이드층(55)이 형성될 수 있다.
위와 같이 화소부(10)와 주변회로부(60)에서는 실리사이드층 패턴(50)이 상 이하지만, 콘택(31)이 형성되는 영역에는 공통적으로 실리사이드층(55)이 형성된다. 이러한 구조는 특히 제조 공정과 관련된 장점이 있는데, 이에 대해서는 이하 본 발명의 제조 방법을 설명하면서 살펴보도록 한다.
도 4 내지 도 8은, 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 제조방법을 설명하는 단면도들이다.
도 4를 참조하면, 실리콘 등의 반도체 기판(100)에 활성영역을 한정하는 소자분리막(110)을 형성한다. 상기 소자분리막(110)은 기판(100)을 식각하여 트렌치를 형성한 후 이를 절연막으로 매립하는 통상의 공정으로 형성할 수 있다. 상기 기판(100)상에는 각종 반도체 소자를 형성한다. 상기 화소부(10)에는 빛을 감지하는 포토 다이오드 등의 수광소자(11)와 상기 수광소자(11)에 연결된 트랜스퍼 게이트 전극(21)이나 부유확산층(30) 등을 형성한다. 이와 동시에 주변회로부(60)에도 게이트 전극(71)과 소오스 영역(72)/드레인 영역(73)을 구비한 트랜지스터를 형성한다.
도 5를 참조하면, 기판(100)의 전면에 실리사이드 방지층(50')을 증착한다. 상기 실리사이드 방지층(50')은 금속과 실리콘이 접하여 실리사이드 반응을 하는 것을 방지하는 것으로 실리콘 질화막을 증착하여 형성할 수 있다. 또한 실리콘 질화막에 의한 스트레스를 완화시키기 위해 산화막이 추가될 수 있다. 상기 산화막은 열산화막으로, 예컨대 중온산화막(MTO; Middle Temperature Oxide)으로 형성할 수 있다. 상기 실리사이드 방지층(50')은 화소부(10)외에 주변회로부(60)까지 형성한 다.
도 6을 참조하면, 상기 실리사이드 방지층(50')을 패터닝한다. 이를 위해, 실리사이드 방지층(50')상에 포토레지스트를 이용한 사진 공정으로 포토레지스트 패턴을 형성하여, 소정 영역의 실리사이드 방지층(50')을 외부로 노출시킨다. 상기 포토레지스트 패턴을 식각 마스크로 이용하여 노출된 실리사이드 방지층(50')을 식각하여 일부분이 제거된 실리사이드 방지층 패턴(50)을 형성한다. 이 때 화소부(10)의 경우에는 콘택이 형성될 영역을 포함하는 소정영역의 실리사이드 방지층(50')만이 식각된다. 주변회로부(60)의 경우에는 활성영역의 게이트 전극(71)과 소오스 영역(72) 및 드레인 영역(73)상의 실리사이드 방지층(50')이 식각된다.
도 7을 참조하면, 기판(100)상에 실리사이드층을 형성하기 위한 금속막(55')을 증착한다. 상기 금속막(55')으로는 코발트(Co)나 티타늄(Ti)이나 니켈(Ni) 또는 텅스텐(W)과 같은 금속이 사용되며, 이는 스퍼터링법을 이용하여 증착될 수 있다. 금속막(55')이 증착된 후에는, 급속 열처리(RTP; Rapid Thermal Process) 등의 열처리를 통하여 기판(100) 또는 게이트 전극(55)의 실리콘과 금속막(55')이 반응하여 실리사이드층(55)이 형성되도록 한다.
이 때, 화소부(10)에서는 실리사이드 방지층(50')이 제거된 소정 영역에서만 실리사이드층(55)이 형성된다. 구체적으로, 도 7에 도시된 바와 같이 부유확산층(30)에 콘택이 형성되는 영역에서 기판(100)의 실리콘과 금속막(55')이 반응하여 실리사이드층(55)이 형성된다. 또한 도 7에 도시하지는 않았지만, 도 1의 트랜스퍼 트랜지스터나 선택 트랜지스터 등의 게이트 전극에 콘택이 형성되는 경우, 해당 영 역의 폴리 실리콘과 금속막이 반응하여 실리사이드층(55)이 형성되도록 할 수 있다.
한편, 주변회로부(60)에서는 소오스 영역(72)이나 드레인 영역(73) 또는 게이트 전극(71)과 같이 실리콘과 금속막이 접하게 되는 모든 영역에서 실리사이드층(55)이 형성된다. 다만 실리사이드 방지층(50')이 잔류하도록 패터닝된 영역이나, 실리사이드 방지층(50')이 제거되더라도 소자분리막(110)상에 증착된 금속막(55')과 같이 실리콘과 반응할 수 없는 영역에서는 실리사이드층(55)이 형성될 수 없다.
도 8을 참조하면, 잔류하는 금속막(55')을 제거하고 기판(100)상에 층간절연막(120)을 형성한다. 이어서 각 소자간 전기적 접속을 수행하는 콘택을 형성하는데, 이를 위해 층간절연막(120)을 관통하는 홀(h)을 형성한다. 상기 홀(h)은 층간절연막(120)상에 포토 공정으로 포토레지스트 패턴(130)을 형성한 후, 상기 포토레지스트 패턴(130)을 식각 마스크로 층간절연막(120)을 식각하여 형성할 수 있다. 홀(h)을 형성한 후에는, 상기 홀(h)을 도전체로 매립하고 금속 배선을 형성하는 통상의 공정을 진행한다.
상기 층간절연막(120)은 통상 산화막으로 이루어지며, 콘택을 위한 홀(h)은 산화막에 대한 건식 식각으로 형성할 수 있다. 위와 같은 건식 식각은 화소부(10)와 주변회로부(60)에서 동시에 진행된다. 본 발명에 의하면, 화소부(10)의 콘택이 형성될 영역에는 실리사이드 방지층(50')이 제거되어 층간절연막(120)만이 배치된다.
만약 콘택이 형성될 영역에 실리사이드 방지층(50')이 잔류하는 경우에는, 주변회로부(60)에 있어서는 피식각막이 층간절연막(120)뿐이지만 화소부(10)에 있어서는 잔류하는 실리사이드 방지층(50') 또한 피식각막에 포함된다. 상기 실리사이드 방지층(50')에 질화막이 포함된 경우, 홀(h)을 형성하기 위해 화소부(10)에서는 산화막 성분의 층간절연막(120)외에 질화막이 식각된다. 그런데 질화막과 산화막은 식각 선택비가 상이하므로, 화소부(10)의 질화막이 식각되는 동안 주변회로부(60)의 산화막 성분의 층간절연막(120)이 식각된 후 그 하부의 반도체 기판(100)이 리세스되어 손상받을 수 있다. 또는 반도체 기판(100)에 인접한 소자분리막(110) 또한 리세스될 수 있다. 그러나 본 발명에 의하면 상기 홀(h)이 형성되는 영역에서의 실리사이드 방지층(50')은 미리 제거되므로, 위와 같은 문제를 방지할 수 있다. 다만 화소부(10)의 특정 영역에서 실리사이드 방지층(50')이 제거된 경우, 씨모스 이미지 센서의 동작에 영향을 미칠 수 있는지에 대해서는 검토가 필요하다.
씨모스 이미지 센서에 있어서, 화소부(10)에 실리사이드 방지층(50')이 형성되는 것은 실리사이드층(55)이 형성되지 않도록 하기 위함이다. 실리사이드층(55)은 저항을 낮추는 등의 장점이 있음에도 이를 화소부(10)에 형성하지 않는 것은, 실리사이드층(55)이 포토 다이오드와 같은 수광소자(11)의 광특성을 저하시키는 등 여러가지 부작용을 유발할 수 있기 때문이다. 그러나 실리사이드층(55)에 의한 부작용이 발생될 염려가 없다면 화소부(10)에 실리사이드층(55)이 형성되어도 무방하다.
본 발명은, 화소부(10)에 있어서 실리사이드 방지층(50')이 필수적인 영역과 실리사이드 방지층(50')이 필수적이라 볼 수 없는 영역이 공존한다는 점에 착안하 여, 전자의 영역에는 실리사이드 방지층(50')을 형성하되 후자의 영역에는 필요에 따라 실리사이드 방지층(50')을 형성하지 않도록 한 것이다. 예컨대 빛을 감지하는 수광소자(11)가 형성되는 영역상에는 실리사이드 방지층(50')이 필수적이다. 이에 비해 트랜지스터의 콘택이 형성되는 영역에서는 실리사이드층(55)이 형성되더라도 이로 인해 동작 특성을 저하시키는 문제는 없으므로, 실리사이드 방지층(50')이 필수적이라 볼 수 없다. 또한 활성영역을 한정하는 소자분리막(110)의 경우에는 실리사이드 방지층(50')의 존부와 상관없이 실리사이드층(55)이 형성될 수 없다는 점에서 실리사이드 방지층(50')이 불필요하다.
위와 같이, 본 발명에 의하면 화소부(10)의 소정 영역에서 실리사이드 방지층(50')을 제거하여, 화소부(10)와 주변회로부(60)에 대한 특정 공정을 동시에 진행하는 경우 공정 대상의 막을 동일한 성분으로 유지할 수 있다.
또한 화소부(10)의 특정 영역에 형성된 실리사이드 방지층(50')을 제거하는데 별도의 공정이 추가되지 않는다. 즉, 실리사이드 방지층(50') 증착 후 사진 식각을 이용하여 주변회로부(60)의 실리사이드 방지층(50')을 제거하는 공정을 진행하면서, 화소부(10)의 특정 영역에 형성된 실리사이드 방지층(50')을 제거하는 공정을 병합하여 진행할 수 있다. 이는 사진 공정에서 사용되는 노광 마스크의 디자인만 변경한 것으로, 본 발명에 의하면 공정 절차가 지연되지 않고 효율적이다.
나아가 실리사이드 방지층(50')이 제거된 후, 화소부(10)에 형성된 콘택은 실리사이드층(55) 형성에 따라 저항이 감소된다. 이로 인하여, 부유확산층(30)에 인가되는 동작전압(VDD)을 낮출 수 있는 등의 부수적인 효과도 있다.
도 9a 및 도 9b는 본 발명의 다른 실시예에 따른 씨모스 이미지 센서의 평면도들이다.
도 9a 및 도 9b를 참조하면, 화소부(10)는 제1 영역(1)과 제2 영역(2)으로 구분된다. 제1 영역(1)은 수광소자(11)를 포함하며 실리사이드층이 형성되지 않도록 실리사이드 방지층이 덮고 있다. 제2 영역(2)은 화소부(10)에서 제1 영역(1) 이외의 영역으로, 실리사이드 방지층 패턴(50)에 따라 소정 영역에만 실리사이드 방지층이 형성되고 나머지 영역에는 실리사이드층이 형성될 수 있다. 도 9a 및 9b에서, 실리사이드 방지층 패턴(50)은 실리사이드 방지층이 형성된 영역의 경계 부분을 지시하도록 도시되어 있다.
제2 영역(2)에 있어서, 실리사이드층이 형성되는 영역은 복수의 콘택(31,32,33,41,42,43,44)을 모두 포함하는 단일한 영역에 형성된다. 도 9a의 실시예에서는, 실리사이드층은 콘택(31,32,33,41,42,43,44)외에 활성영역(A)과 게이트 전극(21,22,23,24)을 포함하는 영역에 걸쳐서 형성된다. 한편, 도 9b의 실시예에서는, 실리사이드층은 활성영역(A)과 트랜지스터의 게이트 전극(21,22,23,24)의 일부에 형성된다. 즉, 실리사이드층은, 실리사이드 방지층 패턴(50)에 따라, 실리사이드 방지층이 제거된 영역 중 실리콘과 금속간의 실리사이드 반응이 발생될 수 있는 영역에 형성된다. 앞서 살핀 바와 같이, 상기 게이트 전극(21,22,23,24)의 전부 또 는 일부에는 콘택(41,42,43,44)이 형성되지 않을 수 있다. 이 경우 상기 실리사이드층은 활성영역(A) 또는 일부의 게이트 전극(21,22,23,24) 콘택(41,42,43,44)을 포함하는 소정 영역에만 형성되도록 할 수도 있다. 위와 같이 실리사이드층이 형성되는 영역이 단일 영역으로 형성되는 경우 공정 진행이 용이하다. 즉, 실리사이드층이 형성되려면 제2 영역(2)의 실리사이드 방지층을 국소적으로 제거해야 하는데, 콘택(31,32,33,41,42,43,44)의 크기를 감안하면 모든 콘택(31,32,33,41,42,43,44)을 포함하는 단일한 영역의 실리사이드 방지층을 제거하는 것이 유리하기 때문이다.
다만 제2 영역(2)에서 실리사이드 방지층이 제거되면, 후속 공정에서 해당 영역에 실리사이드층이 형성될 수 있다. 따라서 실리사이드층이 형성된 경우 문제가 발생될 수 있는 영역은 배제되어야 한다. 예컨대, 앞서 살펴 본 바와 같이, 수광소자(11)가 형성된 영역에 실리사이드층이 형성되면 동작 특성이 저하될 수 있다. 따라서 실리사이드층을 포함하는 영역은 수광소자(11)와 같이 실리사이드층으로 인하여 문제가 발생될 수 있는 영역을 제외한다면 어떠한 형상으로 형성되어도 무방하다. 즉, 도 9a 및 도 9b에 도시된 것과 상이한 구조도 가능하다.
한편, 상기한 실시예에서는 콘택 형성 공정과 관련하여 설명하였지만 본 발명은 콘택 공정에 한정할 필요는 없다. 콘택 형성외에도 특정 공정을 진행함에 있어, 실리사이드 방지층의 존부로 인하여 화소부와 주변회로부에서 공정 대상 막질이 상이하게 되는 경우에 본 발명이 적용될 수 있다. 즉, 화소부에서 해당 공정이 진행되는 영역의 실리사이드 방지층을 국소적으로 제거하여 화소부와 주변회로부에 서 공정 대상 막을 동일하게 유지할 수 있다.
이상에서 살펴 본 바와 같이, 본 발명에 의하면 다음과 같은 효과가 있다.
첫째, 화소부에서 국소적으로 실리사이드 방지층을 제거하여, 식각 공정과 같은 특정 공정을 진행하는 경우 화소부와 주변회로부에서 피식각막 성분을 동일하게 유지할 수 있다. 이는 피식각막 성분이 상이하여 화소부의 식각이 진행되는 동안 주변회로부에서 과식각이 진행되어 기판 등이 손상받는 것을 방지하는 효과가 있다.
둘째, 화소부의 실리사이드 방지층을 국소적으로 제거하는데 별도의 공정이 추가되지 않는다. 즉, 실리사이드 방지층을 패터닝 하는 공정에 병합하되, 추가적인 영역에서 실리사이드 방지층을 제거할 뿐이므로 공정이 지연되지 않는다.
셋째, 콘택이 형성되는 영역에서 국소적으로 실리사이드 방지층이 제거되어 실리사이드층이 형성되므로, 해당 영역에서 저항이 감소되어 동작전압을 낮출 수 있다.

Claims (14)

  1. 삭제
  2. 기판상의 화소부에는 수광소자와 적어도 하나의 트랜지스터를 형성하고 상기 기판의 주변회로부에는 트랜지스터를 형성하고;
    상기 기판상에 상기 수광소자를 포함하는 영역을 덮는 실리사이드 방지층 패턴을 형성하고;
    상기 기판상의 소정 영역에 실리사이드층을 형성하고;
    상기 기판상에 층간절연막을 형성하고;
    상기 층간절연막에 콘택을 형성하되 상기 콘택은 실리사이드층이 형성된 소정 영역내에 위치하도록 형성하는 것을 포함하며,
    상기 화소부에서의 실리사이드 방지층 패턴을 형성하는 것은, 기판상에 실리사이드 방지층을 증착하고, 상기 복수의 콘택이 형성된 영역을 포함하는 서로 분리된 복수 영역에 증착된 실리사이드 방지층을 제거하는 것을 포함하는 씨모스 이미지 센서의 제조방법.
  3. 삭제
  4. 제 2항에 있어서,
    상기 수광소자는 포토 다이오드로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  5. 제 2항에 있어서,
    상기 주변회로부에서 실리사이드 방지층 패턴을 형성하는 것은, 기판상에 실리사이드 방지층을 증착하고, 활성영역 또는 상기 트랜지스터의 게이트 전극에 증착된 실리사이드 방지층을 제거하는 것을 포함하는 씨모스 이미지 센서의 제조방법.
  6. 제 2항에 있어서,
    상기 실리사이드 방지층은 질화막을 포함하여 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  7. 삭제
  8. 빛을 감지하여 신호를 발생하는 화소부를 포함하되;
    상기 화소부는 실리사이드 방지층이 형성된 제1 영역과 실리사이드층을 포함하는 제2 영역으로 구분되며;
    상기 제1 영역에는 빛을 감지하는 수광소자가 형성되고;
    상기 제2 영역에는 상기 수광소자에 연결된 활성영역을 따라 적어도 하나의 트랜지스터가 형성되고;
    상기 제2 영역에서 실리사이드층은, 상기 활성영역에서 상기 트랜지스터의 불순물 확산 영역에 형성된 콘택을 포함하도록 형성되고,
    상기 트랜지스터의 게이트 전극에는 콘택이 형성되며, 상기 실리사이드층은 상기 게이트 전극 콘택을 포함하도록 형성된 것을 특징으로 하는 씨모스 이미지 센서.
  9. 빛을 감지하여 신호를 발생하는 화소부를 포함하되;
    상기 화소부는 실리사이드 방지층이 형성된 제1 영역과 실리사이드층을 포함하는 제2 영역으로 구분되며;
    상기 제1 영역에는 빛을 감지하는 수광소자가 형성되고;
    상기 제2 영역에는 상기 수광소자에 연결된 활성영역을 따라 적어도 하나의 트랜지스터가 형성되고;
    상기 제2 영역에서 실리사이드층은, 상기 활성영역에서 상기 트랜지스터의 불순물 확산 영역에 형성된 콘택을 포함하도록 형성되고,
    상기 콘택은 복수로 형성되고, 상기 제1 영역에서 실리사이드층이 형성되는 영역은 상기 복수의 콘택이 형성되는 영역을 포함하는 복수의 영역으로 서로 분리된 것을 특징으로 하는 씨모스 이미지 센서.
  10. 빛을 감지하여 신호를 발생하는 화소부를 포함하되;
    상기 화소부는 실리사이드 방지층이 형성된 제1 영역과 실리사이드층을 포함하는 제2 영역으로 구분되며;
    상기 제1 영역에는 빛을 감지하는 수광소자가 형성되고;
    상기 제2 영역에는 상기 수광소자에 연결된 활성영역을 따라 적어도 하나의 트랜지스터가 형성되고;
    상기 제2 영역에서 실리사이드층은, 상기 활성영역에서 상기 트랜지스터의 불순물 확산 영역에 형성된 콘택을 포함하도록 형성되고,
    상기 콘택은 복수로 형성되고, 상기 제1 영역에서 실리사이드층이 형성되는 영역은 상기 복수의 콘택이 형성되는 영역을 포함하는 단일 영역으로 이루어진 것을 특징으로 하는 씨모스 이미지 센서.
  11. 제 8항 내지 제 10항 중 어느 한 항에 있어서,
    상기 수광소자는 포토 다이오드인 것을 특징으로 하는 씨모스 이미지 센서.
  12. 제 8항 내지 제 10항 중 어느 한 항에 있어서,
    상기 화소부의 신호를 처리하며 복수의 트랜지스터로 된 주변회로를 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서.
  13. 제 12항에 있어서,
    상기 주변회로부의 활성영역이나 트랜지스터의 게이트 전극에는 실리사이드층이 형성된 것을 특징으로 하는 씨모스 이미지 센서.
  14. 제 8항 내지 제 10항 중 어느 한 항에 있어서,
    상기 실리사이드 방지층은 질화막을 포함하는 것을 특징으로 하는 씨모스 이미지 센서.
KR1020050068036A 2005-07-26 2005-07-26 씨모스 이미지 센서 및 그 제조방법 KR100695517B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050068036A KR100695517B1 (ko) 2005-07-26 2005-07-26 씨모스 이미지 센서 및 그 제조방법
US11/493,146 US20070023802A1 (en) 2005-07-26 2006-07-26 CMOS image sensor and method of fabricating the same
US12/478,258 US20090239327A1 (en) 2005-07-26 2009-06-04 Cmos image sensor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050068036A KR100695517B1 (ko) 2005-07-26 2005-07-26 씨모스 이미지 센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070013608A KR20070013608A (ko) 2007-01-31
KR100695517B1 true KR100695517B1 (ko) 2007-03-14

Family

ID=37693364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068036A KR100695517B1 (ko) 2005-07-26 2005-07-26 씨모스 이미지 센서 및 그 제조방법

Country Status (2)

Country Link
US (2) US20070023802A1 (ko)
KR (1) KR100695517B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690169B1 (ko) * 2005-10-25 2007-03-08 매그나칩 반도체 유한회사 시모스 이미지센서
KR100821478B1 (ko) * 2006-08-23 2008-04-10 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조 방법
JP5023768B2 (ja) * 2007-03-30 2012-09-12 ソニー株式会社 固体撮像素子及びその製造方法
KR101275798B1 (ko) * 2007-07-13 2013-06-18 삼성전자주식회사 Ｃｍｏｓ 이미지 소자 및 그 제조방법
KR101503682B1 (ko) * 2008-04-18 2015-03-20 삼성전자 주식회사 공유 픽셀형 이미지 센서 및 그 제조 방법
JP4793402B2 (ja) * 2008-04-21 2011-10-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8264377B2 (en) 2009-03-02 2012-09-11 Griffith Gregory M Aircraft collision avoidance system
US8247262B2 (en) * 2009-05-04 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing contact resistance of CMOS image sensor
JP5387212B2 (ja) 2009-07-31 2014-01-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5834520B2 (ja) * 2011-06-15 2015-12-24 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
JP5991739B2 (ja) * 2012-06-15 2016-09-14 キヤノン株式会社 固体撮像装置およびその製造方法、ならびにカメラ
JP6226683B2 (ja) * 2013-10-09 2017-11-08 キヤノン株式会社 撮像装置
JP2015130447A (ja) * 2014-01-08 2015-07-16 キヤノン株式会社 固体撮像装置の製造方法
US9515116B1 (en) * 2015-05-22 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transfer gate structure for a back-side illumination (BSI) complementary metal-oxide-semiconductor (CMOS) image sensor using global shutter capture
CN108206194B (zh) * 2016-12-20 2020-08-25 中芯国际集成电路制造(上海)有限公司 图像传感器及其制造方法
SG11202000647WA (en) 2018-02-20 2020-02-27 Intelligent Cleaning Equipment Holdings Co Ltd Tracking device, system for tracking objects, and associated method of use
US11682313B2 (en) 2021-03-17 2023-06-20 Gregory M. Griffith Sensor assembly for use in association with aircraft collision avoidance system and method of using the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137127A (en) * 1997-08-07 2000-10-24 Foveonics, Inc. Low leakage active pixel using spacer protective mask compatible with CMOS process
JP3624140B2 (ja) * 1999-08-05 2005-03-02 キヤノン株式会社 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device
JP4541666B2 (ja) * 2002-06-20 2010-09-08 三星電子株式会社 イメージセンサ及びその製造方法
US7253461B2 (en) * 2005-05-27 2007-08-07 Dialog Imaging Systems Gmbh Snapshot CMOS image sensor with high shutter rejection ratio

Also Published As

Publication number Publication date
KR20070013608A (ko) 2007-01-31
US20070023802A1 (en) 2007-02-01
US20090239327A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
KR100695517B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US9887226B2 (en) Solid-state imaging device
US8896137B2 (en) Solid-state image pickup device and a method of manufacturing the same
US7902622B2 (en) Solid-state imaging device
JP4739324B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
EP1670062A1 (en) Local interconnect structure for a CMOS image sensor and its manufacturing method
JP4490407B2 (ja) Ｃｍｏｓイメージセンサとその製造方法
JP2004080030A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP4449106B2 (ja) Ｍｏｓ型固体撮像装置及びその製造方法
US7361542B2 (en) Method of fabricating CMOS image sensor
CN100483683C (zh) Cmos图像传感器及其制造方法
US7122397B2 (en) Method for manufacturing CMOS image sensor
KR100869744B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US20080042170A1 (en) Image Sensor and Method for Manufacturing the Same
US20070080413A1 (en) CMOS image sensor and method for manufacturing the same
KR20070034292A (ko) 씨모스 이미지 센서 및 그 제조방법
US7459332B2 (en) CMOS image sensor and method for manufacturing the same
KR100562669B1 (ko) 살리사이드 공정을 이용한 이미지센서 제조 방법
KR100529670B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 제조 방법
KR100720497B1 (ko) 씨모스 이미지 센서의 제조 방법
US9691807B2 (en) CMOS image sensor structure
KR100731119B1 (ko) 씨모스 이미지 센서의 제조방법
KR20100078265A (ko) 씨모스 이미지 센서의 제조 방법
KR20100032166A (ko) 씨모스 이미지 센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee