KR20100032166A - 씨모스 이미지 센서의 제조방법 - Google Patents
씨모스 이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR20100032166A KR20100032166A KR1020080091178A KR20080091178A KR20100032166A KR 20100032166 A KR20100032166 A KR 20100032166A KR 1020080091178 A KR1020080091178 A KR 1020080091178A KR 20080091178 A KR20080091178 A KR 20080091178A KR 20100032166 A KR20100032166 A KR 20100032166A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- film
- nitride
- forming
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 150000004767 nitrides Chemical class 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 2
- 238000002955 isolation Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 포토다이오드 상부의 질화막을 효과적으로 제거할 수 있는 씨모스 이미지 센서의 제조방법에 관한 것으로,
본 발명에 따른 씨모스 이미지 센서의 제조방법은 게이트 절연막 및 게이트 전극이 차례대로 형성된 반도체 기판 전면에 제 1 산화막과 제 1 질화막을 형성하는 단계와, 상기 반도체 기판의 포토 다이오드 영역 상의 제 1 질화막을 제거하는 단계와, 상기 반도체 기판의 전면에 제 2 산화막을
형성하는 단계와, 상기 게이트 절연막 및 게이트 전극의 측벽에 제 1 질화막을 이용하여 스페이서를 형성하는 단계와, 상기 게이트 전극 상에 살리사이드막을 형성하는 단계와, 상기 살리사이드막을 포함한 반도체 기판 전면에 제 2 질화막을 형성하는 단계와, 상기 반도체 기판의 포토다이오드 영역 상의 제 2 질화막을 제거하는 단계를 포함하는 것을 특징으로 한다.
질화막, 포토다이오드, 산화막
Description
본 발명은 씨모스 이미지 센서의 제조방법에 관한 것으로, 특히 포토다이오드 상부의 질화막을 효과적으로 제거할 수 있는 씨모스 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 크게 전하 결합소자(charge coupled device: CCD)와 씨모스 이미지 센서(CMOS image sensor)로 구분된다. 전하 결합 소자(charge coupled device: CCD)는 각각의 모스(MOS) 커패시터가 서로 인접하여 배치된 구조를 가지며, 전하 캐리어가 임의의 모스 커패시터에 저장된 후 그 후단의 모스 커패시터로 전송되는 방식의 소자이다. 상기 전하 결합 소자는 복잡한 구동 방식, 많은 전력 소모, 많은 포토공정 스텝으로 인한 복잡한 제조공정 등의 단점을 갖는다. 또한, 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다. 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
이하, 첨부된 도면을 참조하여 종래의 씨모스 이미지 센서의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1b는 종래의 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 에피택셜(epitaxial) 공정을 실시하여 에피층(미도시)을 형성한다. 여기서, 에피층은 포 토 다이오드(PD)에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드(PD)의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.
이 후, 반도체 기판(11)의 액티브 영역과 소자 분리 영역을 정의하기 위해 반도체 기판(11)의 소자 분리 영역을 위한 부분에 소자 분리막(STI)(미도시)을 형성한다.
이어서, 반도체 기판(11)의 액티브 영역 상에 게이트 절연막, 게이트 금속층을 순차적으로 형성하고, 마스크를 이용한 포토리소그래피 공정에 의해 게이트 절연막과 게이트 금속층을 패터닝하여 게이트 절연막(15)과 게이트 전극(17)을 형성한다.
다음으로, 도 1b에 도시된 바와 같이, 게이트 절연막(15)과 게이트 전극(17)으로 구성된 게이트 패턴을 포함한 반도체 기판(11) 전면에 산화막(19)과 질화막(21)을 순차적으로 형성한다. 여기서, 산화막(19)은 TEOS(tetraethly orthosilicate)로 형성하고, 산화막(19) 상에 질화막(21)은 Nitride로 형성하는 것이 바람직하다. 이와 같이, 산화막(19)과 질화막(21)을 순차적으로 형성한 후, 게이트 패턴 양측의 산화막(19)과 질화막(21)에 대해 RIE(reactive ion etching)를 진행하여 스페이서(23)를 형성한다.
이후, 공지된 후속 공정을 통해 씨모스 이미지 센서의 제조 공정을 완료한다.
그러나, 종래의 씨모스 이미지 센서의 제조방법은 스페이서를 형성하는 공정 과 후속 공정에서의 금속 콘택 식각 방지막, 패시배이션(passivation) 막에서 질화막이 사용되며, 이러한 질화막이 포토다이오드 위에 두 층으로 형성되어 씨모스 이미지 센서의 감도를 떨어뜨리는 문제점이 발생한다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 포토다이오드 상부의 질화막을 효과적으로 제거할 수 있는 씨모스 이미지 센서의 제조방법을 제공하는 데 그 목적이 있다.
본 발명에 따른 씨모스 이미지 센서의 제조방법은 게이트 절연막 및 게이트 전극이 차례대로 형성된 반도체 기판 전면에 제 1 산화막과 제 1 질화막을 형성하는 단계와, 상기 반도체 기판의 포토 다이오드 영역 상의 제 1 질화막을 제거하는 단계와, 상기 반도체 기판의 전면에 제 2 산화막을 형성하는 단계와, 상기 게이트 절연막 및 게이트 전극의 측벽에 제 1 질화막을 이용하여 스페이서를 형성하는 단계와, 상기 게이트 전극 상에 살리사이드막을 형성하는 단계와, 상기 살리사이드막을 포함한 반도체 기판 전면에 제 2 질화막을 형성하는 단계와, 상기 반도체 기판의 포토다이오드 영역 상의 제 2 질화막을 제거하는 단계를 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 씨모스 이미지 센서의 제조방법은 포토다이오드 영역 상의 질화막을 모두 제거함으로써 감도를 향상시키는 효과를 가진다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 씨모스 이미지 센서의 제조방법을 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도로서, 포토 다이오드 영역(PD; Photo Diode Area)과 이에 인접하는 트랜스퍼 트랜지스터를 중심으로 도시한 도면이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(110) 상에 에피택셜(epitaxial) 공정을 실시하여 에피층(미도시)을 형성한다. 여기서, 에피층은 포토 다이오드(PD)에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드(PD)의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.
이 후, 반도체 기판(110)의 액티브 영역과 소자 분리 영역을 정의하기 위해 반도체 기판(110)의 소자 분리 영역을 위한 부분에 소자 분리막(STI)(미도시)을 형성한다.
이어서, 반도체 기판(110)의 액티브 영역 상에 게이트 절연막, 게이트 금속층을 순차적으로 형성하고, 마스크를 이용한 포토리소그래피 공정에 의해 게이트 절연막과 게이트 금속층을 패터닝하여 게이트 절연막(150)과 게이트 전극(170)을 형성한다.
다음으로, 게이트 절연막(150)과 게이트 전극(170)으로 구성된 게이트 패턴을 포함한 반도체 기판(110) 전면에 제 1 산화막(190)과 제 1 질화막(210)을 순차적으로 형성한다. 여기서, 제 1 산화막(190)은 TEOS(tetraethly orthosilicate)로 형성하고, 제 1 산화막(190) 상에 제 1 질화막(210)은 Nitride로 형성하는 것이 바람직하다.
이후, 도 2b에 도시된 바와 같이, 반도체 기판(110) 상에 포토다이오드 영역및 게이트 패턴의 일부를 노출하는 제 1 포토레지스트 패턴(250a)을 형성하고, 제 1 포토레지스트 패턴(250a)을 이용한 식각공정을 통해 포토다이오드 영역 상의 제 1 질화막(210)을 제거한다.
이어서, 도 2c에 도시된 바와 같이, 제 1 포토레지스트 패턴(250a)을 제거하고, 반도체 기판(110)의 포토 다이오드 영역(PD) 표면에 불순물 이온을 주입하여 포토다이오드(200)를 형성한 후, 반도체 기판(110) 전면에 제 2 산화막(270)을 형성한다.
이후, 도 2d에 도시된 바와 같이, 제 2 산화막(270)과 제 1 산화막(190)의 일정부분까지 식각한다. 이때, 식각 이후 남아있는 제 1 산화막(190)은 50~150Å의 두께가 바람직하다. 그리고, 포토다이오드 영역 및 게이트 패턴의 일부를 가리는 제 2 포토레지스트 패턴(250b)를 형성한 후, 포토 다이오드 영역의 반대방향 쪽의 게이트 패턴 측벽에 제 1 질화막(210)을 이용한 식각을 통해 스페이서(290)를 형성한다.
다음으로, 도 2e에 도시된 바와 같이, 스페이서(290)와 인접한 반도체 기판(110)의 표면에 불순물 이온주입 공정을 진행하여 소오스/드레인 영역(미도시)을 형성하고, 상기 결과물 위에 살리사이드(Salicide)를 증착한 후, 어닐 공정을 실시하여 살리사이드막(330)을 형성한다.
이어서, 도 2f에 도시된 바와 같이, 살리사이드막(330)을 포함한 반도체 기판(110) 전면에 금속 콘택 식각 방지막으로써 제 2 질화막(350)을 형성한다. 이 후, 반도체 기판(110) 상에 포토다이오드 영역 및 게이트 패턴의 일부를 노출하는 제 3 포토레지스트 패턴(250c)을 형성하고, 제 3 포토레지스트 패턴(250c)을 이용한 식각공정을 통해 포토다이오드 영역 상의 제 2 질화막(210)을 제거한다.
이후, 공지된 후속 공정을 수행함으로써 포토다이오드 영역 상의 질화막이 모두 제거되어 감도가 향상된 씨모스 이미지 센서를 완성한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1a 내지 도 1b는 종래의 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도.
도 2a 내지 도 2f는 본 발명에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.
Claims (10)
- 게이트 절연막 및 게이트 전극이 차례대로 형성된 반도체 기판 전면에 제 1 산화막과 제 1 질화막을 형성하는 단계와,상기 반도체 기판의 포토 다이오드 영역 상의 제 1 질화막을 제거하는 단계와,상기 반도체 기판의 전면에 제 2 산화막을 형성하는 단계와,상기 게이트 절연막 및 게이트 전극의 측벽에 제 1 질화막을 이용하여 스페이서를 형성하는 단계와,상기 게이트 전극 상에 살리사이드막을 형성하는 단계와,상기 살리사이드막을 포함한 반도체 기판 전면에 제 2 질화막을 형성하는 단계와,상기 반도체 기판의 포토다이오드 영역 상의 제 2 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 제 1 및 제 2 산화막은 TEOS로 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 제 1 및 제 2 질화막은 Nitride로 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 제 1 질화막은 상기 반도체 기판 상에 게이트 절연막, 게이트 전극의 일부 및 포토다이오드 영역을 노출하는 제 1 포토레지스트 패턴을 이용한 식각공정을 통해 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 제 2 산화막을 형성한 후,상기 제 1 산화막의 일정부분과 제 2 산화막을 식각하는 단계를 추가로 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 제 1 산화막은 50~150Å의 두께가 남도록 식각되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 제 1 질화막은 상기 반도체 기판 상에 게이트 절연막, 게이트 전극의 일부 및 포토다이오드 영역을 노출하는 제 1 포토레지스트 패턴을 이용한 식각공정 을 통해 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 스페이서는 게이트 절연막과 게이트 전극의 일부와 포토다이오드 영역을 가리는 제 2 포토레지스트 패턴을 이용하여 포토 다이오드 영역의 반대방향 쪽의 게이트 패턴 측벽에 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 스페이서를 형성한 후,상기 스페이서와 인접한 상기 반도체 기판의 표면에 불순물 이온주입 공정을 진행하여 소오스/드레인 영역을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 제 2 질화막은 상기 반도체 기판 상에 게이트 절연막과 게이트 전극의 일부 및 포토다이오드 영역을 노출하는 제 3 포토레지스트 패턴을 이용한 식각공정을 통해 제거되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080091178A KR20100032166A (ko) | 2008-09-17 | 2008-09-17 | 씨모스 이미지 센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080091178A KR20100032166A (ko) | 2008-09-17 | 2008-09-17 | 씨모스 이미지 센서의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100032166A true KR20100032166A (ko) | 2010-03-25 |
Family
ID=42181497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080091178A KR20100032166A (ko) | 2008-09-17 | 2008-09-17 | 씨모스 이미지 센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100032166A (ko) |
-
2008
- 2008-09-17 KR KR1020080091178A patent/KR20100032166A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405437B2 (en) | CMOS image sensor and method for fabricating the same | |
| US20120178206A1 (en) | Cmos image sensor having double gate insulator therein and method for manufacturing the same | |
| US20050093036A1 (en) | CMOS image sensor and method for fabricating the same | |
| EP1715678B1 (en) | Selective smile formation under transfer gate in a CMOS image sensor pixel | |
| KR100640980B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US20060001062A1 (en) | Method for fabricating CMOS image sensor | |
| US7361542B2 (en) | Method of fabricating CMOS image sensor | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100745596B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100640978B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20070038339A (ko) | 이미지 센서의 제조 방법 | |
| US20100167459A1 (en) | Method for fabricating cmos image sensor | |
| US20080042170A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| US8039324B2 (en) | Image sensor and method of fabricating the same | |
| JP2007184586A (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR20100032166A (ko) | 씨모스 이미지 센서의 제조방법 | |
| US20090050892A1 (en) | Cmos image sensor and method for manufacturing the same | |
| KR100943488B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100971209B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20090073486A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100388460B1 (ko) | 사각 형상의 스페이서를 구비하는 이미지 센서 제조방법 | |
| KR100937674B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20100045110A (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100672720B1 (ko) | 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |