KR20070038339A - 이미지 센서의 제조 방법 - Google Patents
이미지 센서의 제조 방법 Download PDFInfo
- Publication number
- KR20070038339A KR20070038339A KR1020050093555A KR20050093555A KR20070038339A KR 20070038339 A KR20070038339 A KR 20070038339A KR 1020050093555 A KR1020050093555 A KR 1020050093555A KR 20050093555 A KR20050093555 A KR 20050093555A KR 20070038339 A KR20070038339 A KR 20070038339A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- forming
- light receiving
- mask pattern
- impurity region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 89
- 238000000034 method Methods 0.000 claims abstract description 71
- 238000002955 isolation Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 125000006850 spacer group Chemical group 0.000 claims description 45
- 238000005468 ion implantation Methods 0.000 claims description 44
- 150000002500 ions Chemical class 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000008280 blood Substances 0.000 claims description 2
- 210000004369 blood Anatomy 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Abstract
이미지 센서의 제조 방법을 제공한다. 이 방법은 제 1 도전형의 반도체기판 내에 수광 영역 및 활성 영역을 한정하는 소자분리막 패턴을 형성하고, 수광 영역의 가장자리에 소자분리막 패턴에 접하는 제 2 도전형의 측벽 불순물 영역을 형성한 후, 수광 영역에 포토 다이오드를 형성하는 단계를 포함한다.
Description
도 1은 본 발명에 따른 이미지 센서의 제조 방법을 설명하기 위한 평면도이다.
도 2 내지 도 8는 본 발명에 따른 이미지 센서의 제조 방법을 설명하기 위한 공정 단면도들이다.
본 발명은 씨모스 이미지 센서의 제조 방법에 관한 것으로, 보다 구체적으로는 포토 다이오드 영역과 소자분리막 사이의 계면에서 발생하는 암전류를 줄일 수 있는 씨모스 이미지 센서의 제조 방법에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하 결합 소자(charge coupled device, CCD) 및 씨모스 이미지 센서(complementary metal oxide silicon image sensor)로 구분된다. 상기 전하 결합 소자(CCD)는 구동 방식이 복잡하고, 전력 소모가 크며, 마스크 공정의 단계가 많기 때문에, 신호 처리 회로를 함께 형성하기 어려운 기술적 단점을 갖는다. 이에 따라, 최근에는 보다 적은 수의 마스크 공정들을 통해 전력 소모가 적으면서 신호 처 리 회로를 함께 형성할 수 있는 씨모스 이미지 센서가 차세대 이미지 센서를 위한 기술로 주목받고 있다.
상기 씨모스 이미지 센서는 외부로부터 입사된 빛을 이용하여 전하들을 생성시키는 수광부 및 상기 수광부에서 생성된 신호 전하들을 전자적으로 처리하여 데이터화하는 씨모스 신호 처리 회로를 포함한다. 보다 구체적으로는, 씨모스 이미지 센서의 수광부는 상기 신호 전하들을 생성하기 위한 포토 다이오드를 구비하고, 외부의 빛이 상기 포토 다이오드로 입사되면, 포토 다이오드 내에서는 상기 신호 전하를 구성하는 전자-홀 쌍들(electron-hole pairs)이 생성된다. 생성된 신호 전하들은 포토다이오드 내에 축적되고, 축적된 신호전하들은 상기 포토 다이오드와 전기적으로 연결된 상기 씨모스 신호 처리 회로에서 전기적 신호로 처리된다.
이러한 씨모스 이미지 센서의 제조 방법은 포토다이오드 영역 및 활성영역을 정의하기 위한 소자분리막 패턴을 형성한 후, 게이트 패턴들을 형성하는 단계를 포함한다. 상기 게이트 패턴들은 리셋(reset) 트랜지스터 및 전송(transfer) 트랜지스터 등의 게이트 전극으로 사용된다. 이후, 이온 주입 공정을 사용하여 상기 포토다이오드 영역에 엔피디(NPD) 및 피피디(PPD)로 구성되는 포토 다이오드를 형성한다.
한편, 이미지 센서의 집적도를 증가시키기 위해, 최근의 씨모스 이미지 센서의 소자분리막 패턴은 에스티아이(STI, shallow trench isolation) 공정을 이용하여 형성되고 있다. 상기 에스티아이 공정은 반도체기판을 이방성 식각하여 트렌치를 형성한 후, 상기 트렌치를 절연막으로 채우는 단계를 포함한다. 하지만, 이러한 에스티아이 공정은 상기 트렌치의 내벽에 식각 손상을 유발하기 때문에 암전류(dark current)의 문제를 유발할 수 있다.
상기 암전류는 빛이 없는 경우에 나타나는 노이즈 신호로서, 이미지 센서의 이미지 품질 및 백점 특성을 저하시킨다. 특히, 상기 트렌치의 내벽에 형성되는 실리콘 댕글링 본드(silicon dangling bond) 및 상기 소자분리막 패턴과 상기 기판 사이의 계면 상태는 상기 암전류를 증대시킨다. 이에 따라, 한국출원번호 제10-2003-0077567호, 제10-2003-0074445호 및 제10-2003-0075424호 등은 상기 암전류의 문제를 줄이기 위해, 상기 소자분리막 패턴과 상기 포토다이오드 영역 사이에 상기 기판과 다른 도전형을 갖는 불순물 영역들을 형성하는 기술들이 개시되고 있다. 상기 불순물 영역은 상기 소자분리막 패턴과 상기 포토다이오드 영역 사이의 직접적인 접촉을 방지함으로써, 상술한 암전류의 문제를 개선할 수 있다.
하지만, 이러한 종래 기술들에 따르면, 상기 게이트 패턴들의 측벽에, 상기 포토 다이오드 영역의 상부면을 노출시키는 스페이서를 형성하는 단계를 포함한다. 알려진 것처럼, 스페이서를 형성하는 단계는 스페이서막을 도포한 후, 이를 이방성 식각하는 단계를 포함한다. 하지만, 이러한 스페이서 형성을 위한 이방성 식각은 하부막에 대한 식각 손상을 초래하기 때문에, 상기 포토 다이오드 영역의 상부면은 상기 스페이서 형성 공정에서 식각 손상을 입는다. 상기 포토 다이오드 영역에서의 식각 손상은 또다른 암전류의 원인이 된다는 점에서, 상기 암전류의 문제는 상기 종래 기술들에 여전히 잔존한다.
스페이서 형성 공정에 의한 식각 손상의 문제를 줄이기 위해, 상기 포토 다 이오드 영역의 상부에서 상기 스페이서막을 덮는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 스페이서막을 이방성 식각하는 방법이 사용될 수 있다. 하지만, 이 경우, 불순물 이온들이 상기 스페이서막을 관통하여 상기 소정의 깊이에 형성되기 위해서는, 상기 불순물 영역의 형성을 위한 이온 주입 공정에서 불순물 이온들의 에너지를 증가시켜야 한다. 이러한 에너지의 증가는 상기 불순물 영역의 도핑 프로파일(doping profile)을 제어하는 것을 어렵게 만든다.
특히, 스페이서를 형성한 후 상기 불순물 영역을 형성할 경우, 상기 불순물 영역을 형성하기 위한 이온 주입 공정에서 상기 스페이서가 이온 주입 마스크로 작용한다. 그 결과, 상기 게이트 패턴 주변에는 상기 불순물 영역이 형성되지 않고, 상기 포토 다이오드 영역이 상기 소자분리막 패턴과 직접 접촉하는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는 포토 다이오드 영역과 소자분리막 사이의 계면에서 발생하는 암전류를 줄일 수 있는 이미지 센서의 제조 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 포토 다이오드 영역에 대한 식각 손상을 최소화하면서, 포토 다이오드 영역과 소자분리막의 직접적인 접촉을 차단하는 이미지 센서의 제조 방법을 제공하는 데 있다.
상술한 기술적 과제들을 해결하기 위해, 본 발명은 스페이서를 형성하기 전에 측벽 불순물 영역을 형성하는 이미지 센서의 제조 방법을 제공한다. 이 방법은 제 1 도전형의 반도체기판 내에 수광 영역 및 활성 영역을 한정하는 소자분리막 패턴을 형성하고, 상기 수광 영역의 가장자리에 상기 소자분리막 패턴에 접하는 제 2 도전형의 측벽 불순물 영역을 형성한 후, 상기 수광 영역에 포토 다이오드를 형성하는 단계를 포함한다.
이때, 상기 측벽 불순물 영역을 형성하는 단계는 상기 수광 영역의 가장자리를 노출시키는 제 1 마스크 패턴을 형성한 후, 상기 제 1 마스크 패턴을 이온 마스크로 사용하는 제 1 이온 주입 공정을 실시하여 상기 수광 영역의 가장자리에 상기 측벽 불순물 영역을 형성하는 단계를 포함한다. 이때, 상기 제 1 마스크 패턴은 상기 수광 영역의 중앙부를 덮도록 형성된다. 그 결과, 상기 측벽 불순물 영역은 상기 수광 영역의 중앙부에 형성되지 않는다.
또한, 본 발명의 일 실시예에 따르면, 상기 소자분리막 패턴은 상기 수광 영역이 상기 활성 영역과 연결되도록 형성되고, 상기 제 1 마스크 패턴은 상기 수광 영역과 상기 활성 영역이 연결되는 영역의 상부에 형성된다. 그 결과, 상기 측벽 불순물 영역은 상기 활성 영역에 형성되지 않는다. 바람직하게는, 상기 제 1 마스크 패턴은 상기 소자분리막 패턴의 상부로부터 상기 수광 영역과 상기 활성 영역이 연결되는 영역 및 상기 수광 영역의 중앙부로 연장되어 형성됨으로써, 상기 수광 영역의 가장자리 전체에 상기 측벽 불순물 영역이 형성되는 것을 방지한다.
본 발명의 일 실시예에 따르면, 상기 제 1 이온 주입 공정은 상기 제 1 마스 크 패턴을 이온 마스크로 사용하는 복수번의 하위 이온 주입 단계들을 포함할 수 있다. 이때, 상기 하위 이온 주입 단계들의 이온 에너지 조건은 상기 측벽 불순물 영역의 도핑 프로파일을 조절할 수 있도록 서로 다를 수 있다.
상기 포토 다이오드를 형성하는 단계는 상기 수광 영역의 상부 영역에 제 2 도전형의 상부 불순물 영역을 형성하는 단계, 및 상기 수광 영역의 하부 영역에 제 1 도전형의 하부 불순물 영역을 형성하는 단계를 포함한다. 이때, 상기 측벽 불순물 영역은 상기 하부 불순물 영역과 상기 소자분리막 패턴 사이에 형성되는 것이 바람직하다.
본 발명의 일 실시예에 따르면, 상기 상부 불순물 영역을 형성하는 단계는 상기 반도체기판 상에 상기 수광 영역을 노출시키는 개구부를 갖는 제 2 마스크 패턴을 형성한 후, 상기 제 2 마스크 패턴을 이온 마스크로 사용하는 제 2 이온 주입 공정을 실시하여 상기 측벽 불순물 영역 내에 상기 상부 불순물 영역을 형성하는 단계를 포함한다. 또한, 상기 하부 불순물 영역을 형성하는 단계는 상기 반도체기판 상에 상기 수광 영역을 노출시키는 개구부를 갖는 제 3 마스크 패턴을 형성한 후, 상기 제 3 마스크 패턴을 이온 마스크로 사용하는 제 3 이온 주입 공정을 실시하는 단계를 포함한다. 이때, 상기 제 3 마스크 패턴의 개구부는 상기 소자분리막 패턴으로부터 이격되어 형성된다. 그 결과, 상기 하부 불순물 영역은 상기 수광 영역의 중앙부에 형성된다. 상기 제 3 마스크 패턴의 개구부는 상기 측벽 불순물 영역으로부터 소정의 거리로 이격될 수 있다.
본 발명의 일 실시예에 따르면, 상기 포토 다이오드를 형성하기 전에, 상기 활성영역의 상부를 가로지르는 게이트 패턴들을 더 형성할 수 있다. 이후, 상기 수광 영역을 덮는 제 4 마스크 패턴을 형성하고, 상기 제 4 마스크 패턴 및 상기 게이트 패턴들을 이온 마스크로 사용하는 제 4 이온 주입 공정을 실시할 수 있다. 상기 제 4 이온 주입 공정에 의해, 상기 활성영역에는 저농도 불순물 영역이 형성된다.
본 발명의 일 실시예에 따르면, 상기 포토 다이오드를 형성한 후, 상기 포토 다이오드가 형성된 반도체기판의 상부에 스페이서 절연막을 형성하고, 상기 스페이서 절연막 상에 상기 수광 영역을 덮는 제 5 마스크 패턴을 형성하고, 상기 제 5 마스크 패턴을 식각 마스크로 사용하여 상기 스페이서 절연막을 이방성 식각함으로써 상기 게이트 패턴의 측벽에 스페이서를 형성한 후, 상기 제 4 마스크 패턴, 상기 스페이서 및 상기 게이트 패턴을 이온 마스크로 사용하는 제 4 이온 주입 공정을 실시함으로써 상기 활성 영역에 고농도 불순물 영역을 형성하는 단계를 더 실시할 수 있다.
본 발명에 따르면, 상기 측벽 불순물 영역은 상기 포토 다이오드, 상기 게이트 패턴 및 상기 스페이서를 형성하기 전에 형성된다. 또한, 상기 제 1 도전형은 엔형이고, 상기 제 2 도전형은 피형인 것이 바람직하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달 될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 따른 이미지 센서의 제조 방법을 설명하기 위한 평면도로서, 본 발명에 따른 이미지 센서의 일부분을 개략적으로 도시한다. 또한, 도 2 내지 도 8는 본 발명에 따른 이미지 센서의 제조 방법을 설명하기 위한 공정 단면도들로서, 도 1의 점선 I-I*을 따라 보여지는 단면을 도시한다.
도 1 및 도 2를 참조하면, 반도체기판(100)에 활성영역 및 수광영역을 한정하는 소자분리막 패턴(10)을 형성한다. 이때, 상기 수광 영역에 축적되는 신호 전하들을 신호 처리 회로로 전달할 수 있도록, 상기 활성 영역과 상기 수광 영역은 소정의 위치에서 서로 연결된다.
상기 소자분리막 패턴(10)을 형성하는 단계는 상기 반도체기판(100) 상에 트렌치 마스크 패턴(도시하지 않음)을 형성한 후, 상기 트렌치 마스크 패턴을 식각 마스크로 사용하여 상기 반도체기판(100)을 이방성 식각하는 단계를 포함한다. 이에 따라, 상기 트렌치 마스크 패턴의 주위에는 상기 활성 영역 및 수광 영역을 정의하는 트렌치들(15)이 형성된다. 결과적으로, 상기 활성 영역 및 수광 영역은 상기 트렌치 마스크 패턴의 아래에 형성된다. 이후, 상기 트렌치(15)를 채우는 소자 분리막을 형성한 후, 상기 트렌치 마스크 패턴의 상부면이 노출될 때까지 상기 소자분리막을 평탄화 식각함으로써, 상기 소자분리막 패턴(10)을 완성한다. 이후, 상기 트렌치 마스크 패턴을 제거하여, 상기 활성 영역 및 수광 영역의 상부면을 노출시킨다.
한편, 상기 소자분리막을 형성하는 단계는 상기 트렌치(15)의 내벽에 열산화 공정을 통해 실리콘 산화막(도시하지 않음)을 형성하는 단계를 더 포함할 수 있다. 이러한 열산화 공정에 의해, 상기 트렌치(15)를 형성하기 위한 이방성 식각 공정에서 발생하는 식각 손상은 치유된다. 상기 트렌치(15) 측벽에서의 식각 손상은 암전류의 한 원인이라는 점에서, 상기 열산화 공정은 이미지 센서의 암전류 특성을 개선하는데 기여한다.
이에 더하여, 상기 소자분리막을 형성하는 단계는 상기 트렌치(15)의 내벽에 라이너막(도시하지 않음)을 형성하는 단계를 더 포함할 수 있다. 상기 라이너막은 화학 기상 증착 기술을 사용하여 형성되는 실리콘 질화막인 것이 바람직하다. 상기 라이너막은 상기 소자분리막 또는 후속 공정에서 유입될 수 있는 오염 물질들이 상기 수광 영역 또는 상기 활성 영역으로 침투하는 것을 차단한다. 라이너막의 이러한 오염 차단은, 상기 열산화 공정에 의해 형성되는 실리콘 산화막과 더불어, 이미지 센서의 암전류 특성을 개선하는데 기여한다.
도 1 및 도 3을 참조하면, 상기 소자분리막 패턴(10)이 형성된 결과물에 대해 웰(well) 이온 주입 공정을 실시한다. 알려진 것처럼, 씨모스 이미지 센서는 엔모스펫(NMOSFET) 및 피모스펫(PMOSFET)을 구비하기 때문에, 씨모스 이미지 센서를 제조하기 위해서는, 상기 반도체기판(100) 내에 서로 다른 도전형을 갖는 영역들을 형성해야 한다. 상기 웰 이온 주입 공정은 이처럼 상기 반도체기판(100)이 영역에 따라 다른 도전형 및 다른 불순물 농도를 가질 수 있는 방법을 제공한다. 이를 위해, 상기 웰 이온 주입 공정은 서로 다른 조건에서 실시되는 복수번의 이온 주입 단계들을 포함하는 것이 바람직하다.
이에 더하여, 상기 웰 이온 주입 공정은 상기 반도체기판(100)에 이미지 센서의 동작 특성을 개선하기 위해, 소정의 불순물 영역들을 국소적으로 형성하는 단계를 더 포함할 수 있다. 예를 들면, 도시한 것처럼, 상기 소자분리막 패턴(10)의 아래에 보조 불순물 영역(20)이 상기 웰 이온 주입 공정을 이용하여 형성될 수 있다. 상기 보조 불순물 영역(20)은 상기 반도체기판(100)과 같은 도전형으로 형성되는 것이 바람직하다.
도 1 및 도 4를 참조하면, 상기 웰 이온 주입 공정을 실시한 후, 상기 반도체기판(100) 상에 상기 수광 영역의 가장자리를 노출시키는 제 1 마스크 패턴(81)을 형성한다. 이어서, 상기 제 1 마스크 패턴(81)을 이온 마스크로 사용하는 제 1 이온 주입 공정(91)을 실시하여, 상기 수광 영역의 가장자리에 측벽 불순물 영역(30)을 형성한다. 이때, 상기 측벽 불순물 영역(30)은 상기 반도체기판(100)과 다른 도전형을 갖도록, 상기 제 1 이온 주입 공정은 상기 반도체기판(100)과 다른 도전형(즉, 엔형)의 불순물들을 사용하여 실시된다. 이후, 상기 제 1 마스크 패턴(81)을 제거하여, 상기 반도체기판(100)의 상부면을 노출시킨다.
본 발명에 따르면, 상기 제 1 마스크 패턴(81)은 상기 수광 영역의 가장자리 영역 만을 선택적으로 노출시킨다. 이에 따라, 상기 수광 영역의 중앙부는 상기 제 1 마스크 패턴(81)에 의해 노출되지 않는다. 이에 더하여, 상기 수광 영역과 상기 활성 영역이 연결되는 부분은 상기 제 1 마스크 패턴(81)에 의해 노출되지 않는 것이 바람직하다. 즉, 상기 제 1 마스크 패턴(81)은 상기 소자분리막 패턴(10)의 상부로부터, 상기 수광 영역과 상기 활성 영역이 연결되는 부분(99) 및 상기 수광 영역의 중앙부로 연장된다. 그 결과, 상기 측벽 불순물 영역(30)은 도 1에 도시된 것처럼 상기 수광 영역의 가장자리 전체에 형성되지는 않고, 상기 활성 영역이 연결되는 부분(99)에서 단절된다.
한편, 본 발명의 일 실시예에 따르면, 상기 제 1 이온 주입 공정(91)은 서로 다른 에너지 조건을 갖는 복수번의 하위 이온 주입 단계들로 이루어질 수 있다. 상기 하위 이온 주입 단계들의 에너지 조건을 조절함으로써, 상기 측벽 불순물 영역(30)의 도핑 프로파일(doping profile)(예를 들면, 깊이에 따른 불순물 농도)를 조절하는 것이 가능하다.
도 1 및 도 5를 참조하면, 상기 활성 영역을 가로지르는 게이트 패턴들(40)을 형성한다. 상기 게이트 패턴들(40)은 상기 수광 영역에서 형성되는 신호 전하를 신호 처리 회로로 전송하기 위한 전송(transfer) 트랜지스터, 리셋(reset) 트랜지스터, 선택(select) 트랜지스터 및 억세스(access) 트랜지스터의 게이트 전극들을 구성할 수 있다. 상기 게이트 패턴(40)을 형성하기 전에, 상기 게이트 패턴(40)과 상기 활성 영역 사이에 개재되는 게이트 절연막(42)을 형성한다. 상기 게이트 절연막(42)은 열산화 공정을 통해 형성되는 실리콘 산화막인 것이 바람직하다.
이후, 상기 게이트 패턴들(40)이 형성된 결과물 상에, 상기 수광 영역을 노출시키는 제 2 마스크 패턴(82)을 형성한다. 이어서, 상기 제 2 마스크 패턴(82)을 이온 마스크로 사용하는 제 2 이온 주입 공정(92)을 실시하여, 상기 수광 영역의 상부 영역에 상부 불순물 영역(1)을 형성한다. 이때, 상기 상부 불순물 영역(1)은 상기 반도체기판(100)과 다른 도전형을 갖도록, 상기 제 2 이온 주입 공정(92)은 상기 반도체기판(100)과 다른 도전형(즉, 엔형)의 불순물들을 사용하여 실시된다.
이때, 상기 상부 불순물 영역(1)은 상기 측벽 불순물 영역(30)에 연결될 수 있다. 이후, 상기 제 2 마스크 패턴(82)을 제거하여, 상기 게이트 패턴(40)이 형성된 반도체기판(100)의 상부면을 노출시킨다.
도 1 및 도 6을 참조하면, 상기 상부 불순물 영역(30)이 형성된 결과물 상에, 상기 수광 영역의 중앙부를 노출시키는 제 3 마스크 패턴(83)을 형성한다. 이어서, 상기 제 3 마스크 패턴(83)을 이온 마스크로 사용하는 제 3 이온 주입 공정(93)을 실시하여, 상기 수광 영역의 하부 영역에 하부 불순물 영역(2)을 형성한다. 이때, 상기 하부 불순물 영역(2)은 상기 반도체기판(100)과 같은 도전형을 갖도록, 상기 제 3 이온 주입 공정(93)은 상기 반도체기판(100)과 같은 도전형(즉, 피형)의 불순물들을 사용하여 실시된다. 이후, 상기 제 3 마스크 패턴(83)을 제거하여, 상기 게이트 패턴(40)이 형성된 반도체기판(100)의 상부면을 노출시킨다.
상술한 것처럼, 상기 제 3 마스크 패턴(83)은 상기 수광 영역의 중앙부를 노출시키도록 형성되는 것이 바람직하다. 이는 종래 기술에서 언급한 포토 다이오드와 소자분리막의 접촉에 의한 암전류의 문제를 줄이기 위해 필요하다. 하지만, 본 발명에 따르면, 상기 하부 불순물 영역(2)과 상기 소자분리막 패턴(10)의 사이에는 상기 측벽 불순물 영역(30)이 개재되기 때문에, 상기 하부 불순물 영역(2)은 상기 소자분리막 패턴(10)에 직접 접촉하지 않는다. 그 결과, 상기 하부 불순물 영역(2)과 상기 소자분리막 패턴(10) 사이의 이격 거리를 줄일 수 있다. 이러한 이격 거리의 감소에 의해, 본 발명에 따른 이미지 센서는 신호 전하를 생성할 수 있는 포토 다이오드의 면적을 증대시키는 기술적 효과를 얻을 수 있다.
도 1 및 도 7을 참조하면, 상기 하부 불순물 영역(2)이 형성된 결과물 상에, 상기 수광 영역을 덮으면서 상기 활성영역을 노출시키는 제 4 마스크 패턴(84)을 형성한다. 이어서, 상기 제 4 마스크 패턴(84) 및 상기 게이트 패턴(40)을 이온 마스크로 사용하는 제 4 이온 주입 공정(94)을 실시하여, 상기 게이트 패턴(40) 주변의 활성영역에 저농도 불순물 영역(62)을 형성한다. 이때, 상기 저농도 불순물 영역(62)은 상기 반도체기판(100)과 다른 도전형을 갖도록, 상기 제 4 이온 주입 공정(94)은 상기 반도체기판(100)과 다른 도전형(즉, 엔형)의 불순물들을 사용하여 실시된다. 이후, 상기 제 4 마스크 패턴(84)을 제거한다.
도 1 및 도 8을 참조하면, 상기 저농도 불순물 영역(62)이 형성된 결과물 상에, 스페이서 절연막(50)을 형성한다. 상기 스페이서 절연막(50)은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막 중의 적어도 한가지로 형성할 수 있으며, 본 발명의 일 실시예에 따르면 차례로 적층된 하부 스페이서막(51) 및 상부 스페이서막(52)으로 형성되는 것이 바람직하다. 상기 상부 스페이서막(52)은 실리콘 질화막으로 형성할 수 있고, 상기 하부 스페이서막(51)은 상기 반도체기판(100)에 대한 상기 상부 스페이서막(52)의 스트레스를 줄이기 위해 실리콘 산화막으로 형성하는 것이 바람직하다.
이후, 상기 스페이서 절연막(50)의 상부에, 상기 수광 영역을 덮으면서 상기 활성 영역을 노출시키는 제 5 마스크 패턴(85)을 형성한다. 이어서, 상기 반도체기판(100)의 상부면이 노출될 때까지 상기 제 5 마스크 패턴(85)을 식각 마스크로 사용하여 상기 스페이서 절연막(50)을 이방성 식각한다. 이에 따라, 상기 활성영역에는 상기 게이트 패턴(40)의 측벽에 배치되는 스페이서(55)가 형성된다. 상술한 실시예에 따르면, 상기 스페이서(55)는 실리콘 산화막으로 이루어지는 하부 스페이서(56) 및 실리콘 질화막으로 이루어지는 상부 스페이서(57)로 구성된다.
이어서, 상기 제 5 마스크 패턴(85), 상기 스페이서(55) 및 상기 게이트 패턴(40)을 이온 마스크로 사용하는 제 5 이온 주입 공정(95)을 실시하여, 상기 게이트 패턴(40) 주변의 활성영역에 고농도 불순물 영역(64)을 형성한다. 이때, 상기 고농도 불순물 영역(64)은 상기 반도체기판(100)과 다른 도전형을 갖도록, 상기 제 5 이온 주입 공정(95)은 상기 반도체기판(100)과 다른 도전형(즉, 엔형)의 불순물들을 사용하여 실시된다. 상기 제 5 이온 주입 공정(95)은 상기 제 4 이온 주입 공정(94)에 비해, 불순물 농도가 높은 조건으로 실시된다. 이후, 상기 제 5 마스크 패턴(85)을 제거하여, 상기 수광 영역에서 상기 스페이서 절연막(50)의 상부면을 노출시킨다.
본 발명에 따르면, 포토 다이오드(특히, 하부 불순물 영역)와 소자분리막 패 턴 사이에는 측벽 불순물 영역이 개재되며, 상기 측벽 불순물 영역은 상기 하부 불순물 영역과 다른 도전형을 갖는다. 이에 따라, 상기 하부 불순물 영역이 상기 소자분리막 패턴과 직접 접촉할 때 발생하는 노이즈 전하는 상기 측벽 불순물 영역에서 재결합(recombination)된다. 그 결과, 본 발명에 따른 이미지 센서는 개선된 암전류 특성을 가질 수 있다.
이에 더하여, 본 발명에 따르면, 상기 측벽 불순물 영역은 스페이서를 형성하기 전에 형성된다. 이에 따라, 상기 측벽 불순물 영역은 상기 스페이서가 이온 마스크로 작용하는 문제없이 형성될 수 있다. 그 결과, 상기 측벽 불순물 영역의 도핑 프로파일의 제어와 관련된 종래 기술의 문제점은 본 발명에서 극복될 수 있다. 특히, 스페이서의 아래에서 측벽 불순물 영역이 형성되지 않는 종래 기술의 문제(보다 구체적으로, 상기 스페이서 아래에서 상기 하부 불순물 영역이 상기 소자분리막 패턴에 접촉하는 문제) 역시 본 발명에서는 나타나지 않는다.
Claims (15)
- 제 1 도전형의 반도체기판 내에 수광 영역 및 활성 영역을 한정하는 소자분리막 패턴을 형성하는 단계;상기 수광 영역의 가장자리에, 상기 소자분리막 패턴에 접하는 제 2 도전형의 측벽 불순물 영역을 형성하는 단계; 및상기 수광 영역에 포토 다이오드를 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 측벽 불순물 영역을 형성하는 단계는상기 수광 영역의 가장자리를 노출시키는 제 1 마스크 패턴을 형성하는 단계; 및상기 제 1 마스크 패턴을 이온 마스크로 사용하는 제 1 이온 주입 공정을 실시하여, 상기 수광 영역의 가장자리에 상기 측벽 불순물 영역을 형성하는 단계를 포함하되,상기 제 1 마스크 패턴은 상기 수광 영역의 중앙부를 덮도록 형성됨으로써, 상기 측벽 불순물 영역이 상기 수광 영역의 중앙부에 형성되는 것을 방지하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 2 항에 있어서,상기 소자분리막 패턴은 상기 수광 영역이 상기 활성 영역과 연결되도록 형성되고,상기 제 1 마스크 패턴은 상기 수광 영역과 상기 활성 영역이 연결되는 영역의 상부에 형성됨으로써, 상기 측벽 불순물 영역이 상기 활성 영역에 형성되는 것을 방지하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 3 항에 있어서,상기 제 1 마스크 패턴은 상기 소자분리막 패턴의 상부로부터 상기 수광 영역과 상기 활성 영역이 연결되는 영역 및 상기 수광 영역의 중앙부로 연장되어 형성됨으로써, 상기 수광 영역의 가장자리 전체에 상기 측벽 불순물 영역이 형성되는 것을 방지하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 2 항에 있어서,상기 제 1 이온 주입 공정은 상기 제 1 마스크 패턴을 이온 마스크로 사용하는 복수번의 하위 이온 주입 단계들을 포함하되, 상기 하위 이온 주입 단계들의 이온 에너지 조건은 서로 다른 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 포토 다이오드를 형성하는 단계는상기 수광 영역의 상부 영역에 제 2 도전형의 상부 불순물 영역을 형성하는 단계; 및상기 수광 영역의 하부 영역에 제 1 도전형의 하부 불순물 영역을 형성하는 단계를 포함하되,상기 측벽 불순물 영역은 상기 하부 불순물 영역과 상기 소자분리막 패턴 사이에 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 6 항에 있어서,상기 상부 불순물 영역을 형성하는 단계는상기 반도체기판 상에, 상기 수광 영역을 노출시키는 개구부를 갖는 제 2 마스크 패턴을 형성하는 단계; 및상기 제 2 마스크 패턴을 이온 마스크로 사용하는 제 2 이온 주입 공정을 실시하여, 상기 수광 영역에 상기 상부 불순물 영역을 형성하는 단계를 포함하되,상기 제 2 이온 주입 공정은 상기 하부 불순물 영역을 형성하기 위한 제 3 이온 주입 공정보다 낮은 에너지 조건으로 실시되는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 6 항에 있어서,상기 하부 불순물 영역을 형성하는 단계는상기 반도체기판 상에, 상기 수광 영역을 노출시키는 개구부를 갖는 제 3 마 스크 패턴을 형성하는 단계; 및상기 제 3 마스크 패턴을 이온 마스크로 사용하는 제 3 이온 주입 공정을 실시하는 단계를 포함하되,상기 제 3 마스크 패턴의 개구부는 상기 소자분리막 패턴으로부터 이격되어 형성됨으로써, 상기 하부 불순물 영역은 상기 수광 영역의 중앙부에 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 8 항에 있어서,상기 제 3 마스크 패턴의 개구부는 상기 측벽 불순물 영역으로부터 소정의 거리로 이격된 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 포토 다이오드를 형성하기 전에, 상기 활성영역의 상부를 가로지르는 게이트 패턴들을 형성하는 단계를 더 포함하는 이미지 센서의 제조 방법.
- 제 10 항에 있어서,상기 포토 다이오드를 형성한 후,상기 수광 영역을 덮는 제 4 마스크 패턴을 형성하는 단계; 및상기 제 4 마스크 패턴 및 상기 게이트 패턴들을 이온 마스크로 사용하는 제 4 이온 주입 공정을 실시함으로써, 상기 활성영역에 저농도 불순물 영역을 형성하 는 단계를 더 포함하는 이미지 센서의 제조 방법.
- 제 10 항에 있어서,상기 포토 다이오드를 형성한 후,상기 포토 다이오드가 형성된 반도체기판의 상부에 스페이서 절연막을 형성하는 단계;상기 스페이서 절연막 상에, 상기 수광 영역을 덮는 제 5 마스크 패턴을 형성하는 단계;상기 제 5 마스크 패턴을 식각 마스크로 사용하여, 상기 스페이서 절연막을 이방성 식각함으로써, 상기 게이트 패턴의 측벽에 스페이서를 형성하는 단계; 및상기 제 5 마스크 패턴, 상기 스페이서 및 상기 게이트 패턴을 이온 마스크로 사용하는 제 5 이온 주입 공정을 실시함으로써, 상기 활성 영역에 고농도 불순물 영역을 형성하는 단계를 더 포함하는 이미지 센서의 제조 방법.
- 제 12 항에 있어서,상기 측벽 불순물 영역은 상기 포토 다이오드, 상기 게이트 패턴 및 상기 스페이서를 형성하기 전에 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 12 항에 있어서,상기 스페이서 절연막은 실리콘 질화막, 실리콘 산화막 및 실리콘 산화질화 막 중에서 선택된 적어도 한가지로 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 제 1 도전형은 엔형이고, 상기 제 2 도전형은 피형인 것을 특징으로 하는 이미지 센서의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050093555A KR100708866B1 (ko) | 2005-10-05 | 2005-10-05 | 이미지 센서의 제조 방법 |
| US11/528,132 US20070077678A1 (en) | 2005-10-05 | 2006-09-27 | Method of fabricating image sensors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050093555A KR100708866B1 (ko) | 2005-10-05 | 2005-10-05 | 이미지 센서의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070038339A true KR20070038339A (ko) | 2007-04-10 |
| KR100708866B1 KR100708866B1 (ko) | 2007-04-17 |
Family
ID=37902406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050093555A KR100708866B1 (ko) | 2005-10-05 | 2005-10-05 | 이미지 센서의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070077678A1 (ko) |
| KR (1) | KR100708866B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672688B1 (ko) * | 2005-06-07 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| US20090121264A1 (en) * | 2007-11-12 | 2009-05-14 | Ching-Hung Kao | Cmos image sensor and method of forming the same |
| US7732885B2 (en) * | 2008-02-07 | 2010-06-08 | Aptina Imaging Corporation | Semiconductor structures with dual isolation structures, methods for forming same and systems including same |
| KR101770289B1 (ko) * | 2010-09-29 | 2017-08-23 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258693B1 (en) * | 1997-12-23 | 2001-07-10 | Integrated Device Technology, Inc. | Ion implantation for scalability of isolation in an integrated circuit |
| US7235835B2 (en) * | 2002-05-14 | 2007-06-26 | Sony Corporation | Semiconductor device and its manufacturing method, and electronic device |
| KR100690984B1 (ko) * | 2002-05-18 | 2007-03-09 | 매그나칩 반도체 유한회사 | 이미지 센서 제조 방법 |
| US7102184B2 (en) * | 2003-06-16 | 2006-09-05 | Micron Technology, Inc. | Image device and photodiode structure |
| KR100535924B1 (ko) * | 2003-09-22 | 2005-12-09 | 동부아남반도체 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
-
2005
- 2005-10-05 KR KR1020050093555A patent/KR100708866B1/ko not_active IP Right Cessation
-
2006
- 2006-09-27 US US11/528,132 patent/US20070077678A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100708866B1 (ko) | 2007-04-17 |
| US20070077678A1 (en) | 2007-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080157141A1 (en) | Cmos device and method of manufacturing the same | |
| US7592196B2 (en) | Method for fabricating a CMOS image sensor | |
| JP2005197682A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US20090236645A1 (en) | Cmos image sensor and method for manufacturing the same | |
| US7045380B2 (en) | CMOS image sensor and method of fabricating the same | |
| KR100853792B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20170084519A (ko) | 이미지 센서 | |
| KR20070009825A (ko) | 씨모스 이미지 센서의 제조방법 | |
| US7611940B2 (en) | CMOS image sensor and manufacturing method thereof | |
| KR100708866B1 (ko) | 이미지 센서의 제조 방법 | |
| US20100026863A1 (en) | Image sensor and fabrication method thereof | |
| US20090068784A1 (en) | Method for Manufacturing of the Image Sensor | |
| KR101016552B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| KR100748323B1 (ko) | 이미지센서 제조 방법 | |
| US20080042170A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| KR100790208B1 (ko) | 이미지센서 제조 방법 | |
| US7459332B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR101024825B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| KR100850859B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100790287B1 (ko) | 이미지센서 제조 방법 | |
| KR100644523B1 (ko) | 암신호를 감소시킬 수 있는 이미지센서의 제조 방법 | |
| KR100971209B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20060059553A (ko) | 부유 확산층을 갖는 이미지 센서 및 그 형성 방법 | |
| KR100847845B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100788379B1 (ko) | 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| LAPS | Lapse due to unpaid annual fee |