CN1136617C - 具有高耦合率永久性存储器及其制造方法 - Google Patents

Abstract

一种高耦合率永久性存储器及其制造方法，其在场氧化层与隧穿氧化层的半导体基底上依序形成第一多晶硅层与第一介电层。第一多晶硅层的硅作为浮置栅，第二多晶硅层于该第一介电层上，并回蚀以在该第一介电层与该浮置栅侧壁有间隙壁。后去除第一介电层并形成具氧化硅/氮化硅/氧化硅的第二介电层于浮置栅与间隙壁周围，再制出第三多晶硅层于第二介电层上限定控置栅后注入离子形成源/漏极区。

Description

具有高耦合率永久性 存储器及其制造方法

本发明涉及一种半导体元件的制造方法，特别是涉及一种具有高耦合率的永久性存储器及其制造方法。

只读存储器(Read Only Memory-ROM)为一种永久性存储器(Non-Volatile Memory)，所存入的程序不会因为电源供应的中断而消失。可擦除可编程只读存储器(Erasable Programmable ROM-EPROM)则是将只读存储器的应用推广到可以进行数据的删除与重新写入，但是删除的动作需要使用紫外线，因此EPROM的包装成本较高。此外，EPROM进行数据删除时，会把所有存储于EPROM的程序或数据全部消除，这使得每次修改数据时，需重新编程而相当耗时。

另一种可以让数据局部修改的可电擦除且可编程只读存储器(Electrically Erasable Programmable ROM-EEPROM)则无此项缺点，在进行数据清除与重新输入时，可以“一个位元一个位元”(Bit By Bit)地做，数据可以进行多次的存入读出与清除等操作。近年来已开发出存取速度较快的电擦除可编程只读存储器，其存取速度约在70ns～80ns之间，美国英特尔(Intel)公司称之为“快闪存储器”(Flash Memory)；快闪存储器的结构与EEPROM相同，只是进行存储清除的工作时，是以“一块接一块”(Block By Block)的方式进行，速度非常快，约1到2秒之间即可完成存储清除的工作，节省时间及制造成本。

请参照图1a，其为一种现有快闪存储器晶体管存储单元结构俯视图。S表示其源极区，D表示其漏极区，其单元配置(Cell Layout)大约16个存储单元接一个接触窗出来，图1b为沿图1中AA′线所取的剖面示意图。其存储单元主要包括一浮置晶体管构成，包括两层结构，其一为以多晶硅所制作的用来存储电荷的浮置栅(Floating Gate)10，以及用来控制数据存取的控制栅(Control Gate)12；另外还有隧穿氧化层14(Tunnel Oxide)、漏极区16、源极区18以及重掺杂源极区20。浮置栅位于控制栅下方，其通常处于“浮置”的状态，没有和任何线路相接，而控制栅通常与字线相接。

浮置晶体管的工作原理是利用通道热电子(Channel Hot Electron)，当存储数据数据时，在半导体基底22上的漏极区16加上一电压，且在控制栅极12上加上一高于漏极区16的电压，使热电子从源极区18流出后，在靠近漏极区16附近穿过氧化层14，注入并陷于浮置栅极10内，提高此浮置晶体管的临限电压(Threshold Voltage)，达到存储数据数据的目的。当要擦除存储数据时，在源极区18施以适当的正电压，使陷于浮置栅极10内的电子，再次穿过隧穿氧化层14脱离出来，使存储数据消除，该浮置栅晶体管恢复数据存储前的状态。

快闪存储器的浮置晶体管也存在过度擦除(Over Erase)的问题，在擦除的过程中，为了确保将浮置栅中先前注入的电子完全吸出，通常擦除的时间会稍微长一点，结果经常除了先前注入的电子全部吸出之外，又吸出更多的电子，造成浮置栅产生电洞，更严重的情况会使浮置晶体管转变成空乏型(Depletion)晶体管，亦即未在控制栅上加上电压，晶体管即成导通状态，这就是所谓的过度擦除的现象。在操作时，快闪存储器的电容耦合率值越高，表示该存储器在编程和擦除操作时所需的操作电压越低，元件的效率越好，此点在集成电路密度日益增加的趋势下是很重要的。耦合率可藉增大浮置栅与控制栅间的介电层的面积来增加。现有技术也发展出一些用以制作耦合率快闪存储器的方法，但因制造过程太复杂，因而降低了生产效率，相应地也提高生产成本。

本发明的目的在于提供一种具有高耦合率永久性存储器，在浮置栅的侧壁提供多晶硅的间隙壁，使其在后续步骤中覆盖于其上的介电层面积增加，藉以提高浮置栅与控制栅的耦合率，进一步降低元件的操作电压。

本发明的另一目的在于提供一种具有高耦合率的永久性存储器的结构，形成不同改良形状的浮置栅结构，藉以增加覆盖于其上的介电层的面积，使浮置栅与控制栅的耦合率提高。

本发明的另一目的在于提供一种具有高耦合率的永久性存储器的制造方法，用以高效率制造具高耦合率的快闪存储器，降低在编程及擦除过程中所需要的操作电压。

本发明的另一目的在于提供具有高耦合率的永久性存储器的制造方法，不仅可用于增加快闪存储器的耦合率，也可应用于任何具有堆叠栅极结构的永久性存储元件上。

为实现上述目的，本发明一方面提供一种具有高耦合率的永久性存储器的制造方法，其包括步骤：在半导体基底上依次形成一层隧穿氧化层、第一多晶硅层、第一介电层，限定并蚀刻去除部分的第一多晶硅层与第一介电层，暴露出部分的隧穿氧化层，以使第一多晶硅层形成浮置栅。形成一层第二多晶硅层覆盖在第一介电层与暴露出的隧穿氧化层上，利用回蚀法形成多晶硅的间隙壁在第一介电层与浮置栅的侧壁。去除第一介电层，并形成第二介电层覆盖在浮置栅与间隙壁周围，再形成第三多晶硅层于第二介电层上，以作为控制栅。

本发明另一方面提供另一种具有高耦合率永久性存储器的制造方法，此方法包括：在半导体基底上依次形成一层隧穿氧化层、第一多晶硅层，限定并蚀刻去除部分的第一多晶硅层，以使第一多晶硅层形成浮置栅。接着，在浮置栅上限定蚀刻出若干凹槽，在该具凹槽的浮置栅上再形成介电层。之后在介电层上再形成第二多晶硅层，以作为控制栅。

本发明再一方面提供一种具有高耦合率的永久性存储器，形成于已设有至少一场氧化层的半导体基底上，它包括：一隧穿氧化层，形成于该半导体基底上；一浮置栅，形成于该隧穿氧化层上；一间隙壁，形成于该浮置栅侧壁；一介电层覆盖于该浮置栅与该间隙壁上；一控制栅，形成于该介电层上；数个源/漏极区形成于该半导体基底中。

本发明还包括一种具有高耦合率的永久性存储器，形成于已设有至少一场氧化层的一半导体基底上，它包括：一隧穿氧化层，形成于该半导体基底上；一浮置栅，形成于该隧穿氧化层上，其中该浮置栅中具有数个凹槽；一介电层，覆盖于该浮置栅与所述凹槽上；一控制栅，形成于该介电层上；以及多个源/漏极区，形成于该控制栅两侧的该半导体基底中。

本发明还包括一种具有高耦合率的永久性存储器的制造方法，该方法包括下列步骤：提供一半导体基底，其上已设有一场氧化层及一隧穿氧化层；在该半导体基底上形成一第一多晶硅层；在该第一多晶硅层上形成一第一介电层；形成掩模，去除部分该第一介电层与部分该第一多晶硅层，暴露出该隧穿氧化层，以使该第一多晶硅层形成一浮置栅；在该第一介电层与该浮置栅侧壁形成一间隙壁；去除该第一介电层；在该浮置栅与该间隙壁上形成一第二介电层；在该第二介电层上形成一第二多晶硅层，并限定该第二多晶硅层的图案以作为一控制栅；进行蚀刻，以该控制栅为掩模，蚀刻部分浮置栅，暴露出该半导体基底；进行离子注入，在该半导体基底中形成数个源/漏极区。

本发明还包括一种具有高耦合的率永久性存储器的制造方法，该方法包括下列步骤：提供一半导体基底，其上已设有一场氧化层及一隧穿氧化层；在该半导体基底上形成一浮置栅；形成掩模，对该浮置栅进行蚀刻，以在该浮置栅上形成多个凹槽；在该浮置栅上与该凹槽内形成一介电层；在该介电层上形成一控制栅；进行蚀刻，以该控制栅为掩模，蚀刻部分该浮置栅，暴露出该半导体基底；以及进行离子注入，以在该半导体基底中形成多个源/漏极区。

本发明还包括一种具有高耦合率的永久性存储器的制造方法，该方法包括下列步骤：提供一半导体基底，其上已设有一场氧化层及一隧穿氧化层；在该半导体基底上形成一第一多晶硅层；在该第一多晶硅层上形成一硼磷硅酸盐玻璃层；形成掩模，去除部分该硼磷硅酸盐玻璃层与部分该第一多晶硅层，暴露出该隧穿氧化层，以使该第一多晶硅层形成一浮置栅；在该硼磷硅酸盐玻璃层与该隧穿氧化层上形成一第二多晶硅层；回蚀该第二多晶硅层，以在该硼磷硅酸盐玻璃层与该浮置栅侧壁形成一间隙壁；去除该硼磷硅酸盐玻璃层；在该浮置栅与该间隙壁上形成一介电层；在该介电层上形成一第三多晶硅层；限定该第三多晶硅层，以在该介电层上方形成一控制栅；进行蚀刻，以该控制栅为掩模，蚀刻部分该浮置栅，暴露出该半导体基底；以及进行离子注入，在该半导体基底中形成数个源/漏极区。

本发明的优点在于，其增加浮置栅上介电层的面积，提高其耦合率，降低元件的操作电压，且降低成本提高生产率。

以下结合附图，描述本发明的实施例，其中：

图1a为现有快闪存储器晶体管存储单元俯视图；

图1b为图1a中沿AA′线的剖视示意图；

图2为本发明第一实施例永久性存储器晶体管存储结构俯视图；

图3a至图3e为本发明第一实施例永久性存储器制造流程示意图；

图3e为图2中沿AA′线的剖视示意图；

图3f为图2中沿BB′线的剖视示意图；

图4a至图4c为本发明第二实施例另一永久性存储器制造流程示意图。

请参照图2，其为本发明一优选实施例，示出一种永久性存储器晶体管存储单元结构俯视图，其中正斜线的浮置栅与反斜线代表的控制栅互相垂直，浮置栅与控制栅重叠的区域，代表一个存储格。并请参照图3a至图3f，其中图3e示出图2中沿AA′线的剖视示意图，图3f示出图2中沿BB′线的剖视示意图，图3a至图3e为本发明一优选实施例中晶体管的制造流程图。

首先请参照图3a并配合图2，在半导体基底30上，例如一硅基底上，以现有的氧化方法形成场氧化层31，用以区隔元件区。在基底30表面上以比如热氧化法或化学气相沉积法，形成一层隧穿氧化层32，接着形成第一多晶硅层33于隧穿氧化层32上，再形成一第一介电层34于第一多晶硅层33上。其中第一多晶硅层的形成方式比如化学气相沉积法，厚度约为800埃，第一介电层34例如为硼磷硅酸盐玻璃(Borophosphosilicate Glass-BPSG)，或四乙基正硅酸盐(TEOS)反应而成的氧化物。

接着，请参照图3b并配合图2，在第一介电层34上加上一光致抗蚀剂层(未示)，进行掩模构图，去除光致抗蚀剂未覆盖的部分的第一介电层34与第一多晶硅层33；其中剩余的第一多晶硅层用以作为浮置栅极33′。之后移除光致抗蚀剂层，再在蚀刻后的第一介电层34′与基底30暴露出来的表面上形成一第二多晶硅层35，形成方式可以是化学气相沉积法，厚度约为500埃。

之后，请参照图3c并配合图2，对第二多晶硅层35进行蚀刻，所用的方法例如回蚀法(Etching back)，蚀刻进行至暴露出第一介电层34′与半导体基底30为止，并在蚀刻后的第一介电层34′与浮置栅33′侧壁形成由多晶硅组成的间隙壁35′。

接着，请参照图3d并配合图2，移除位于浮置栅33′上方的第一介电层34′；接着，以现有的方式在浮置栅33′与多晶硅组成的间隙壁35′周围，覆盖上一层第二介电层36。其中，第二介电层36为一氧化硅/氮化硅/氧化硅(ONO)的结构，其形成方法为加热或以化学气相沉积法生成一层二氧化硅层，接着形成一层氮化硅层，然后进行热氧化的步骤，在氮化硅层上形成一层氮氧化硅层，或直接以化学气相沉积法形成二氧化硅层。

之后，请参照图3e并配合图2，形成一第三多晶硅层于图3d所绘示的结构上，形成方式例如化学气相沉积法，厚度约为2000埃，之后进行自动对准蚀刻(Self-Aligned Etching-SAE)，剩余的第三多晶硅层作为控制栅37。进行蚀刻步骤，以控制栅37为掩模，蚀刻部分浮置栅33′，暴露出半导体基底30。之后再进行离子注入步骤，以在基底30中形成具掺杂的源/漏极区(S/D)，其中图3e所示即为图2中永久性存储器沿AA′线的剖视图。

请参照图3f，其为图2中永久性存储器沿BB′线的剖视图，沿BB′线的剖视图看不到间隙壁35′，在基底中有具掺杂的源/漏极区39，其上有隧穿氧化层32、浮置栅33′、第二介电层36′以及控制栅37。

在本实施例中，利用现有于动态随机存取存储器中制作柱状电容的方式，利用多晶硅的间隙壁增加覆盖于其上的介电层的面积，藉以增加后续控制栅覆盖的面积，提高控制栅与浮置栅的耦合率，降低元件的操作电压。

请参照图4a，在半导体基底40上依序形成隧穿氧化层41与第一多晶硅层，其形成方式与上述实施例相同，第一多晶硅层的厚度约为2000埃，其中半导体基底上已形成有场氧化层43，或用以隔离元件的浅沟渠隔离区。之后，利用在第一多晶硅层42上加上一光致抗蚀剂层(未示)，进行掩模限定，形成浮置栅42′于隧穿氧化层41上。

接着，请参照图4b，在去除光致抗蚀剂层后，在浮置栅42′上限定蚀刻出若干个凹槽43。之后，请参照图4c，形成一介电层44覆盖于浮置栅42′上，该介电层44亦为一ONO结构，再在介电层44上形成第二多晶硅层，进行构图使之形成控制栅45。

本实施例利用在浮置栅中形成凹槽，藉以使覆盖于浮置栅上的介电层面积增加，以提高其耦合率，降低操作电压。

本发明的特点是提供一种具有高耦合率永久性存储器及其制造方法，将现有技术在柱状电容中增加柱状电容表面积的方法，应用在永久性存储器的结构上；利用多晶硅的间隙壁增加介电层覆盖的面积，以提高浮置栅与控制栅的耦合率，进一步的降低操作电压。

本发明的另一特点是提供一种具有高耦合率永久性存储器及其制造方法，在作为浮置栅的第一多晶硅层中形成凹槽，使覆盖于其上的介电层面积增大，以增加浮置栅与控制栅间的介电层的面积，提高耦合率，降低元件的操作电压。

本发明的另一特点是提供一种具有高耦合率永久性存储器及其制造方法，不仅可以应用在快闪存储器上，还可应用于任何具有堆叠结构的永久性存储元件。

应当理解，以上实施例是例示性的，本领域的技术人员不难在此基础上作出各种变型或改动。

Claims (20)

1.一种具有高耦合率的永久性存储器，形成于已设有至少一场氧化层的半导体基底上，其特征在于，它包括：

一隧穿氧化层，形成于所述半导体基底上；

一浮置栅，形成于所述隧穿氧化层上；

一多晶硅间隙壁，形成于所述浮置栅侧壁；

一介电层，覆盖于所述浮置栅与所述多晶硅间隙壁上；

一控制栅，形成于所述介电层上；

多个源/漏极区，形成于所述半导体基底中。

2.如权利要求1所述的存储器，其特征在于，所述介电层为一氧化硅/氮化硅/氧化硅结构。

3.一种具有高耦合率的永久性存储器，形成于已设有至少一场氧化层的一半导体基底上，其特征在于，它包括：

一隧穿氧化层，形成于所述半导体基底上；

一浮置栅，形成于所述隧穿氧化层上，其中所述浮置栅中具有数个凹槽；

一介电层，覆盖于所述浮置栅与所述凹槽上；

一控制栅，形成于所述介电层上；以及

多个源/漏极区，形成于所述控制栅两侧的所述半导体基底中。

4.如权利要求3所述的存储器，其特征在于，所述凹槽深度小于所述浮置栅厚度。

5.如权利要求3所述的存储器，其特征在于，所述凹槽于所述浮置栅上通过蚀刻形成。

6.如权利要求3所述的存储器，其特征在于，所述介电层为一氧化硅/氮化硅/氧化硅结构。

7.一种具有高耦合率的永久性存储器的制造方法，所述方法包括下列步骤：

提供一半导体基底，其上已设有一场氧化层及一隧穿氧化层；

在所述半导体基底上形成一第一多晶硅层；

在所述第一多晶硅层上形成一第一介电层；

形成掩模，去除部分所述第一介电层与部分所述第一多晶硅层，暴露出所述隧穿氧化层，以使所述第一多晶硅层形成一浮置栅；

在所述第一介电层与所述浮置栅侧壁形成一多晶硅间隙壁；

去除所述第一介电层；

在所述浮置栅与所述多晶硅间隙壁上形成一第二介电层；

在所述第二介电层上形成一第二多晶硅层，并限定所述第二多晶硅层的图案以作为一控制栅；

进行蚀刻，以所述控制栅为掩模，蚀刻部分所述浮置栅，暴露出所述半导体基底；

进行离子注入，在所述半导体基底中形成数个源/漏极区。

8.如权利要求7所述的方法，其特征在于，所述第一多晶硅层厚度约为800埃。

9.如权利要求7所述的方法，其特征在于，所述第一介电层厚度约为1500埃。

10.如权利要求7所述的方法，其特征在于，所述第一介电层为硼磷硅酸盐玻璃。

11.如权利要求7所述的方法，其特征在于，所述第一介电层为四乙基正硅酸盐反应氧化物。

12.如权利要求7或11所述的方法，其特征在于，所述间隙壁的形成方式包括下列步骤：

形成一第三多晶硅层于所述第一介电层与所述隧穿氧化层上；以及

进行回蚀，去除部分所述第三多晶硅层，以在所述第一介电层与所述浮置栅侧壁形成所述间隙壁。

13.如权利要求12所述的方法，其特征在于，所述第三多晶硅层的厚度约为500埃。

14.如权利要求7所述的方法，其特征在于，所述第二多晶硅层厚度约为2000埃。

15.如权利要求7所述的方法，其特征在于，所述第二介电层为一氧化硅/氮化硅/氧化硅结构。

16.一种具有高耦合的率永久性存储器的制造方法，其特征在于，所述方法包括下列步骤：

提供一半导体基底，其上已设有一场氧化层及一隧穿氧化层；

在所述半导体基底上形成一浮置栅；

形成掩模，对所述浮置栅进行蚀刻，以在所述浮置栅上形成多个凹槽；

在所述浮置栅上与所述凹槽内形成一介电层；

在所述介电层上形成一控制栅；

进行蚀刻，以所述控制栅为掩模，蚀刻部分所述浮置栅，暴露出所述半导体基底；以及

进行离子注入，以在所述半导体基底中形成多个源/漏极区。

17.如权利要求16所述的方法，其特征在于，所述浮置栅硅为一多晶硅层。

18.如权利要求17所述的方法，其特征在于，所述多晶硅层厚度约为2000埃。

19.如权利要求16所述的方法，其特征在于，所述控制栅的形成方式包括下列步骤：

形成一多晶硅层于所述介电层上；以及

进行自动对准限定，蚀刻所述多晶硅层以形成所述控制栅。

20.如权利要求16所述的方法，其特征在于，所述介电层为一氧化硅/氮化硅/氧化硅结构。

Images