CN1328783C - 垂直式快闪存储器的结构及其制造方法 - Google Patents
垂直式快闪存储器的结构及其制造方法 Download PDFInfo
- Publication number
- CN1328783C CN1328783C CNB031512844A CN03151284A CN1328783C CN 1328783 C CN1328783 C CN 1328783C CN B031512844 A CNB031512844 A CN B031512844A CN 03151284 A CN03151284 A CN 03151284A CN 1328783 C CN1328783 C CN 1328783C
- Authority
- CN
- China
- Prior art keywords
- flash memory
- rectilinear
- formation
- sunk area
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 238000007667 floating Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims description 26
- 239000011810 insulating material Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 239000006185 dispersion Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000003701 mechanical milling Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 230000009286 beneficial effect Effects 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229940090044 injection Drugs 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 7
- 239000012774 insulation material Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 6
- 239000008187 granular material Substances 0.000 abstract 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000011856 silicon-based particle Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
一种垂直式快闪存储器结构及制造方法，利用蚀刻掩膜蚀刻底材形成凹陷区，并注入离子至凹陷区特定深度而形成漏极与源极区。回填第一绝缘材料全覆盖凹陷区，去除部分第一绝缘材料至底材表面，再蚀刻第一绝缘材料曝露部分凹陷区，残留部分第一绝缘材料于漏极与源极区。在曝露的凹陷区壁面形成氧化层，在该氧化层垂直表面形成硅颗粒作为浮置栅极，且在其上沉积第二绝缘层。并在其垂直表面形成控制极导电层作为控制极。在该凹陷区形成第三绝缘层，以CMP去除部分第三绝缘层至底材表面，以选择性蚀刻去除部分硅颗粒及控制极导电层，定义出通道长度。以第四绝缘层材料填入被蚀刻部分，再以CMP在其上形成导电层图案作为漏极电极。
Description
技术领域
本发明涉及一种快闪存储器的结构改进及其制作工艺，特别是一种垂直式快闪存储器的结构及其制造方法。
背景技术
半导体制作工艺的趋势不断朝向提升结构封装密度发展，因此元件的设计便不断朝向节省空间的观念演进。致力于缩小各元件的大小，使得集成度提升。为了将元件缩小，元件的尺寸已被缩小至次微米或纳米的范围。非挥发性存储器的制造亦随着趋势缩小元件尺寸，非挥发性存储器包含不同型式的元件，例如PROM(可编程只读存储器)、EPROM(可抹除可编程中读存储器)、FLASH(快闪存储器)、EEPROM(电可抹除可编程只读存储器)。快闪存储器包含一可以储存电荷的浮置栅极以及控制极。而可携式电脑与电信工业已成为半导体集成电路设计技术的主要驱动力。例如，快闪存储器可以应用在电脑中的基本输出系统(B1OS)，高密度非挥发性存储器的应用范围则包含可携式终端设备中的大容量存储装置。目前的低电压快闪存储器通常在3到5伏特的操作下对浮置栅极进行充电或放电动作，此外，应用于电子式可编程只读存储器(ROM)均利用到某些程度的Fowler-Nordheim隧穿效应，其中冷电子隧穿硅与二氧化硅界面的垫垒而进入氧化传导带，当一电压施于栅极，电荷隧穿薄的二氧化硅层。编程与抹除的方法有许多种，通常利用控制其材、漏要、源极与栅极的电位。在抹除模式中，则将电子放射出来。
现有技术的快闪存储器的截面包含浮置栅极(floating gate)、控制栅极(control gate)、字线(word line)、位线(bit line)以及源极线。漏极与源极区域一般采用离子注入技术注入杂质。最常见的形态为分栅(split gate)以及叠栅(stacked gate)动态结构。所谓叠栅是指控制极(corltrol gate)堆叠在浮置栅极(floating gate)之上，其通道几近平行于芯片(wafer)表面。而分栅结构则是两栅极分离配置，但其通道仍然是平行于芯片(wafer)表面。
发明内容
本发明将采用一种完全不同于上述通道平行于芯片(wafer)的概念，而是一种全新概念以及架构来解决现有技术所存在的缺陷，亦即本发明的通道几乎近于垂直于芯片(wager)表面。
本发明的目的是提供一种垂直式快闪存储器架构，其通道是几乎近于垂直于芯片(wafer)表面。
本发明的目的是利用硅蚀刻技术形成具有量子阱(quantum well)的垂直式快闪存储器。
本发明公开的非挥发性存储器，一种形成垂直式存储器的方法，其特点包含下列步骤：
利用蚀刻掩膜(etching mask)蚀刻底材形成一凹陷区域以利于制作漏极与源极区域；
利用离子注入(ion implantation)注入离子进入该凹陷区域的上述底材中的特定深度以形成该漏极与源极区域；
回填第一绝缘材料在该底材之上并完全覆盖该凹陷区域；
去除部分该第一绝缘材料至该底材表面；
继续蚀刻该上述第一绝缘材料以曝露出部分的凹陷区域以残留一部分该第一绝缘材料于该漏极与源极区域；
形成氧化层在被曝露的该凹陷区域壁面；
形成散射状的硅颗粒(scattered Si particle)于该氧化层的垂直表面上作为浮置栅极(floating gate)：
沉积一第二绝缘层于该散射状的硅颗粒上；
形成控制极导电层于第于绝缘层垂直表面以作为控制极(controlgate)；
形成第三绝缘层于该凹陷区域用以作为绝缘材料；
以化学机械研磨法去除部分第三绝缘层至底材表面；
以选择性蚀刻法去除部分的上述散射状的硅颗粒以及控制极导电层以定义出适合的通道长度(channel length)；
以第四绝缘材料填入被蚀刻的部分；
以化学机械研磨法去除部分第四绝缘层至该底材表面；以及
形成导电层图案于该底材之上作为漏极(drain)电极。
其中去除上述的第一绝缘层包含采用回蚀刻(etching back)法。或是化学机械研磨法(CMP)。第一绝缘材料可以为氧化硅或是SOG(spin onglass旋涂式玻璃)所组成。上述的散射状硅颗粒的形成条件可以为在温度580℃下，气压约为0.2torr通入SiH4形成。其中上述的第二绝缘层包含NO或是ONO。控制极导电层材料包含非晶形硅。漏极电极可以采用钨金属材料。
本发明的垂直式快闪存储器，其特点包含：底材，包含凹陷区域以利于制作漏极与源极区域；掺杂区域，以离子注入进入该凹陷区域的上述底材中；第一绝缘材料，形成于该底材之上并完全覆盖该凹陷区域；氧化层，形成在该凹陷区域垂直壁面；散射状硅颗粒(scattered Si particle)，形成于该氧化层的垂直表面上作为浮置栅极(floating gate)；第二绝缘层，位于该散射状硅颗粒之上；控制极导电层，形成于第二绝缘层垂直表面以作为控制极(control gate)；导电层图案，于该底材之上作为漏极(drain)电极。
附图说明
本发明的较佳实施例将于往后的说明文字中辅以下列图形作更详细的阐述：
图1为根据本发明所形成的凹陷区域截面图。
图2为根据本发明所形成漏极与源极的剖面图。
图3为根据本发明所蚀刻的绝缘层的剖面图。
图4为根据本发明所形成的散射状硅以及控制极的截面图。
图5为根据本发明的选择性蚀刻定义通道长度的截面图。
图6为根据本发明所形成漏极的截面图。
图7为显示本发明的抹除以及编程状态的电流电压特性图。
图8为显示本发明的抹除状态下的特性图。
具体实施方式
本发明提供一崭新方法用以制造非挥发性快闪存储器。其特点之一包含其通道几乎近于垂直于芯片表面，与现有技术完全不同。但是以下的说明只是作为一个实施例，并非用以限定本发明，本发明的实施例配合附图详细说明如下。
本发明的制作工艺请参阅图1，首先提供一半导体底材(substrate)，如图1所示，在较好实施例中，底材2为结晶面向<100>或<111>的单晶硅。分别在底材中制作P型阱或N型阱(未图示)，首先利用蚀刻掩膜(etchingmask)以蚀刻法蚀刻底材2形成凹陷区域4以利于制作漏极与源极区域。之后，利用离子注入(ion implantation)注入凹陷区域4的底材2中特定深度形成漏极与源极区域6。随后，回填一绝缘材料8在底材2之上并完全覆盖该凹陷区域4，再以回蚀刻(etching back)或化学机械研磨法(CMP)去除部分绝缘材料8至底材2表面，如图2所示。上述的绝缘材料8可以为氧化硅或是SOG(spin on glass旋涂式玻璃)所组成。继续蚀刻上述绝缘材料8以曝露出部分的凹陷区域4以残留一部分绝缘材料8在漏极与源极区域6，如图3所示。以一实施例而言，残留绝缘材料8厚度约为0.1微米。
请参阅图4，以氧化制作工艺在被曝露的凹陷区域4壁面氧化层10。氧化层一般可以在摄氏温度约700至1100度之下在氧环境中以热氧化法长成。之后再在氧化层10垂直表面上形成散射状的硅颗粒(scattered SiParticle)12作为浮置栅极(floating gate)。散射状的硅颗粒12的形成条件可以为在温度580℃下，气压约为0.2乇(torr)通入SiH4形成。之后，沉积一ON或是ONO材料的膜层14于散射状硅颗粒12之上作为inter-polydielectric。完成上述ON沉积后便沉积一非晶形硅层16于ON层14垂直表面以作为控制极(control gate)。最后沉积一绝缘层18于凹陷区域4用以作为绝缘材料。之后以化学机械研磨法去除部分绝缘层18至底材2表面。
参阅图5，以选择性蚀刻法去除部分散射状硅颗粒12以及非晶形硅层16以定义出适合的通道长度(channel length)。随后，以绝缘材料填入被蚀刻的部分。同理，以化学机械研磨法去除部分绝缘层20至底材2表面。如图6所示。之后，形成导电层图案在底材2之上且横跨两存储单间，以作为漏极(drain)电极。以一较好实施例，可以采用钨金属材料。
因此依据图6的架构，本发明的垂直式快闪存储器，其特点包含：底材，包含凹陷区域以利于制作漏极与源极区域；掺杂区域，以离子注入进入该凹陷区域的上述底材中；第一绝缘材料，形成在该底材之上并完全覆盖该凹陷区域；氧化层，形成在该凹陷区域垂直壁面；散射状的硅颗粒(scattered Si particle)，形成于该氧化层的垂直表面上作为浮置栅极(floating gate)；第二绝缘层，位于该散射状硅颗粒之上；控制栅极导电层，形成于第二绝缘层垂直表面以作为控制极(control gate)；导电层图案，于该底材之上作为漏极(drain)电极。
本发明提供一崭新方法以及结构用以制造非挥发性垂直式快闪存储器。其特点之一包含其通道几乎近于芯片表面，与现有技术完全不同。图7以及图8为本发明的电性特征。图7为本发明的抹除以及编程状态的电流电压特性图。图8显示本发明的抹除状态下的特性图。两者显示本发明的可实施性以及优异的特性表现。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的保护范围内。
Claims (17)
1.一种形成垂直式快闪存储器的方法，其特征包括下列步骤：
利用蚀刻掩膜蚀刻底材形成凹陷区域以利于制作漏极与源极区域；
利用离子注入，注入离子进入该凹陷区域以及沟槽顶面的上述底材中特定深度以形成该漏极与源极区域；
回填第一绝缘材料于该底材之上并完全覆盖该凹陷区域；
去除凹陷区域以及沟槽顶面即底材上面的部分该第一绝缘材料以与该沟槽顶面齐平；
继续蚀刻该上述第一绝缘材料以曝露出部分的凹陷区域侧壁以残留一部分该第一绝缘材料于该源极区域；
形成氧化层在被曝露的该凹陷区域侧壁表面；
形成散射状硅颗粒层于该氧化层的垂直表面上作为浮置栅极；
沉积一第二绝缘层于该散射状硅颗粒层的垂直表面上；
形成导电层于第二绝缘层垂直表面以作为控制极；
形成第三绝缘层于该凹陷区域用以作为绝缘材料；
以化学机械研磨法去除凹陷区域以及沟槽顶面即底材上面的部分第三绝缘层以与该沟槽顶面齐平；以及
形成导电层图案于该底材之上作为漏极电极。
2.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述的去除上述的第一绝缘层包含用回蚀刻法。
3.如权利要求1所述的形成垂直式快闪存储器的就其特征在于，所述去除上述的第一绝缘层包含化学机械研磨法。
4.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述第一绝缘材料可以为氧化硅或是SOG所组成。
5.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述残留第一绝缘材料的厚度约为0.1微米。
6.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述氧化层是以热氧化制作工艺形成。
7.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述散射状硅颗粒的形成条件可以为在温度580℃下，气压约为0.2torr通入SiH4形成。
8.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述第二绝缘层包括NO。
9.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述第二绝缘层包含ONO。
10.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述控制极导电层材料包含非晶形硅。
11.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述漏极电极可以采用钨金属材料。
12.一种根据权利要求1所述的方法形成的垂直式快闪存储器，其特征包括：
底材(2)，包括相间隔的凹陷区域(4)以利于制作漏极与源极区域(6)；
掺杂区域，以离子注入进入该凹陷区域(4)以及沟槽顶面即上述底材(2)中；
第一绝缘材料(8)，形成于该底材(2)之上并完全覆盖该凹陷区域(4)；
氧化层(10)，形成在该凹陷区域(4)的垂直壁面；
散射状硅颗粒层(12)，形成于该氧化层(10)的垂直表面上作为浮置栅极；
第二绝缘层(14)，位于该散射状硅颗粒层(12)的垂直表面之上；
控制极导电层(16)，形成于第二绝缘层垂直表面以作为控制极；
导电层图案，于该底材(2)之上作为漏极电极。
13.如权利要求12所述的垂直式快闪存储器，其特征在于，所述散射状硅颗粒的形成条件可以为在温度580℃下，气压约为0.2torr通入SiH4形成。
14.如权利要求12所述的垂直式快闪存储器，其特征在于，所述第二绝缘层包含NO。
15.如权利要求12所述的垂直式快闪存储器，其特征在于，所述第二绝缘层包含ONO。
16.如权利要求12所述的垂直式快闪存储器，其特征在于，所述控制栅极导电层材料包含非晶形硅。
17.如权利要求12所述的垂直式快闪存储器，其特征在于，所述漏极电极可以采用钨金属材料制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031512844A CN1328783C (zh) | 2003-09-28 | 2003-09-28 | 垂直式快闪存储器的结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031512844A CN1328783C (zh) | 2003-09-28 | 2003-09-28 | 垂直式快闪存储器的结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1601726A CN1601726A (zh) | 2005-03-30 |
| CN1328783C true CN1328783C (zh) | 2007-07-25 |
Family
ID=34659918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031512844A Expired - Lifetime CN1328783C (zh) | 2003-09-28 | 2003-09-28 | 垂直式快闪存储器的结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1328783C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054781B (zh) * | 2009-11-10 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 垂直式闪存结构及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1195886A (zh) * | 1997-04-10 | 1998-10-14 | 联华电子股份有限公司 | 半导体元件的制造方法 |
| US20020096703A1 (en) * | 1996-05-29 | 2002-07-25 | Madhukar B. Vora | Vertically integrated flash eeprom for greater density and lower cost |
| US6548856B1 (en) * | 1998-03-05 | 2003-04-15 | Taiwan Semiconductor Manufacturing Company | Vertical stacked gate flash memory device |
-
2003
- 2003-09-28 CN CNB031512844A patent/CN1328783C/zh not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020096703A1 (en) * | 1996-05-29 | 2002-07-25 | Madhukar B. Vora | Vertically integrated flash eeprom for greater density and lower cost |
| CN1195886A (zh) * | 1997-04-10 | 1998-10-14 | 联华电子股份有限公司 | 半导体元件的制造方法 |
| US6548856B1 (en) * | 1998-03-05 | 2003-04-15 | Taiwan Semiconductor Manufacturing Company | Vertical stacked gate flash memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1601726A (zh) | 2005-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101029696B1 (ko) | 낮은 갭 충전 어스펙트비를 갖는 플래시 장치들을 위한집적화 공정 흐름 | |
| US6833602B1 (en) | Device having electrically isolated low voltage and high voltage regions and process for fabricating the device | |
| TWI245424B (en) | Fabrication of conductive lines interconnecting conductive gates in non-volatile memories, and non-volatile memory structures | |
| CN100372068C (zh) | 导电间隔物延伸的浮栅 | |
| KR20050032502A (ko) | Ｓｏｎｏｓ 플래시 메모리의 이중 밀도 코어 게이트 | |
| KR101604199B1 (ko) | 플래시 메모리 반도체 소자 및 그 제조 방법 | |
| US5756384A (en) | Method of fabricating an EPROM cell with a high coupling ratio | |
| KR100953050B1 (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| US6368911B2 (en) | Method for manufacturing a buried gate | |
| CN104900650A (zh) | 分离栅极闪存存储器及其制造方法 | |
| JP2002141425A (ja) | フラッシュ・メモリセル性能を改良するための側壁プロセス | |
| CN109887915A (zh) | 闪存器件及其制造方法 | |
| CN1328783C (zh) | 垂直式快闪存储器的结构及其制造方法 | |
| CN101714560A (zh) | Eeprom以及用于制造eeprom的方法 | |
| CN100362664C (zh) | 非挥发性存储单元及其制造方法 | |
| CN100463145C (zh) | 非挥发性存储器及其制造方法 | |
| CN108389790B (zh) | 浮栅的形成方法和浮栅型存储器 | |
| US20070202647A1 (en) | Method for manufacturing non volatile memory cells integrated on a semiconductor substrate | |
| US6887756B2 (en) | Method of forming flash memory with protruded floating gate | |
| CN1242481C (zh) | 一种高耦合率快闪存储器的制造方法 | |
| CN100386864C (zh) | 非易失性存储器及其制造方法 | |
| CN1136617C (zh) | 具有高耦合率永久性存储器及其制造方法 | |
| KR19990007264A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| CN107204338A (zh) | 闪存存储单元的形成方法 | |
| CN100391001C (zh) | 非易失性存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111205 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111205 Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp. Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20070725 |
|
| CX01 | Expiry of patent term |