CN107204338A

CN107204338A - 闪存存储单元的形成方法

Info

Publication number: CN107204338A
Application number: CN201710368805.5A
Authority: CN
Inventors: 黄冲; 李志国; 徐杰; 李儒兴
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2017-05-23
Filing date: 2017-05-23
Publication date: 2017-09-26

Abstract

本发明提供一种闪存存储单元的形成方法，包括步骤：提供衬底，所述衬底表面具有第一介质层，第一介质层表面具有浮栅层；形成侧墙；以所述侧墙为掩膜，刻蚀所述第一开口底部的浮栅层，直至暴露出衬底表面为止，在所述浮栅层内形成第二开口；在第一开口底部的浮栅层表面和第二开口底部的衬底表面形成第二介质层；在所述第二介质层表面沉积控制栅层，直到所述第一开口被完全覆盖；对所述控制栅层进行研磨，直到暴露所述第一开口，形成控制栅；在形成所述控制栅之后，去除所述牺牲层、以及所述牺牲层底部的浮栅层，形成浮栅；在所述第一侧墙、控制栅、浮栅和第三介质层两侧形成字线，提高了闪存存储单元的可靠性。

Description

闪存存储单元的形成方法

技术领域

本发明涉及半导体领域，尤其涉及一种闪存存储单元的形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中，存储器件是数字电路中的一个重要类型。

而在存储器件中，近年来闪速存储器(Flash Memory，简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。闪存结构主要包括栅极叠层(Stack Gate)结构和分栅(Split Gate)结构。其中，分栅结构由于具有更高的编程效率，在擦写功能上可以避免过度擦写问题，因而被广泛运用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。

图1是现有一种闪存存储单元的剖面结构示意图，包括：衬底10；位于所述衬底10表面的隧穿氧化层11；位于隧穿氧化层11表面的浮栅12，所述隧穿氧化层11和浮栅12内具有暴露出衬底10的开口(未示出)；位于所述浮栅12顶部表面和开口侧壁表面的侧墙13；位于所述开口内的源线14，所述源线14的表面不高于所述侧墙13的顶部；位于所述浮栅12、侧墙13和源线14外侧的字线15，所述字线15与浮栅12和衬底10之间通过绝缘层16相互隔离。其中，所述源线14下方的衬底10内具有源线掺杂区18，源线14和字线15两侧的衬底10内分别具有位线掺杂区17。

但是，WL(word line字线)是我们分栅闪存中的控制栅。WL的形貌，高矮，会影响到闪存的编程，擦除等性能。现有技术中WL的形态导致闪存存储单元的良率有待提高。

发明内容

为解决上述技术问题，本发明提供了一种闪存存储单元的形成方法，改善了闪存存储单元结构中字线的形貌，提高了闪存结构的可靠性。

一种闪存存储单元的形成方法，包括：

提供衬底，所述衬底表面具有第一介质层，第一介质层表面具有浮栅层；

在所述浮栅层表面形成牺牲层，所述牺牲层内具有第一开口，所述第一开口底部暴露出所述浮栅层表面；

在所述第一开口的侧壁表面形成侧墙；

以所述侧墙为掩膜，刻蚀所述第一开口底部的浮栅层，直至暴露出衬底表面为止，在所述浮栅层内形成第二开口；

在形成所述第二开口之后，在所述第二开口底部的衬底内形成源线掺杂区；

在第一开口底部的浮栅层表面和第二开口底部的衬底表面形成第二介质层；

在所述第二介质层表面沉积控制栅层，直到所述第一开口被完全覆盖；

对所述控制栅层进行研磨，直到暴露所述第一开口，形成控制栅；

在形成所述控制栅之后，去除所述牺牲层、以及所述牺牲层底部的浮栅层，形成浮栅；

在所述浮栅的侧壁表面形成第三介质层；

在所述第一侧墙、控制栅、浮栅和第三介质层两侧形成字线；

在所述第一侧墙、控制栅、浮栅和字线两侧的衬底内形成位线掺杂区。

本发明的与现有技术相比，优点在于：

通过控制控制栅层的研磨时间来调整侧墙的尖角，从而调整字线形貌，提高了闪存存储单元的可靠性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

图1为半导体存储器件的结构示意图；

图2为本发明的闪存存储单元的形成方法流程图；

图3～图11为本发明的闪存存储单元的形成方法示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

闪存器件具有存储密度高，掉电数据不丢失等特点，在消费电子、移动通讯等设备中应用日益广泛。分栅闪存是闪存的一种，具有编程效率高，无“过擦除效应”等优点，广泛应用于独立NOR闪存以及嵌入式闪存中。

WL(word line字线)是我们分栅闪存中的control gate。WL的形貌，高矮，会影响到闪存的编程，擦除等性能。在IC芯片制造过程中，SL(source line源极)化学机械碾磨会影响WL的形貌和高矮。

本发明通过调整化学机械碾磨来调整WL的形貌。

传统工艺中字线形貌主要通过字线多晶硅干法刻蚀来控制。本发明通过调整浮栅(Source poly)的研磨时间，来调整侧墙的尖角的角度，从而影响字线多晶硅沉积的形貌，使得字线的形貌得到调整，为自对准结构字线形貌调整提供新思路。

参考图2，本发明的一种闪存存储单元的形成方法，包括：

S21，提供衬底，所述衬底表面具有第一介质层，第一介质层表面具有浮栅层；

S22，在所述浮栅层表面形成牺牲层，所述牺牲层内具有第一开口，所述第一开口底部暴露出所述浮栅层表面；

S23，在所述第一开口的侧壁表面形成侧墙；

S24，以所述侧墙为掩膜，刻蚀所述第一开口底部的浮栅层，直至暴露出衬底表面为止，在所述浮栅层内形成第二开口；

S25，在形成所述第二开口之后，在所述第二开口底部的衬底内形成源线掺杂区；

S26，在第一开口底部的浮栅层表面和第二开口底部的衬底表面形成第二介质层；

S27，在所述第二介质层表面沉积控制栅层，直到所述第一开口被完全覆盖；

S28，对所述控制栅层进行研磨，直到暴露所述第一开口，形成控制栅；

S29，在形成所述控制栅之后，去除所述牺牲层、以及所述牺牲层底部的浮栅层，形成浮栅；在所述浮栅的侧壁表面形成第三介质层；在所述第一侧墙、控制栅、浮栅和第三介质层两侧形成字线；在所述第一侧墙、控制栅、浮栅和字线两侧的衬底内形成位线掺杂区。

优选的，所述侧墙包括：所述第一侧墙和浮栅层表面形成的第二侧墙。

优选的，字线层为多晶硅层。

优选的，在形成所述控制栅之后，去除所述牺牲层、以及所述牺牲层底部的浮栅层是采用刻蚀的方法。

优选的，对所述控制栅层进行研磨的步骤直到所述控制栅的表面低于所述牺牲层的表面。

优选的，所述控制栅层进行研磨的步骤直到所述第一侧墙所述控制栅的表面低于所述牺牲层的表面。

优选的，所述对控制栅层进行研磨的步骤包括研磨所述侧墙的顶端尖角。

优选的，所述第一侧墙的材料为氧化硅。

优选的，所述控制栅的材料为多晶硅。

优选的，所述研磨为化学机械抛光。

图3图11是本发明实施例的闪存存储单元的形成过程的剖面结构示意图。

请参考图3，执行步骤S21，提供衬底200，所述衬底200表面具有第一介质层201；在所述第一介质层201表面形成浮栅层202。所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓或砷化镓等。

所述第一介质层201用于形成浮栅与衬底之间的隧穿介质层，载流子通过隧穿所述第一介质层201在衬底200内的沟道区和浮栅之间迁移；所述第一介质层201的材料为氧化硅，所述第一介质层的形成工艺为化学气相沉积工艺、热氧化工艺、化学氧化工艺或原子层沉积工艺。

所述浮栅层202用于形成浮栅；所述浮栅层202的材料为半导体材料，所述半导体材料包括多晶硅、硅锗、碳化硅或锗，所述浮栅层202的形成工艺为化学气相沉积工艺或物理气相沉积工艺；而且，所述浮栅层202内掺杂由P型离子或N型离子，所述P型离子或N型离子能够通过离子注入工艺或原位掺杂工艺在浮栅层202掺杂进所述浮栅层202内。在本实施例中，所述浮栅层202的材料为多晶硅，形成工艺为化学气相沉积工艺。

请参考图4，执行步骤S22，在所述浮栅层202表面形成牺牲层203，所述牺牲层203内具有第一开口204，所述第一开口204底部暴露出所述浮栅层202表面。

所述牺牲层203内的第一开口204定义了后续所需形成的控制栅和浮栅的形状和位置，所述控制栅形成于所述第一开口204内，而浮栅位于所述第一开口204底部。

所述牺牲层203和第一开口204的形成工艺包括：在所述浮栅层202表面形成牺牲膜；在所述牺牲膜表面形成掩膜层205，所述掩膜层205暴露出第一开口204对应位置的牺牲膜表面；以所述掩膜层205为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述牺牲膜，直至暴露出浮栅层202表面为止，形成牺牲层203和第一开口204。所形成的第一开口204侧壁能够垂直于所述浮栅层202表面，或者，所述第一开口204的侧壁相对于浮栅层202的表面倾斜，且所述第一开口204的底部尺寸大于顶部尺寸。

请参考图5，以所述牺牲层203为掩膜，刻蚀所述第一开口204底部的部分浮栅层202，在所述第一开口204底部的浮栅层202表面凹陷。自所述凹陷中心到所述牺牲层203侧壁，所述浮栅层202的厚度逐渐增加，则后续去除所述牺牲层203以及牺牲层203底部的部分浮栅层202之后，所形成的浮栅外侧的侧壁能够与所述凹陷表面形成尖角，所述尖角有利于提高载流子在浮栅和字线之间的隧穿效率，从而提高所形成的闪存存储单元的擦除效率。

继续参考图5，执行步骤S23，在所述第一开口204的侧壁表面形成侧墙。具体的，在所述第一开口204底部的浮栅层202表面凹陷之后，在所述第一开口204的侧壁表面形成第一侧墙206。所述第一侧墙206用于隔离后续形成的控制栅和字线；所述第一侧墙206的材料与牺牲层203的材料不同，保证后续去除所述牺牲层203之后，能够暴露出所述第一侧墙206，且所述第一侧墙206受到的损伤较少；所述第一侧墙206的材料为氧化硅、氮氧化硅或氮氧化硅；本实施例中，所述第一侧墙206的材料为氧化硅。

所述第一侧墙206的形成工艺包括：在所述掩膜层205表面、以及所述第一开口204的侧壁和底部表面形成第一侧墙膜；回刻蚀所述第一侧墙膜，直至暴露出第一开口204底部的部分浮栅层202表面为止，形成第一侧墙206。

在所述第一侧墙206和浮栅层202表面形成第二侧墙207。所述第二侧墙207定义了后续在浮栅层202内形成的第二开口的区域位置，且位于所述第一侧墙206和第二侧墙207底部的浮栅层202用于形成浮栅。

所述第一侧墙206和第二侧墙207构成所述侧墙。

请参考图6，执行步骤S24，以所述第一侧墙206和第二侧墙207为掩膜，刻蚀所述第一开口204底部的浮栅层202，在所述浮栅层202内形成第二开口208。

继续参考图6，执行步骤S25，以所述侧墙为掩膜，刻蚀所述第一开口底部的浮栅层，直至暴露出衬底表面为止，在所述浮栅层内形成第二开口208；具体的，在形成所述第二开口208之后，在所述第二开口207底部的衬底200内形成源线掺杂区209。

优选的，请参考图7，在形成所述源线掺杂区209之后，去除所述第二侧墙207。在去除所述第二侧墙207之后，能够暴露出所述浮栅层202的部分顶部表面。

参考图8，执行步骤S26，在第一开口底部的浮栅层表面和第二开口底部的衬底表面形成第二介质层；所述第二介质层210的材料为氧化硅、氮化硅、氮氧化硅、高K介质材料中的一种或多种组合。在本实施例中，所述第二介质层210的材料为氧化硅，所述第二介质层210的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺，所形成的第二介质层210还覆盖于第一侧墙206和掩膜层205表面。在其它实施例中，所述第二介质层的材料为氧化硅，所述第二介质层的形成工艺为热氧化工艺或化学氧化工艺，所述第二介质层仅形成于所述浮栅层202的顶部和侧壁表面。

请参考图9，执行步骤S27，在所述第二介质层表面沉积控制栅层，直到所述第一开口被完全覆盖。

具体的，在牺牲层203表面、第一侧墙206表面和第二介质层210表面形成控制栅层211。所述控制栅层211用于形成控制栅，所述控制栅用于对浮栅施加偏压。所述控制栅层211的材料为半导体材料，所述半导体材料包括多晶硅、硅锗、碳化硅或锗，且所述控制栅211内具有P型离子或N型离子。所述控制栅层211的形成工艺为化学气相沉积工艺或物理气相沉积工艺，所形成的控制栅层211填充满所述第一开口204和第二开口208；在所述控制栅层211内掺杂的P型离子或N型离子工艺为离子注入工艺或原位掺杂工艺。

在本实施例中，所述控制栅层211的材料为多晶硅，形成所述控制栅层211的工艺为化学气相沉积工艺，在所述控制栅层211内通过原位掺杂工艺掺杂N型离子。

请参考图10，继续执行步骤S28，对所述控制栅层21进行平坦化，直至暴露出牺牲层203表面为止，在第一开口204和第二开口208内形成控制栅211a。

所述平坦化工艺为化学机械抛光工艺。在本实施例中，所述牺牲层203表面还具有掩膜层205(如图9所示)，所述掩膜层205表面还具有第二介质层210(如图9所示)，所述掩膜层205和第二介质层210能够作为所述化学机械抛光工艺的停止层，在抛光所述控制栅层211直至暴露出所述第二介质层210表面之后，进行过抛光直至暴露出所述牺牲层表面为止。

在传统工艺中，在所述化学机械抛光工艺之后，还需要对所述控制栅211a进行刻蚀，使所述控制栅211a的表面低于所述牺牲层203的表面，从而避免所述控制栅211a与后续形成的字线发生桥接，保证了所述第一侧墙206的隔离效果。但本发明的发明人发现，干法刻蚀很难控制侧墙的尖角形态，从容导致后续在其上形成的字线栅在侧墙位置具有尖角，字线栅的形貌，高矮，会影响到闪存的编程，擦除等性能，从而导致闪存性能较差。因此在本实施例中，化学机械抛光包括研磨所述第一侧壁的顶端尖角，从而通过调整侧壁的形态，来调整后续形成的位线的形态。

请参考图11，执行步骤S29，在形成所述控制栅211a之后，去除所述牺牲层203、以及所述牺牲层203底部的浮栅层202，形成浮栅202a。

去除所述牺牲层203、以及所述牺牲层203底部的浮栅层202的工艺包括：刻蚀去除所述牺牲层203，并暴露出浮栅层202表面；以所述第一侧墙206和控制栅211a为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述浮栅层202，直至暴露出衬底200表面为止，形成浮栅202a。

在本实施例中，刻蚀所述浮栅层202至暴露出衬底200表面为止，后续在形成字线之前，在所述衬底200表面和浮栅202a的外部侧壁表面形成介质层。

在本实施例中，在形成第一开口204之后，在所述第一开口204底部的浮栅层202表面形成凹陷，自所述凹陷的中心到第一开口204的侧壁，所述浮栅层202的厚度逐渐增加，因此在刻蚀所述浮栅层202之后，所形成的浮栅202a的外部侧壁能够与所述浮栅层202的顶部表面构成尖角，所述尖角有利于提高载流子在浮栅202a和字线之间的隧穿效率，从而提高所形成的闪存存储单元的擦除效率。

请参考图11，执行步骤S19，在所述浮栅202a的侧壁表面形成第三介质层212；

请参考图11，在所述第一侧墙206、控制栅211a、浮栅202a和第三介质层212两侧形成字线213；

继续参考图11，在所述第一侧墙206、控制栅211a、浮栅202a和字线213侧的衬底内形成位线掺杂区214。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种闪存存储单元的形成方法，其特征在于，包括步骤：

在所述第一开口的侧壁表面形成侧墙；

在形成所述控制栅之后，去除所述牺牲层、以及所述牺牲层底部的浮栅层，形成浮栅；在所述浮栅的侧壁表面形成第三介质层；在所述第一侧墙、控制栅、浮栅和第三介质层两侧形成字线；在所述第一侧墙、控制栅、浮栅和字线两侧的衬底内形成位线掺杂区。

2.根据权利要求1所述的闪存存储单元的形成方法，其特征在于，对所述控制栅层进行研磨的步骤直到所述控制栅的表面低于所述牺牲层的表面。

3.根据权利要求1所述的闪存存储单元的形成方法，其特征在于，所述控制栅层进行研磨的步骤直到所述第一侧墙的表面低于所述牺牲层的表面。

4.根据权利要求1所述的闪存存储单元的形成方法，其特征在于，所述侧墙包括：所述第一侧墙和浮栅层表面形成的第二侧墙。

5.根据权利要求1所述的闪存存储单元的形成方法，其特征在于，字线层为多晶硅层。

6.根据权利要求1所述的闪存存储单元的形成方法，其特征在于，在形成所述控制栅之后，去除所述牺牲层、以及所述牺牲层底部的浮栅层是采用刻蚀的方法。

7.根据权利要求1所述的闪存存储单元的形成方法，其特征在于，所述对控制栅层进行研磨的步骤包括研磨所述第一侧墙的顶端尖角。

8.根据权利要求1所述的闪存存储单元的形成方法，其特征在于，所述第一侧墙的材料为氧化硅。

9.根据权利要求1所述的闪存存储单元的形成方法，其特征在于，所述控制栅的材料为多晶硅。

10.根据权利要求1所述的闪存存储单元的形成方法，其特征在于，所述控制栅层进行研磨为化学机械抛光。