CN104637885A - Flash器件源极多晶硅的形成方法 - Google Patents
Flash器件源极多晶硅的形成方法 Download PDFInfo
- Publication number
- CN104637885A CN104637885A CN201510080812.6A CN201510080812A CN104637885A CN 104637885 A CN104637885 A CN 104637885A CN 201510080812 A CN201510080812 A CN 201510080812A CN 104637885 A CN104637885 A CN 104637885A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- side wall
- dielectric layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 154
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 152
- 238000000034 method Methods 0.000 title claims abstract description 51
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 43
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 43
- 238000000227 grinding Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000126 substance Substances 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 238000003701 mechanical milling Methods 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 230000001413 cellular effect Effects 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 4
- 230000003292 diminished effect Effects 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 abstract 1
- 230000005611 electricity Effects 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000007667 floating Methods 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000003801 milling Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- -1 phosphonium ion Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Abstract
本发明公开了一种Flash器件源极多晶硅的形成方法，包括如下步骤：在半导体衬底表面依次形成栅介质层、多晶硅栅和第一氮化硅层和第二介质层；进行光刻刻蚀打开源区形成区域；在栅极结构的侧面形成第一和第二侧墙；进行第三多晶硅层生长；以第二介质层为终止层进行化学机械研磨，通过调节第二介质层对第三多晶硅层的选择比以及第二侧墙对第三多晶硅层的选择比来减少对源区形成区域的第二侧墙和第三多晶层的过度研磨；采用各向同性干法刻蚀工艺去除第二介质层。本发明能提高器件的擦除性能同时能避免保证源极多晶硅和多晶硅栅之间的顶部侧墙被过度研磨以及改善源极多晶硅的顶部表面形貌，从而防止器件漏电并提高器件性能。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种Flash器件源极多晶硅(Source Poly)的形成方法。
背景技术
如图1所示，是现有Flash器件源极多晶硅的形成方法在CMP前的器件结构示意图；如图2所示，是现有Flash器件源极多晶硅的形成方法在CMP后的器件结构示意图；现有Flash器件源极多晶硅的形成方法包括如下步骤：
步骤一、在半导体衬底如硅衬底101中形成场氧隔离结构102，场氧隔离结构102为浅沟槽隔离结构或局部场氧隔离结构。在半导体衬底101表面依次形成栅介质层如栅氧化层103、多晶硅栅104和氮化硅层105的叠加结构。
步骤二、采用光刻刻蚀工艺依次对氮化硅层105、多晶硅栅104和栅介质层103进行刻蚀打开源区形成区域，所述源区形成区域的所述氮化硅层105、所述多晶硅栅104和所述栅介质层103都被去除并露出所述半导体衬底101表面，所述源区形成区域的所述氮化硅层105的开口大于所述多晶硅栅104的开口。
步骤二中的光刻刻蚀工艺同时定义并刻蚀出由栅介质层103、多晶硅栅104和氮化硅层105的叠加形成的栅极结构，而源区形成区域位于两个栅极结构之间并被两个相邻的FLASH器件的单元结构共用。
步骤三、在第一侧墙106和第二侧墙107形成之前，在源区形成区域底部的半导体衬底101中进行多次离子注入形成第一离子注入区108，第一离子注入区108的离子注入为单元离子注入(cell IMP)，注入杂质为P型的硼元素，第一离子注入区108用于调整浮栅下方沟道的阈值电压，以保证浮栅的打开和关断操作功能。
在第一侧墙106和第二侧墙107形成之前，在所述栅极结构的所述多晶硅栅104选定区域中进行离子注入形成浮栅注入(FLGT IMP)区110。浮栅注入区110的注入杂质P型硼元素，浮栅注入区110用于调整字线下方沟道的阈值电压，以保证字线的打开和关断操作功能。
在所述源区形成区域的侧面形成第一侧墙106和第二侧墙107，所述第一侧墙106位于所述多晶硅栅104侧面，所述第二侧墙107位于所述第一侧墙106顶部的所述氮化硅层105的侧面，所述第二侧墙107的底部还和所述多晶硅栅104的顶角交叠。所述第二侧墙107的材料一般为HTO膜，HTO膜为高温氧化膜(Hot Temperature Oxide)。HTO膜一般采用LPCVD工艺生长，采用N2O，SiH4或SiH2Cl2作为反应气体，生长达到800℃作用或以上。
在第一侧墙106和第二侧墙107形成之后，进行多次离子注入形成第二离子注入区109，第一离子注入区108的离子注入为高压编程注入(HVII IMP)，第一离子注入区108的注入杂质采用N型的砷和磷元素；其中，砷离子注入是为了在多晶硅和衬底之间形成良好的欧姆接触，减少接触电阻；其中磷离子注入是为了形成一个较深的且具有一定宽度并部分扩展到浮栅之下的结，其中浮栅由所述多晶硅栅104组成，从而保证浮栅与源极多晶硅111a之间产生合适的感生电压比例；另一方面，两道离子注入形成的结又可以具有足够高的结击穿电压，保证源极多晶硅111a高压下的编程操作。
步骤四、进行多晶硅层111生长，所述多晶硅层111将所述源区形成区域的开口完全填充并延伸到所述源区形成区域外的所述氮化硅层105的表面。
步骤五、采用化学机械研磨(CMP)工艺对多晶硅层111进行研磨，所述氮化硅层105作为所述化学机械研磨工艺的终止层，并由研磨后填充于所述源区形成区域开口中的所述多晶硅层111组成源极多晶硅111a。
在现有工艺中，步骤四中的多晶硅层111的生长使用温度较高如650℃的未掺杂多晶硅(Undoped-Poly)取代580℃的掺杂多晶硅(Doped Poly)，以期改善Flash器件的擦除性能(erase performance)。但是当多晶硅层111的生长温度增加后，多晶硅层111的薄膜性能也会相应的改变，这会导致在步骤五的CMP研磨速率的改变，经测试可知，如650℃时形成的多晶硅的CMP研磨速率是580℃时形成的多晶硅的CMP研磨速率的4倍，而多晶硅的掺杂与否对CMP研磨速率的影响不大。
这样，当为了提高器件的擦除性能而提高多晶硅层111的生长速率后，步骤五中的CMP的研磨速率也会加快，而研磨速率过快，导致在实际工艺中，多晶硅的CMP工艺终点检测的时间过短且不稳定。另外，由图2所示，采用HTO膜的所述第二侧墙107会由于CMP的负载效应而在步骤五的多晶硅CMP过程中表面被研磨较低，且研磨后的源极多晶硅111a的上表面的凹陷(Dishing)严重；而由图2所示可知，源极多晶硅111a和多晶硅栅104之间通过第一侧墙106和第二侧墙107进行隔离，当第二侧墙107被研磨严重后、以及源极多晶硅111a上表面凹陷严重后会容易造成器件的漏电，影响器件性能。其中，CMP的负载效应是指CMP研磨速率和研磨的面积有关，研磨面积变大时，研磨速率会降低，而研磨面积变小时研磨速率会增加，本发明实施例中，当所述源区形成区域外的所述氮化硅层105的表面的多晶硅被去除后，研磨面积缩小到所述源区形成区域中，这时对所述源区形成区域中的多晶硅和HTO膜的研磨速率都和增加，使得HTO膜107会被研磨较低，且源极多晶硅111a的上表面会凹陷严重。
发明内容
本发明所要解决的技术问题是提供一种Flash器件源极多晶硅的形成方法，能提高器件的擦除性能同时能避免保证源极多晶硅和多晶硅栅之间的顶部侧墙被过度研磨以及改善源极多晶硅的顶部表面形貌，从而防止器件漏电并提高器件性能。
为解决上述技术问题，本发明提供的Flash器件源极多晶硅的形成方法包括如下步骤：
步骤一、在半导体衬底表面依次形成栅介质层、多晶硅栅和第一氮化硅层的叠加结构，在所述第一氮化硅层表面形成第二介质层。
步骤二、采用光刻刻蚀工艺依次对所述第二介质层、所述第一氮化硅层、所述多晶硅栅和所述栅介质层进行刻蚀打开源区形成区域，所述源区形成区域的所述第二介质层、所述第一氮化硅层、所述多晶硅栅和所述栅介质层都被去除并露出所述半导体衬底表面，所述源区形成区域的所述第一氮化硅层的开口大于所述多晶硅栅的开口。
步骤三、在所述源区形成区域开口的侧面形成第一侧墙和第二侧墙，所述第一侧墙位于所述多晶硅栅侧面，所述第二侧墙位于所述第一侧墙顶部的所述第一氮化硅层的侧面，所述第二侧墙的底部还和所述多晶硅栅的顶角交叠。
步骤四、进行第三多晶硅层生长，所述第三多晶硅层将所述源区形成区域的开口完全填充并延伸到所述源区形成区域外的所述第二介质层的表面；所述第三多晶硅层的生长温度越高所述Flash器件的擦除性能越好、同时所述第三多晶硅层在后续步骤五的化学机械研磨工艺中的研磨速率也越快。
步骤五、采用化学机械研磨工艺对所述第三多晶硅层进行研磨，所述第二介质层作为所述化学机械研磨工艺的终止层，并由研磨后填充于所述源区形成区域开口中的所述第三多晶硅层组成源极多晶硅。
所述第二介质层对所述第三多晶硅层的第一选择比小于所述第一氮化硅层对所述第三多晶硅层的第二选择比，所述第二侧墙对所述第三多晶硅层的第三选择比小于所述第一氮化硅层对所述第三多晶硅层的第二选择比，所述第一选择比由所述第二介质层的组成材料决定，所述第三选择比由所述第二侧墙的组成材料决定；在所述第二介质层表面的所述第三多晶硅层被研磨干净后、研磨终止前，所述第一选择比和所述第三选择比越接近，所述化学机械研磨工艺的负载效应越好，能减少对所述源区形成区域的所述第二侧墙和所述第三多晶层的过度研磨、所述源极多晶硅的上表面的凹陷也越小。
步骤六、采用各向同性干法刻蚀工艺去除所述第二介质层。
进一步的改进是，步骤六中，通过设置所述各向同性干法刻蚀工艺中所述第二介质层对所述第二侧墙的选择比，使所述第二介质层被去除后，所述第二侧墙顶部也被部分去除，从而使得所述源极多晶硅的上表面的凹陷变小。
进一步的改进是所述第二侧墙的材料为氧化膜，所述第二介质层的组成材料为氮氧化硅。
进一步的改进是所述第二侧墙的氧化膜为HTO膜。
进一步的改进是所述第二介质层的厚度为800埃至2000埃。
进一步的改进是所述半导体衬底为硅衬底，在所述硅衬底中设置有浅沟槽隔离结构或局部场氧隔离结构。
进一步的改进是所述栅介质层为栅氧化层。
进一步的改进是步骤四中所述第三多晶硅层的生长温度为650℃。
进一步的改进是步骤二中采用光刻刻蚀工艺依次对所述第二介质层、所述第一氮化硅层、所述多晶硅栅和所述栅介质层进行刻蚀形成由所述栅介质层、所述多晶硅栅和所述第一氮化硅层叠加形成的栅极结构并同时自对准定义出所述源区形成区域，所述源区形成区域位于两个相邻的所述栅极结构之间并被两个相邻的FLASH器件的单元结构共用。
本发明通过在组成栅极结构的顶层的第一氮化硅层的顶部表面在形成一个第二介质层,通过第二介质层的材料的选择能改善步骤五的第三多晶硅层的CMP工艺中的负载效应，这样即使采用温度较高的工艺生长第三多晶硅层后，也能减少对源区形成区域的第二侧墙和第三多晶层的过度研磨以及使源极多晶硅的上表面的凹陷减少，这样即能取得第三多晶硅层的生长温度提高后带来能提高器件的擦除性能的好处，又能避免第三多晶硅层生长温度提高后使CMP研磨速率过快带来的源极多晶硅和多晶硅栅之间的顶部侧墙和源极多晶硅被过度研磨的缺陷，从而能防止器件漏电并提高器件性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有Flash器件源极多晶硅的形成方法在CMP前的器件结构示意图；
图2是现有Flash器件源极多晶硅的形成方法在CMP后的器件结构示意图；
图3是本发明实施例Flash器件源极多晶硅的形成方法的流程图；
图4是本发明实施例方法在CMP前的器件结构示意图；
图5是本发明实施例方法在CMP后的器件结构示意图；
具体实施方式
如图3所示，是本发明实施例Flash器件源极多晶硅的形成方法的流程图；如图4所示，是本发明实施例方法在CMP前的器件结构示意图；如图5所示，是本发明实施例方法在CMP后的器件结构示意图；本发明实施例Flash器件源极多晶硅的形成方法包括如下步骤：
步骤一、所述半导体衬底1为硅衬底，在所述硅衬底中设置有场氧隔离结构2，所述场氧隔离结构2为浅沟槽隔离结构或局部场氧隔离结构。
在半导体衬底1表面依次形成栅介质层3、多晶硅栅4和第一氮化硅层5的叠加结构，在所述第一氮化硅层5表面形成第二介质层12。较佳为，所述栅介质层3为栅氧化层。
步骤二、采用光刻刻蚀工艺依次对所述第二介质层12、所述第一氮化硅层5、所述多晶硅栅4和所述栅介质层3进行刻蚀打开源区形成区域，所述源区形成区域的所述第二介质层12、所述第一氮化硅层5、所述多晶硅栅4和所述栅介质层3都被去除并露出所述半导体衬底1表面，所述源区形成区域的所述第一氮化硅层5的开口大于所述多晶硅栅4的开口。
较佳为，所述源区形成区域是在形成栅极结构后自对准定义形成，步骤二中的光刻刻蚀工艺依次对所述第二介质层12、所述第一氮化硅层5、所述多晶硅栅4和所述栅介质层3进行刻蚀形成由所述栅介质层3、所述多晶硅栅4和所述第一氮化硅层5叠加形成的栅极结构，并由位于两个相邻的所述栅极结构之间区域自对准定义出所述源区形成区域，所述源区形成区域被两个相邻的FLASH器件的单元结构共用。
步骤三、在第一侧墙6和第二侧墙7形成之前，在源区形成区域底部的半导体衬底1中进行多次离子注入形成第一离子注入区8，第一离子注入区8的离子注入为单元离子注入(cell IMP)，注入杂质为P型的硼元素，第一离子注入区8用于调整浮栅下方沟道的阈值电压，以保证浮栅的打开和关断操作功能。
在第一侧墙6和第二侧墙7形成之前，在所述栅极结构的所述多晶硅栅4选定区域中进行离子注入形成浮栅注入(FLGT IMP)区10。浮栅注入区10的注入杂质P型硼元素，浮栅注入区10用于调整字线下方沟道的阈值电压，以保证字线的打开和关断操作功能。
在所述源区形成区域开口的侧面形成第一侧墙6和第二侧墙7，所述第一侧墙6位于所述多晶硅栅4侧面，所述第二侧墙7位于所述第一侧墙6顶部的所述第一氮化硅层5的侧面，所述第二侧墙7的底部还和所述多晶硅栅4的顶角交叠。
在第一侧墙6和第二侧墙7形成之后，进行多次离子注入形成第二离子注入区9，第一离子注入区8的离子注入为高压编程注入(HVII IMP)，第一离子注入区8的注入杂质采用N型的砷和磷元素；其中，砷离子注入是为了在多晶硅和衬底之间形成良好的欧姆接触，减少接触电阻；其中磷离子注入是为了形成一个较深的且具有一定宽度并部分扩展到浮栅之下的结，其中浮栅由所述多晶硅栅4组成，从而保证浮栅与源极多晶硅11之间产生合适的感生电压比例；另一方面，两道离子注入形成的结又可以具有足够高的结击穿电压，保证源极多晶硅11高压下的编程操作。
步骤四、进行第三多晶硅层11生长，所述第三多晶硅层11将所述源区形成区域的开口完全填充并延伸到所述源区形成区域外的所述第二介质层12的表面；所述第三多晶硅层11的生长温度越高所述Flash器件的擦除性能越好、同时所述第三多晶硅层11在后续步骤五的化学机械研磨工艺中的研磨速率也越快。
较佳为，所述第三多晶硅层11的生长温度为650℃。
步骤五、采用化学机械研磨工艺对所述第三多晶硅层11进行研磨，所述第二介质层12作为所述化学机械研磨工艺的终止层，并由研磨后填充于所述源区形成区域开口中的所述第三多晶硅层11组成源极多晶硅。
所述第二介质层12对所述第三多晶硅层11的第一选择比小于所述第一氮化硅层5对所述第三多晶硅层11的第二选择比，所述第二侧墙7对所述第三多晶硅层11的第三选择比小于所述第一氮化硅层5对所述第三多晶硅层11的第二选择比，所述第一选择比由所述第二介质层12的组成材料决定，所述第三选择比由所述第二侧墙7的组成材料决定；在所述第二介质层12表面的所述第三多晶硅层11被研磨干净后、研磨终止前，所述第一选择比和所述第三选择比越接近，所述化学机械研磨工艺的负载效应越好，能减少对所述源区形成区域的所述第二侧墙7和所述第三多晶层的过度研磨、所述源极多晶硅的上表面的凹陷也越小。
较佳为，所述第二侧墙7的材料为氧化膜如HTO膜，所述第二介质层12的组成材料为氮氧化硅。所述第二介质层12的厚度为800埃至2000埃。
步骤六、采用各向同性干法刻蚀工艺去除所述第二介质层12。通过设置所述各向同性干法刻蚀工艺中所述第二介质层12对所述第二侧墙7的选择比，使所述第二介质层12被去除后，所述第二侧墙7顶部也被部分去除，从而使得所述源极多晶硅的上表面的凹陷变小。
相对于现有技术，本发明不再以组成所述栅极结构的顶层的所述第一氮化硅层5作为步骤五的CMP的终止层，而选择所述第二介质层12作为CMP的终止层，这样能够通过所述第二介质层12的材料选择来实现对CMP的负载效应的调节，由于第一选择比小于第二选择比，相对于现有技术，将第二介质层12表面的第三多晶硅层11研磨干净之后，CMP对源区形成区域外的第二介质层12的研磨速率要大于现有技术中的氮化硅层的研磨速率，故会改善整个半导体衬底1表面的研磨负载效应，使得对源区形成区域内的CMP研磨速率会相对降低，从而能减少对源区形成区域的第二侧墙7和第三多晶层的过度研磨以及使源极多晶硅的上表面的凹陷减少；另外，通过步骤六在去除第二介质层12的过程中将第二侧墙7顶部部分去除，能够使得最后形成的所述源极多晶硅11的上表面的凹陷变小，也即形貌会表面的更平坦，最终能实现防止器件漏电并提高器件性能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种Flash器件源极多晶硅的形成方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面依次形成栅介质层、多晶硅栅和第一氮化硅层的叠加结构，在所述第一氮化硅层表面形成第二介质层；
步骤二、采用光刻刻蚀工艺依次对所述第二介质层、所述第一氮化硅层、所述多晶硅栅和所述栅介质层进行刻蚀打开源区形成区域，所述源区形成区域的所述第二介质层、所述第一氮化硅层、所述多晶硅栅和所述栅介质层都被去除并露出所述半导体衬底表面，所述源区形成区域的所述第一氮化硅层的开口大于所述多晶硅栅的开口；
步骤三、在所述源区形成区域开口的侧面形成第一侧墙和第二侧墙，所述第一侧墙位于所述多晶硅栅侧面，所述第二侧墙位于所述第一侧墙顶部的所述第一氮化硅层的侧面，所述第二侧墙的底部还和所述多晶硅栅的顶角交叠；
步骤四、进行第三多晶硅层生长，所述第三多晶硅层将所述源区形成区域的开口完全填充并延伸到所述源区形成区域外的所述第二介质层的表面；所述第三多晶硅层的生长温度越高所述Flash器件的擦除性能越好、同时所述第三多晶硅层在后续步骤五的化学机械研磨工艺中的研磨速率也越快；
步骤五、采用化学机械研磨工艺对所述第三多晶硅层进行研磨，所述第二介质层作为所述化学机械研磨工艺的终止层，并由研磨后填充于所述源区形成区域开口中的所述第三多晶硅层组成源极多晶硅；
所述第二介质层对所述第三多晶硅层的第一选择比小于所述第一氮化硅层对所述第三多晶硅层的第二选择比，所述第二侧墙对所述第三多晶硅层的第三选择比小于所述第一氮化硅层对所述第三多晶硅层的第二选择比，所述第一选择比由所述第二介质层的组成材料决定，所述第三选择比由所述第二侧墙的组成材料决定；在所述第二介质层表面的所述第三多晶硅层被研磨干净后、研磨终止前，所述第一选择比和所述第三选择比越接近，所述化学机械研磨工艺的负载效应越好，能减少对所述源区形成区域的所述第二侧墙和所述第三多晶层的过度研磨、所述源极多晶硅的上表面的凹陷也越小；
步骤六、采用各向同性干法刻蚀工艺去除所述第二介质层。
2.如权利要求1中所述的Flash器件源极多晶硅的形成方法，其特征在于：步骤六中，通过设置所述各向同性干法刻蚀工艺中所述第二介质层对所述第二侧墙的选择比，使所述第二介质层被去除后，所述第二侧墙顶部也被部分去除，从而使得所述源极多晶硅的上表面的凹陷变小。
3.如权利要求1或2中所述的Flash器件源极多晶硅的形成方法，其特征在于：所述第二侧墙的材料为氧化膜，所述第二介质层的组成材料为氮氧化硅。
4.如权利要求3中所述的Flash器件源极多晶硅的形成方法，其特征在于：所述第二侧墙的氧化膜为HTO膜。
5.如权利要求3中所述的Flash器件源极多晶硅的形成方法，其特征在于：所述第二介质层的厚度为800埃至2000埃。
6.如权利要求1中所述的Flash器件源极多晶硅的形成方法，其特征在于：所述半导体衬底为硅衬底，在所述硅衬底中设置有浅沟槽隔离结构或局部场氧隔离结构。
7.如权利要求1中所述的Flash器件源极多晶硅的形成方法，其特征在于：所述栅介质层为栅氧化层。
8.如权利要求1中所述的Flash器件源极多晶硅的形成方法，其特征在于：步骤四中所述第三多晶硅层的生长温度为650℃。
9.如权利要求1中所述的Flash器件源极多晶硅的形成方法，其特征在于：步骤二中采用光刻刻蚀工艺依次对所述第二介质层、所述第一氮化硅层、所述多晶硅栅和所述栅介质层进行刻蚀形成由所述栅介质层、所述多晶硅栅和所述第一氮化硅层叠加形成的栅极结构并同时自对准定义出所述源区形成区域，所述源区形成区域位于两个相邻的所述栅极结构之间并被两个相邻的FLASH器件的单元结构共用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510080812.6A CN104637885B (zh) | 2015-02-15 | 2015-02-15 | Flash器件源极多晶硅的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510080812.6A CN104637885B (zh) | 2015-02-15 | 2015-02-15 | Flash器件源极多晶硅的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104637885A true CN104637885A (zh) | 2015-05-20 |
| CN104637885B CN104637885B (zh) | 2017-08-08 |
Family
ID=53216468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510080812.6A Active CN104637885B (zh) | 2015-02-15 | 2015-02-15 | Flash器件源极多晶硅的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104637885B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204338A (zh) * | 2017-05-23 | 2017-09-26 | 上海华虹宏力半导体制造有限公司 | 闪存存储单元的形成方法 |
| CN107731678A (zh) * | 2017-08-24 | 2018-02-23 | 长江存储科技有限责任公司 | 三维存储器的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466637A (en) * | 1992-09-09 | 1995-11-14 | Hyundai Electronics Industries Co., Ltd. | Method of making a self-aligned contact in semiconductor device |
| US6214662B1 (en) * | 2000-07-03 | 2001-04-10 | Taiwan Semiconductor Manufacturing Company | Forming self-align source line for memory array |
| US6645869B1 (en) * | 2002-09-26 | 2003-11-11 | Vanguard International Semiconductor Corporation | Etching back process to improve topographic planarization of a polysilicon layer |
| CN103367256A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 利用外延层增加分立栅极闪存单元源极高度的方法 |
| CN103839796A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 源极多晶硅的形成方法 |
-
2015
- 2015-02-15 CN CN201510080812.6A patent/CN104637885B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466637A (en) * | 1992-09-09 | 1995-11-14 | Hyundai Electronics Industries Co., Ltd. | Method of making a self-aligned contact in semiconductor device |
| US6214662B1 (en) * | 2000-07-03 | 2001-04-10 | Taiwan Semiconductor Manufacturing Company | Forming self-align source line for memory array |
| US6645869B1 (en) * | 2002-09-26 | 2003-11-11 | Vanguard International Semiconductor Corporation | Etching back process to improve topographic planarization of a polysilicon layer |
| CN103367256A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 利用外延层增加分立栅极闪存单元源极高度的方法 |
| CN103839796A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 源极多晶硅的形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204338A (zh) * | 2017-05-23 | 2017-09-26 | 上海华虹宏力半导体制造有限公司 | 闪存存储单元的形成方法 |
| CN107731678A (zh) * | 2017-08-24 | 2018-02-23 | 长江存储科技有限责任公司 | 三维存储器的制作方法 |
| CN107731678B (zh) * | 2017-08-24 | 2020-04-14 | 长江存储科技有限责任公司 | 三维存储器的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104637885B (zh) | 2017-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734063B2 (en) | Non-volatile memory cell and fabrication method | |
| CN105122455B (zh) | 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法 | |
| US7316955B2 (en) | Method of manufacturing semiconductor device | |
| US8526242B2 (en) | Flash memory and fabrication method and operation method for the same | |
| CN106415851B (zh) | 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法 | |
| CN102088000B (zh) | Eeprom的存储单元及其制造方法 | |
| TWI741204B (zh) | 電可抹除可程式化記憶體單元、電可程式化及可抹除非揮發性記憶體單元及操作記憶體單元之方法 | |
| KR20100092666A (ko) | 비휘발성 메모리 셀 및 그의 제조방법 | |
| TWI536504B (zh) | 非揮發性記憶體單元、非揮發性記憶體單元製造方法及非揮發性記憶體矩陣 | |
| CN104716098A (zh) | 闪存的制作方法 | |
| CN104465523A (zh) | 闪存存储器的制造方法 | |
| US20050029575A1 (en) | Method of making the selection gate in a split-gate flash EEPROM cell and its structure | |
| JP4845110B2 (ja) | スプリットゲート型不揮発性メモリとその製造方法 | |
| CN104637885A (zh) | Flash器件源极多晶硅的形成方法 | |
| KR100752192B1 (ko) | 단일 폴리 구조의 플래시 메모리 소자 및 그 제조 방법 | |
| CN104900650A (zh) | 分离栅极闪存存储器及其制造方法 | |
| TWI605572B (zh) | 非揮發性記憶體及其製造方法 | |
| TW201535612A (zh) | 低電場源極抹除非揮發性記憶體單元及其製造方法 | |
| CN104124248A (zh) | 一种抬升共源区的nor型闪存单元及其制备方法 | |
| KR101092010B1 (ko) | 플로팅 게이트 메모리 셀에 있어서 저 Ｖｓｓ 저항 및감소된 ＤＩＢＬ을 위한 구조 및 방법 | |
| CN103872059B (zh) | P型沟道闪存器件及其制造方法 | |
| CN105990092B (zh) | 半导体结构的形成方法 | |
| CN103515391A (zh) | 非易失性存储器单元及其制造方法 | |
| KR100732391B1 (ko) | 비휘발성 메모리 소자의 제조 및 동작 방법 | |
| JP2005260235A (ja) | トレンチ内に独立制御可能な制御ゲートを有する埋込ビット線型不揮発性浮遊ゲートメモリセル、そのアレイ、及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |