CN103367256A - 利用外延层增加分立栅极闪存单元源极高度的方法 - Google Patents
利用外延层增加分立栅极闪存单元源极高度的方法 Download PDFInfo
- Publication number
- CN103367256A CN103367256A CN2012100817530A CN201210081753A CN103367256A CN 103367256 A CN103367256 A CN 103367256A CN 2012100817530 A CN2012100817530 A CN 2012100817530A CN 201210081753 A CN201210081753 A CN 201210081753A CN 103367256 A CN103367256 A CN 103367256A
- Authority
- CN
- China
- Prior art keywords
- source electrode
- epitaxial loayer
- height
- separate gate
- utilizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 210000001951 dura mater Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种利用外延层增加分立栅极闪存单元源极高度的方法，该方法制造分立栅极闪存器件的源极部分的过程中，对源极进行回刻蚀之后，紧接着在源极表面生长外延层，以增加源极的高度，然后再进行后续的制程。本发明解决了分立栅极闪存单元在制造过程中源极高度过低的问题。
Description
技术领域
本发明涉及半导体制造技术，尤其涉及一种利用外延层增加分立栅极闪存单元源极高度的方法。
背景技术
如图1所示，是分立栅极闪存器件的制程中的局部剖视图，其包含半导体衬底100、源极101、浮栅102、介质氧化层103、绝缘间隔层104和间隔氧化层105，还包含SiN层106（作用：分立栅极闪存器件的自对准工艺过程中，是形成坡形的硬膜，用于定义间隔氧化层105的高度，进而确定单元cell的高度），源极101设置在衬底100上，浮栅102对称设置在源极101两侧，浮栅102与衬底100之间设置介质氧化层103，源极101与浮栅102之间设置绝缘间隔层104和间隔氧化层105，浮栅102上设置SiN层106。
分立栅极闪存器件的源极部分的制造过程如下：
步骤1、沉积源极多晶硅101；
步骤2、对源极多晶硅101进行回刻蚀；
步骤3、移除SiN层106；
步骤4、对浮栅102进行刻蚀。
在分立栅极闪存器件的制造过程中，可能由于回蚀、浮栅蚀刻等过程，使得源极上的多晶硅线的高度过低，从而引起源线101引出位置的接触电阻过大，或者其高度不足以阻挡之后的不应该引入的离子注入，从而引起源极结曲线（junction profile ）发生变化，导致器件特性变差甚至失效。
发明内容
本发明提供一种利用外延层增加分立栅极闪存单元源极高度的方法，解决了分立栅极闪存单元在制造过程中源极高度过低的问题。
为了达到上述目的，本发明提供一种利用外延层增加分立栅极闪存单元源极高度的方法，利用该方法制造分立栅极闪存器件的源极部分的过程包含如下步骤：
步骤1、沉积源极多晶硅；
步骤2、对源极多晶硅进行回刻蚀；
步骤3、移除SiN层；
步骤4、对浮栅进行刻蚀；
该方法在步骤2和步骤3之间还包含以下步骤：
步骤2.1、在源极多晶硅上生长外延层，以增加源极的高度。
所述外延层的底部接触源极，两侧部接触间隔氧化层。
外延层的顶部剖面曲线呈弧形。
一种分立栅极闪存器件的源极结构，该源极结构利用外延层增加分立栅极闪存单元源极的高度，该源极结构包含设置在衬底上的源极，以及设置在源极上的外延层，浮栅对称设置在源极两侧，源极与浮栅之间设置绝缘间隔层和间隔氧化层。
外延层的底部接触源极的两侧部接触间隔氧化层。
本发明解决了分立栅极闪存单元在制造过程中源极高度过低的问题。
附图说明
图1是背景技术中分立栅极闪存器件的制程中的源极局部剖视图；
图2是本发明在进行源极回刻蚀之后的源极局部剖视图；
图3是本发明在进行外延层生长之后的源极局部剖视图；
图4是本发明在进行浮栅刻蚀之后的源极局部剖视图。
具体实施方式
以下根据图2～图4，具体说明本发明的较佳实施例。
本发明提供一种利用外延层增加分立栅极闪存单元源极高度的方法，利用该方法制造分立栅极闪存器件的源极部分的过程包含如下步骤：
步骤1、沉积源极多晶硅101；
步骤2、对源极多晶硅101进行回刻蚀，回刻蚀后的源极101如图2所示；
步骤2.1、如图3所示，在源极多晶硅101上生长 外延层107，以增加源极101的高度；
本实施例中，可利用机台EPITAXY 来生长“外延多晶硅”，利用该机台具备选择性生长的能力，在源极多晶硅101上生长外延多晶硅，但是氧化硅上和氮化硅上不生长；
步骤3、移除SiN层106；
步骤4、对浮栅102进行刻蚀，刻蚀后的源极101与外延层107如图4所示。
所述外延层107的底部接触源极101，两侧部接触间隔氧化层105，如图4所示，外延层107的顶部剖面曲线呈弧形。
一种分立栅极闪存器件的源极结构，该源极结构利用外延层增加分立栅极闪存单元源极的高度，该源极结构包含设置在衬底100上的源极101，以及设置在源极101上的外延层107，浮栅102对称设置在源极101两侧，源极101与浮栅102之间设置绝缘间隔层104和间隔氧化层105，外延层107的底部接触源极101，两侧部接触间隔氧化层105。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (5)
1.一种利用外延层增加分立栅极闪存单元源极高度的方法，利用该方法制造分立栅极闪存器件的源极部分的过程包含如下步骤：
步骤1、沉积源极多晶硅（101）；
步骤2、对源极多晶硅（101）进行回刻蚀；
步骤3、移除SiN层（106）；
步骤4、对浮栅（102）进行刻蚀；
其特征在于，该方法在步骤2和步骤3之间还包含以下步骤：
步骤2.1、在源极多晶硅（101）上生长外延层（107），以增加源极（101）的高度。
2.如权利要求1所述的利用外延层增加分立栅极闪存单元源极高度的方法，其特征在于，所述外延层（107）的底部接触源极（101），两侧部接触间隔氧化层（105）。
3.如权利要求2所述的利用外延层增加分立栅极闪存单元源极高度的方法，其特征在于，外延层（107）的顶部剖面曲线呈弧形。
4.一种分立栅极闪存器件的源极结构，该源极结构利用外延层增加分立栅极闪存单元源极的高度，其特征在于，该源极结构包含设置在衬底（100）上的源极（101），以及设置在源极（101）上的外延层（107），浮栅（102）对称设置在源极（101）两侧，源极（101）与浮栅（102）之间设置绝缘间隔层（104）和间隔氧化层（105）。
5.如权利要求4所述的利用外延层增加分立栅极闪存单元源极高度的方法，其特征在于，外延层（107）的底部接触源极（101）的两侧部接触间隔氧化层（105）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100817530A CN103367256A (zh) | 2012-03-26 | 2012-03-26 | 利用外延层增加分立栅极闪存单元源极高度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100817530A CN103367256A (zh) | 2012-03-26 | 2012-03-26 | 利用外延层增加分立栅极闪存单元源极高度的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103367256A true CN103367256A (zh) | 2013-10-23 |
Family
ID=49368319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100817530A Pending CN103367256A (zh) | 2012-03-26 | 2012-03-26 | 利用外延层增加分立栅极闪存单元源极高度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103367256A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104637885A (zh) * | 2015-02-15 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | Flash器件源极多晶硅的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1672265A (zh) * | 2002-06-21 | 2005-09-21 | 微米技术股份有限公司 | 垂直nrom |
| CN2781573Y (zh) * | 2003-12-03 | 2006-05-17 | 台湾积体电路制造股份有限公司 | 集成电路元件 |
| CN102347281A (zh) * | 2011-10-28 | 2012-02-08 | 上海宏力半导体制造有限公司 | 分栅闪存单元及其形成方法 |
-
2012
- 2012-03-26 CN CN2012100817530A patent/CN103367256A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1672265A (zh) * | 2002-06-21 | 2005-09-21 | 微米技术股份有限公司 | 垂直nrom |
| CN2781573Y (zh) * | 2003-12-03 | 2006-05-17 | 台湾积体电路制造股份有限公司 | 集成电路元件 |
| CN102347281A (zh) * | 2011-10-28 | 2012-02-08 | 上海宏力半导体制造有限公司 | 分栅闪存单元及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104637885A (zh) * | 2015-02-15 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | Flash器件源极多晶硅的形成方法 |
| CN104637885B (zh) * | 2015-02-15 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | Flash器件源极多晶硅的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103579126B (zh) | 一种u型结构的半浮栅器件及其制造方法 | |
| CN104425388A (zh) | 一种半浮栅器件的制造方法及器件 | |
| CN205177843U (zh) | 集成电路 | |
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN103579275A (zh) | 一种半浮栅感光器件的制造方法 | |
| CN208548342U (zh) | 半导体器件 | |
| CN101924059A (zh) | 一种场氧化隔离制造方法 | |
| CN105702621A (zh) | 一种形成硅外延层的方法 | |
| CN102184868A (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
| CN103367256A (zh) | 利用外延层增加分立栅极闪存单元源极高度的方法 | |
| CN103700643A (zh) | 一种基于tsv工艺的转接板深槽电容及其制造方法 | |
| CN103594411A (zh) | 绝缘体上锗硅的形成方法 | |
| CN102737972A (zh) | 沟槽式栅极结构及其制作方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN101350328A (zh) | 栅氧化层的制造方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN102956534B (zh) | 减少窄沟道效应的工艺方法 | |
| CN106257646B (zh) | 嵌入pip电容的cmos制作方法 | |
| CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
| CN103579122B (zh) | 快闪存储器元件的制造方法 | |
| CN103515436B (zh) | 超级结功率器件及其制造方法 | |
| CN102446850B (zh) | 在sonos非挥发性存储器工艺中嵌入高压器件的方法 | |
| CN114975101B (zh) | 一种GaN器件及其制备方法 | |
| CN102097358B (zh) | 浅沟隔离槽 | |
| CN108122989A (zh) | 一种提升mos器件栅控能力的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140421 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140421 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131023 |
|
| RJ01 | Rejection of invention patent application after publication |