CN104425388A - 一种半浮栅器件的制造方法及器件 - Google Patents

一种半浮栅器件的制造方法及器件 Download PDF

Info

Publication number
CN104425388A
CN104425388A CN201310401785.9A CN201310401785A CN104425388A CN 104425388 A CN104425388 A CN 104425388A CN 201310401785 A CN201310401785 A CN 201310401785A CN 104425388 A CN104425388 A CN 104425388A
Authority
CN
China
Prior art keywords
layer
insulation film
doping type
polysilicon
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310401785.9A
Other languages
English (en)
Other versions
CN104425388B (zh
Inventor
刘伟
刘磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Dongwei Semiconductor Co.,Ltd.
Original Assignee
Suzhou Dongwei Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Dongwei Semiconductor Co Ltd filed Critical Suzhou Dongwei Semiconductor Co Ltd
Priority to CN201310401785.9A priority Critical patent/CN104425388B/zh
Priority to PCT/CN2014/074531 priority patent/WO2015032195A1/zh
Priority to US14/432,558 priority patent/US9472561B2/en
Publication of CN104425388A publication Critical patent/CN104425388A/zh
Application granted granted Critical
Publication of CN104425388B publication Critical patent/CN104425388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Abstract

本发明揭示了一种半浮栅器件的制造方法及器件，在U形凹槽形成后，保留原先的硬掩膜层，先通过淀积第一层多晶硅并回刻来保护栅介质层，再去掉硬掩膜层，然后淀积第二层多晶硅，在对多晶硅进行刻蚀后，剩余的第二层多晶硅和第一层多晶硅形成器件的浮栅。同时，在源漏接触区形成之后再把控制栅牺牲层去除，淀积金属栅极，使半浮栅器件可以集成金属栅极和高介电常数材料栅介质。本发明通过自对准工艺来制造半浮栅器件，工艺过程简单且稳定，可控性强，降低了生产成本。

Description

一种半浮栅器件的制造方法及器件
技术领域
本发明属于半导体器件制造技术领域，尤其涉及一种半浮栅器件的制造方法，以及由所述方法制造的器件。
背景技术
中国专利201310119651.8中提出了一种U形沟道的半浮栅器件，其沿沟道长度方向的剖面图如图1所示，包括一个具有第一种掺杂类型的半导体衬底200以及在半导体衬底200内形成的具有第二种掺杂类型的源区201和漏区202。在半导体衬底内还形成有器件的U形沟道区401，在漏区202之上且覆盖整个U形沟道区401形成有第一层绝缘薄膜203，在位于U形凹槽的顶部靠近漏区202一侧的侧壁上的第一层绝缘薄膜203中形成有一个浮栅开口区域204。覆盖第一层绝缘薄膜203和浮栅开口区域204形成有一个作为电荷存储节点的具有第一种掺杂类型的浮栅205，浮栅205的顶部靠近源区201的一侧位于U形凹槽内，并且存在一缺口，浮栅205的另一侧超出U形凹槽，并且覆盖了部分漏区202。浮栅205中的掺杂杂质会通过浮栅开口区域204扩散至漏区202中形成具有第一种掺杂类型的扩散区402，从而通过浮栅开口区域204在浮栅205与漏区202之间形成一个p-n结二极管。覆盖源区201、浮栅205和所述的p-n结二极管结构形成有第二层绝缘薄膜206。在第二层绝缘薄膜206之上且覆盖并包围浮栅205形成有器件的控制栅207，在沿器件沟道长度的方向上，控制栅207在所形成的U形凹槽的顶部将源区201与浮栅205隔离。在控制栅207的两侧还形成有器件的栅极侧墙208。在源区201和漏区202内还分别形成有与源区201和漏区202相同掺杂类型的掺杂区209和掺杂区210，掺杂区209和掺杂区210的掺杂浓度明显高于源区201和漏区202的掺杂浓度，用于降低器件的欧姆接触。
在中国专利201310119651.8中还提出了如图1所示的半浮栅器件的制造方法，包括在形成U形凹槽后，先将硬掩膜层301去掉，再在U形凹槽之上形成第一层绝缘薄膜203，然后再在位于U形凹槽的顶部靠近漏区202一侧的侧壁上的第一层绝缘薄膜203中形成浮栅开口区域204，如图2所示。之后再形成浮栅205，如图3所示。只在位于U形凹槽的顶部靠近漏区202一侧的侧壁上的第一层绝缘薄膜203中形成个浮栅开口区域204，该步工艺过程复杂，制造难度大，难以控制。
此外，金属栅极和高介电常数材料栅介质已在集成电路中的大规模使用。由于金属栅极的耐温性能差，所以金属栅极需要在源漏接触区形成后再淀积形成。
发明内容
鉴于上述现有技术存在的缺陷，本发明的目的是提出一种半浮栅器件的制造方法及器件，以简化半浮栅器件的制造工艺，降低半浮栅器件的制造难度。
本发明的目的将通过以下技术方案得以实现：
一种半浮栅器件的制造方法，包括一浮栅开口区域形成方法，所述浮栅开口区域形成方法包括以下步骤：
在所形成的U形凹槽的表面生长第三层绝缘薄膜；
覆盖所形成的结构，淀积具有第一种掺杂类型的第一层多晶硅，所述第一层多晶硅填满所述U形凹槽；
对所形成的第一层多晶硅进行回刻，刻蚀后剩余的第一层多晶硅的顶部位于第二层绝缘薄膜的上表面之下且位于具有第二种掺杂类型的掺杂阱的底部之上；
刻蚀掉所形成的第二层绝缘薄膜和第一层绝缘薄膜以及暴露出的第三层绝缘薄膜；
覆盖所形成的结构，淀积具有第一种掺杂类型的第二层多晶硅，此时第二层多晶硅与所形成的源区和漏区接触；
在第二层多晶硅之上淀积一层光刻胶，通过光刻工艺形成图形后，位于U形凹槽上方的光刻胶在漏区的一侧覆盖了部分漏区，在源区的一侧未覆盖源区且暴露出位于U形凹槽内靠近源区一侧的部分第二层多晶硅；
以光刻胶为掩膜刻蚀具有第一种掺杂类型的多晶硅，在露出半导体衬底后，继续对半导体衬底进行刻蚀，所刻蚀的深度高于所述具有第二种掺杂类型的掺杂阱的底部并不高于所述第三层绝缘薄膜的顶部，此时，刻蚀后剩余的具有第一种掺杂类型的第二层多晶硅和第一层多晶硅共同形成器件的浮栅，且浮栅在靠近源区的一侧形成一个缺口并通过第三层绝缘薄膜与源区隔离，而浮栅在靠近漏区的一侧与未被刻蚀的半导体衬底部分接触，并与漏区形成pn结接触；
在所形成结构的表面形成第四层绝缘薄膜，所述第四层绝缘薄膜与第三层绝缘薄膜的顶部之间自动形成一个开口，即为所述浮栅与漏区之间的浮栅开口区域。
优选的，上述的一种半浮栅器件的制造方法，其中：在所述浮栅开口区域形成方法之前包括以下步骤：
提供一个已形成浅槽隔离结构的具有第一种掺杂类型的半导体衬底；
在所述半导体衬底内形成具有第二种掺杂类型的掺杂阱；
在所述半导体衬底表面生长第一层绝缘薄膜；
在所述第一层绝缘薄膜之上生长第二层绝缘薄膜；
通过光刻工艺定义出器件的沟道区的位置；
以光刻胶为掩膜刻蚀第二层绝缘薄膜和第一层绝缘薄膜，停止在半导体衬底表面，以所述第二层绝缘薄膜和第一层绝缘薄膜为掩膜继续刻蚀半导体衬底，在所述半导体衬底内形成U形凹槽，所形成的U形凹槽的底部低于所述具有第二种掺杂类型的掺杂阱的底部，将具有第二种掺杂类型的掺杂阱分隔开，分别作为器件的源区和漏区，且所述U形凹槽底部的第一种掺杂类型半导体衬底将所述源区和漏区连接，成为器件的沟道区。
优选的，上述的一种半浮栅器件的制造方法，其中：在所述浮栅开口区域形成方法之后还包括以下步骤：
覆盖所述第四层绝缘薄膜，淀积第三层多晶硅；
在所述第三层多晶硅之上淀积第五层绝缘薄膜；
通过光刻工艺和刻蚀工艺刻蚀所形成的第五层绝缘薄膜和第三层多晶硅，刻蚀后剩余的第三层多晶硅形成器件的多晶硅控制栅牺牲材料；
覆盖所形成的结构，淀积形成第六层绝缘薄膜，并对所形成的第六层绝缘薄膜进行回刻以形成栅极侧墙；
在所形成的栅极侧墙的两侧进行源、漏刻蚀与外延工艺，以形成源漏接触区；
覆盖所形成的结构，淀积第一层层间介质材料，进行抛光直至露出多晶硅控制栅牺牲材料；
刻蚀掉暴露出的多晶硅控制栅牺牲材料；
覆盖所述第四层绝缘薄膜，淀积第七层绝缘薄膜和金属控制栅，进行抛光使金属控制栅占据原来的多晶硅控制栅牺牲材料的位置；
淀积第二层层间介质材料，在所形成的第二层层间介质材料和第一层层间介质材料中形成接触孔，并形成源电极、漏电极和栅电极。
优选的，上述的一种半浮栅器件的制造方法，其中：在刻蚀掉多晶硅控制栅牺牲材料后，可以先刻蚀掉第四层绝缘薄膜，再形成第七层绝缘薄膜和金属控制栅。
优选的，上述的一种半浮栅器件的制造方法，其中：在刻蚀掉多晶硅控制栅牺牲材料后，可以不形成第七层绝缘薄膜，直接覆盖第四层绝缘薄膜形成金属控制栅。
优选的，上述的一种半浮栅器件的制造方法，其中：在形成栅极侧墙后，可以不进行刻蚀和外延工艺，而在栅极侧墙的两侧直接通过离子注入的方法在源区和漏区内形成高浓度的掺杂区以形成源漏接触区。
优选的，上述的一种半浮栅器件的制造方法，其中：所述半导体衬底为硅或者绝缘体上硅中的任意一种，所述第一层绝缘薄膜、第二层绝缘薄膜、第五层绝缘薄膜和第六层绝缘薄膜为氧化硅或者氮化硅中的任意一种，所述第三层绝缘薄膜、第四层绝缘薄膜和第七层绝缘薄膜为二氧化硅、氮化硅、氮氧化硅、具有高介电常数的绝缘材料或者为它们之间的叠层中的任意一种。
优选的，上述的一种半浮栅器件的制造方法，其中：所述第一种掺杂类型为n型，所述第二种掺杂类型为p型；或者，所述第一种掺杂类型为p型，所述第二种掺杂类型为n型。
根据上述一种半浮栅器件的制造方法所制造的器件，包括：
一个具有第一种掺杂类型的半导体衬底；
在所述半导体衬底内形成的具有第二种掺杂类型的源区和漏区；
凹陷在所述半导体衬底内且介于所述源区与漏区之间形成的U形凹槽，所述U形凹槽底部的第一种掺杂类型半导体衬底将所述源区和漏区连接，成为器件的沟道区；
还包括：
覆盖所述U形凹槽的表面形成的栅介质层，所述栅介质层的顶部位于所述源区和漏区的底部之上且不高于所述半导体衬底的表面；
在所述U形凹槽内覆盖所述栅介质层形成的一个作为电荷存储节点的具有第一种掺杂类型的浮栅，所述浮栅在靠近所述源区的一侧存在一缺口，所述缺口的底部高于所述源区和漏区的底部并不高于所述栅介质层的顶部，所述浮栅靠近漏区的一侧超出所述栅介质层并延伸至半导体衬底表面之上并与所述漏区接触形成pn结接触；
在所述浮栅的两侧，所述源区和漏区的表面低于所述半导体衬底的上表面并与所述浮栅的缺口的底部相平，使得所述栅介质层将所述源区与所述浮栅隔离；
覆盖所述源区、所述浮栅与所述漏区形成的绝缘介质层；
在所述绝缘介质层之上覆盖并包围所述浮栅形成的金属控制栅；
在所述金属控制栅的两侧形成的栅极侧墙；
在所述栅极侧墙的两侧、所述源区和漏区内形成的源漏接触区；
用于隔离器件形成的层间介质材料以及在所述层间介质材料中形成的接触孔以及源电极、漏电极和栅电极。
优选的，上述的一种半浮栅器件的制造方法所制造的器件，其中：所述第一种掺杂类型为n型，所述第二种掺杂类型为p型；或者，所述第一种掺杂类型为p型，所述第二种掺杂类型为n型。
优选的，上述的一种半浮栅器件的制造方法所制造的器件，其中：所述源漏接触区为在源区和漏区内形成的高浓度的离子掺杂区。
优选的，上述的一种半浮栅器件的制造方法所制造的器件，其中：所述源漏接触区为在源区和漏区内形成的锗化硅或者碳化硅外延材料。
本发明的突出效果为：
本发明的一种半浮栅器件的制造方法及器件，在U形凹槽形成后，保留原先的硬掩膜层，先通过淀积第一层多晶硅并回刻来保护栅介质层，再去掉硬掩膜层，然后淀积第二层多晶硅，在对多晶硅进行刻蚀后，剩余的第二层多晶硅和第一层多晶硅形成器件的浮栅。同时，在源漏接触区形成之后再把控制栅牺牲层去除，淀积金属栅极，使半浮栅器件可以集成金属栅极和高介电常数材料栅介质。本发明通过自对准工艺来制造半浮栅器件，工艺过程简单且稳定，可控性强，降低了生产成本。
以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握。
附图说明
图 1是中国专利201310119651.8中的U形沟道的半浮栅器件的剖面图；
图2至图3是中国专利201310119651.8中的U形沟道的半浮栅器件的浮栅制造的工艺流程图；
图 4 至图18是本发明的半浮栅器件的制造方法制造半浮栅器件的一个实施例的工艺流程图；
图19是本发明的半浮栅器件的制造方法制造的双存储单元的半浮栅器件的一个实施例的剖面图；
图20是本发明的半浮栅器件的制造方法制造的由多个半浮栅器件组成的存储单元阵列的电路示意图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明的实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。 
首先，如图4所示，在提供的已经形成浅沟槽隔离结构（该结构为业界所熟知的结构，图中未示出）的具有第一种掺杂类型的半导体衬底300内形成具有第二种掺杂类型的掺杂阱301。半导体衬底300可以为硅或者为绝缘体上硅。第一种掺杂类型为n型，第二种掺杂类型为p型，或者，第一种掺杂类型为p型，第二种掺杂类型为n型。
接下来，在半导体衬底300的表面生长第一层绝缘薄膜302，并在第一层绝缘薄膜302之上继续生长第二层绝缘薄膜303，然后通过光刻工艺定义出器件沟道区的位置，并以光刻胶为掩膜刻蚀第二层绝缘薄膜303和第一层绝缘薄膜302，停止在半导体衬底300的表面，去除光刻胶后如图5所示。第一层绝缘薄膜302为氧化硅，第二层绝缘薄膜303为氮化硅。氧化硅薄膜302用于改善氮化硅薄膜303与半导体衬底300之间的应力。
接下来，以氮化硅薄膜303和氧化硅薄膜302为掩膜继续刻蚀半导体衬底300，在半导体衬底300内形成U形凹槽，所形成的U形凹槽的底部低于具有第二种掺杂类型的掺杂阱301的底部，将具有第二种掺杂类型的掺杂阱301分隔开，分别作为器件的源区304和漏区305，且U形凹槽底部的第一种掺杂类型半导体衬底将源区304和漏区305连接，成为器件的沟道区，如图6所示。
接下来，在所形成的U形凹槽的表面生长第三层绝缘薄膜306，第三层绝缘薄膜306可以为二氧化硅、氮化硅、氮氧化硅、具有高介电常数的绝缘材料或者为它们之间的叠层。接着，覆盖所形成的结构淀积具有第一种掺杂类型的第一层多晶硅307，所淀积的第一层多晶硅307应填满所形成的U形凹槽，然后，对所形成的第一层多晶硅307进行回刻，刻蚀后剩余的第一层多晶硅307的顶部应位于第二层绝缘薄膜303的上表面之下且位于具有第二种掺杂类型的掺杂阱301的底部（即源区304和漏区305的底部）之上，如图7所示，其中，图7a为刻蚀后的第一层多晶硅307的顶部位于第二层绝缘薄膜303的下表面之下且位于具有第二种掺杂类型的掺杂阱301的底部之上的一个实施例，图7b为刻蚀后的第一层多晶硅307的顶部位于第二层绝缘薄膜303的上表面之下且位于第二层绝缘薄膜303的下表面之上的一个实施例。
接下来，刻蚀掉第二层绝缘薄膜303、第一层绝缘薄膜302以及暴露出的第三层绝缘薄膜306，如图8所示，其中，图8a对应图7a后形成的结构，图8b对应图7b后形成的结构。在图7b中，由于第三层绝缘薄膜306被第一层多晶硅307覆盖，所以在此步工艺中不需要刻蚀第三层绝缘薄膜306。
接下来，在所形成结构的表面继续淀积具有第一种掺杂类型的第二层多晶硅，具有第一种掺杂类型的第二层多晶硅与第一层多晶硅307共同构成具有第一种掺杂类型的多晶硅层308，多晶硅层308与源区304和漏区305相接触，如图9所示。图9a中，多晶硅层308在U形凹槽的顶部以及半导体衬底300的表面与源区304和漏区305同时接触，图9b中，多晶硅层308只在半导体衬底300的表面与源区304和漏区305同时接触。
接下来，以图9a所示的结构为例，继续说明本发明的半浮栅器件的制造方法。
在多晶硅层308之上淀积一层光刻胶401，然后通过光刻工艺形成图形，如图10所示。剩余的光刻胶位于U形凹槽上方，且在漏区305的一侧覆盖了部分漏区，而在源区304的一侧未覆盖源区304且将位于U形凹槽内靠近源区304一侧的部分多晶硅层308暴露出来。
接下来，以光刻胶401为掩膜刻蚀多晶硅层308，在露出半导体衬底300后，继续对半导体衬底300进行刻蚀，对半导体衬底300刻蚀的深度应高于源区304和漏区305的底部并不高于第三层绝缘薄膜306的顶部，在本实施例中对半导体衬底300刻蚀的深度与第三层绝缘薄膜306的高度相平。此时，刻蚀后剩余的具有第一种掺杂类型的多晶硅层308共同形成器件的浮栅308。由于光刻胶未覆盖源区304且将位于U形凹槽内靠近源区304一侧的部分多晶硅层308暴露出来，因此在对多晶硅层308和半导体衬底300进行刻蚀时会使得浮栅308在靠近源区304的一侧形成一个缺口，并通过第三层绝缘薄膜306与源区304隔离。而且，由于光刻胶在靠近漏区305的一层覆盖了部分漏区305，使得在对多晶硅层308和半导体衬底300进行刻蚀时后，浮栅308在靠近漏区305的一侧会与未被刻蚀的半导体衬底300部分接触，并与漏区305形成pn结接触，如图11所示。
剥除光刻胶401后，在所形成结构的表面形成第四层绝缘薄膜309，接着覆盖所形成的第四层绝缘薄膜309形成第三层多晶硅310，并在第三层多晶硅310之上淀积第五层绝缘薄膜311，然后通过光刻工艺和刻蚀工艺刻蚀所形成的第五层绝缘薄膜311和第三层多晶硅310，刻蚀后剩余的第三层多晶硅310形成器件的多晶硅控制栅牺牲材料，如图12所示。由于在浮栅308的形成过程中，浮栅308与半导体衬底300部分接触，并与漏区305形成pn结接触，即浮栅308覆盖并保护了部分漏区305，因此在形成第四层绝缘薄膜309后会在第四层绝缘薄膜309与第三层绝缘薄膜306之间（即浮栅308覆盖漏区305的部分）自动形成一个开口，该开口即为浮栅308与漏区305之间的浮栅开口区域。第四层绝缘薄膜309为二氧化硅、氮化硅、氮氧化硅、具有高介电常数的绝缘材料或者为它们之间的叠层，第五层绝缘薄膜311为氧化硅或者氮化硅。
接下来，覆盖所形成的结构淀积形成第六层绝缘薄膜312，并对所形成的第六层绝缘薄膜312进行回刻以形成栅极侧墙，然后刻蚀掉暴露出的第四层绝缘薄膜309以露出源区304和漏区305，如图13所示。第六层绝缘薄膜312为氧化硅或者为氮化硅。
接下来，在所形成的栅极侧墙的两侧，刻蚀掉暴露出的部分源区304和漏区305，并在刻蚀后的源区304和漏区305部分外延锗化硅或者碳化硅材料以形成源区接触区313和漏区接触区314，如图14a所示。可选的，在栅极侧墙的两侧，可以不经过刻蚀工艺和外延工艺，而直接通过离子注入的方法在源区304和漏区305内形成高浓度的离子掺杂区以形成源区接触区313和漏区接触区314，如图14b所示。
覆盖如图14b所示所形成的结构，淀积第一层层间介质材料315，并通过化学机械抛光技术对所形成的第一层层间介质材料315进行抛光直至露出多晶硅控制栅牺牲材料310，如图15所示。然后刻蚀掉暴露出的多晶硅控制栅牺牲材料310和第四层绝缘薄膜309，如图16所示。然后在浮栅308之上形成第七层绝缘薄膜316和金属控制栅317，之后进行抛光使金属控制栅317占据原来的多晶硅控制栅牺牲材料310的位置，如图17所示。可选的，可以不刻蚀掉第四层绝缘薄膜309，而在刻蚀掉多晶硅控制栅牺牲材料310后直接形成第七层绝缘薄膜316和金属控制栅317，或者，不刻蚀掉第四层绝缘薄膜309，直接覆盖第四层绝缘薄膜309形成金属控制栅317。第七层绝缘薄膜316可以为二氧化硅、氮化硅、氮氧化硅、具有高介电常数的绝缘材料或者为它们之间的叠层。
最后，如图18所示，淀积第二层层间介质材料318，然后在所形成的第二层层间介质材料318和第一层层间介质材料中315中形成接触孔并形成源电极319、漏电极320和栅电极（图中未示出），该工艺为业界所熟知的工艺。
本发明的一个半浮栅器件的实施例，如图18所示，包括：一个具有第一种掺杂类型的半导体衬底300，在半导体衬底300内形成的具有第二种掺杂类型的源区304和漏区305。凹陷在半导体衬底300内且介于源区304与漏区305之间形成的U形凹槽，U形凹槽底部的第一种掺杂类型半导体衬底将源区304和漏区305连结，成为器件的沟道区。覆盖U形凹槽的表面形成的栅介质层306，栅介质层306的顶部应位于源区304和漏区305的底部之上且不高于半导体衬底300的表面。
在U形凹槽内覆盖栅介质层306形成的一个作为电荷存储节点的具有第一种掺杂类型的浮栅308，浮栅308在靠近源区304的一侧存在一缺口，该缺口的底部应高于源区304和漏区305的底部并不高于栅介质层306的顶部，浮栅308靠近漏区305的一侧超出栅介质层306并延伸至半导体衬底300的表面之上并与漏区305接触形成pn结接触。
在浮栅308的两侧，源区304和漏区305的表面低于半导体衬底300的表面并与浮栅308的缺口的底部相平，使得栅介质层306将源区304与浮栅308隔离。覆盖源区304、浮栅308与漏区305形成的绝缘介质层316，在绝缘介质层316之上覆盖并包围浮栅308形成的金属控制栅317。在栅介质层306与绝缘介质层316存在一个浮栅开口区域，通过该浮栅开口区域，浮栅308与漏区305相连。在图18中，浮栅开口区域位于U形凹槽的顶部以及在漏区305内靠近U形凹槽一侧半导体衬底300的表面。可选的，栅介质层306的高度可以与半导体衬底300表面相平，使得浮栅开口区域仅位于在漏区305内靠近U形凹槽一侧的半导体衬底300的表面。
在金属控制栅317的两侧形成的栅极侧墙312。在栅极侧墙312的两侧、源区304和漏区305内形成的源区接触313和漏区接触314。用于隔离器件形成的层间介质材料（绝缘介质层材料315和绝缘介质材料318）以及在层间介质材料中形成的接触孔以及源电极319、漏电极320和栅电极（图中未示出）。
图19为本发明的半浮栅器件的制造方法制造的双存储单元的半浮栅器件结构的一个实施例，它是由两个如图18所示的半浮栅器件构成，其中该两个半浮栅器件成对称的结构，该两个半浮栅器件共用了漏区305、漏区接触314和漏区电极320，双存储单元的半浮栅器件结构可以存储两位的数据。
图20为本发明的半浮栅器件的制造方法制造的，由多个如图18所示的半浮栅器件组成的存储单元阵列的电路示意图。如图20所示，在多条源线SL 603a-603b中，其中任意一条与多个半浮栅器件的源极相连。在多条字线WL 601a-601d中，其中任意一条与多个半浮栅器件中的控制栅相连接。在多条位线BL 602a-602d中，其中任意一条与多个半浮栅器件的漏极相连。多条位线BL 602a-602d中的任何一条可与多条字线WL 601a-601d中的任何一条的组合可以选中一个独立的半浮栅器件。字线WL 601a-601d可以由字线地址解码器901选中，位线BL 602a-602d可以由一个位线选择控制模块902选中，位线选择控制模块902一般包括一个地址解码器、一个多路选择器和一组感应放大器。同时，源线SL 603a和603b可以公共源线或一个源线选择控制模块连接。
本发明尚有多种实施方式，凡采用等同变换或者等效变换而形成的所有技术方案，均落在本发明的保护范围之内。

Claims (12)

1.一种半浮栅器件的制造方法，包括一浮栅开口区域形成方法，其特征在于：所述浮栅开口区域形成方法包括以下步骤：
在所形成的U形凹槽的表面生长第三层绝缘薄膜；
覆盖所形成的结构，淀积具有第一种掺杂类型的第一层多晶硅，所述第一层多晶硅填满所述U形凹槽；
对所形成的第一层多晶硅进行回刻，刻蚀后剩余的第一层多晶硅的顶部位于第二层绝缘薄膜的上表面之下且位于具有第二种掺杂类型的掺杂阱的底部之上；
刻蚀掉所形成的第二层绝缘薄膜和第一层绝缘薄膜以及暴露出的第三层绝缘薄膜；
覆盖所形成的结构，淀积具有第一种掺杂类型的第二层多晶硅，此时第二层多晶硅与所形成的源区和漏区接触；
在第二层多晶硅之上淀积一层光刻胶，通过光刻工艺形成图形后，位于U形凹槽上方的光刻胶在漏区的一侧覆盖了部分漏区，在源区的一侧未覆盖源区且暴露出位于U形凹槽内靠近源区一侧的部分第二层多晶硅；
以光刻胶为掩膜刻蚀具有第一种掺杂类型的多晶硅，在露出半导体衬底后，继续对半导体衬底进行刻蚀，所刻蚀的深度高于所述具有第二种掺杂类型的掺杂阱的底部并不高于所述第三层绝缘薄膜的顶部，此时，刻蚀后剩余的具有第一种掺杂类型的第二层多晶硅和第一层多晶硅共同形成器件的浮栅，且浮栅在靠近源区的一侧形成一个缺口并通过第三层绝缘薄膜与源区隔离，而浮栅在靠近漏区的一侧与未被刻蚀的半导体衬底部分接触，并与漏区形成pn结接触；
在所形成结构的表面形成第四层绝缘薄膜，所述第四层绝缘薄膜与第三层绝缘薄膜的顶部之间自动形成一个开口，即为所述浮栅与漏区之间的浮栅开口区域。
2.根据权利要求1所述的一种半浮栅器件的制造方法，其特征在于：在所述浮栅开口区域形成方法之前包括以下步骤：
提供一个已形成浅槽隔离结构的具有第一种掺杂类型的半导体衬底；
在所述半导体衬底内形成具有第二种掺杂类型的掺杂阱；
在所述半导体衬底表面生长第一层绝缘薄膜；
在所述第一层绝缘薄膜之上生长第二层绝缘薄膜；
通过光刻工艺定义出器件的沟道区的位置；
以光刻胶为掩膜刻蚀第二层绝缘薄膜和第一层绝缘薄膜，停止在半导体衬底表面，以所述第二层绝缘薄膜和第一层绝缘薄膜为掩膜继续刻蚀半导体衬底，在所述半导体衬底内形成U形凹槽，所形成的U形凹槽的底部低于所述具有第二种掺杂类型的掺杂阱的底部，将具有第二种掺杂类型的掺杂阱分隔开，分别作为器件的源区和漏区，且所述U形凹槽底部的第一种掺杂类型半导体衬底将所述源区和漏区连接，成为器件的沟道区。
3.根据权利要求1所述的一种半浮栅器件的制造方法，其特征在于：在所述浮栅开口区域形成方法之后还包括以下步骤：
覆盖所述第四层绝缘薄膜，淀积第三层多晶硅；
在所述第三层多晶硅之上淀积第五层绝缘薄膜；
通过光刻工艺和刻蚀工艺刻蚀所形成的第五层绝缘薄膜和第三层多晶硅，刻蚀后剩余的第三层多晶硅形成器件的多晶硅控制栅牺牲材料；
覆盖所形成的结构，淀积形成第六层绝缘薄膜，并对所形成的第六层绝缘薄膜进行回刻以形成栅极侧墙；
在所形成的栅极侧墙的两侧进行源、漏刻蚀与外延工艺，以形成源漏接触区；
覆盖所形成的结构，淀积第一层层间介质材料，进行抛光直至露出多晶硅控制栅牺牲材料；
刻蚀掉暴露出的多晶硅控制栅牺牲材料；
覆盖所述第四层绝缘薄膜，淀积第七层绝缘薄膜和金属控制栅，进行抛光使金属控制栅占据原来的多晶硅控制栅牺牲材料的位置；
淀积第二层层间介质材料，在所形成的第二层层间介质材料和第一层层间介质材料中形成接触孔，并形成源电极、漏电极和栅电极。
4.根据权利要求3所述的一种半浮栅器件的制造方法，其特征在于：在刻蚀掉多晶硅控制栅牺牲材料后，先刻蚀掉第四层绝缘薄膜，再形成第七层绝缘薄膜和金属控制栅。
5.根据权利要求3所述的一种半浮栅器件的制造方法，其特征在于：在刻蚀掉多晶硅控制栅牺牲材料后，不形成第七层绝缘薄膜，直接覆盖第四层绝缘薄膜形成金属控制栅。
6.根据权利要求3所述的一种半浮栅器件的制造方法，其特征在于：在形成栅极侧墙后，在栅极侧墙的两侧直接通过离子注入的方法在源区和漏区内形成高浓度的掺杂区以形成源漏接触区。
7.根据权利要求1~6所述的任意一种半浮栅器件的制造方法，其特征在于：所述半导体衬底为硅或者绝缘体上硅中的任意一种，所述第一层绝缘薄膜、第二层绝缘薄膜、第五层绝缘薄膜和第六层绝缘薄膜为氧化硅或者氮化硅中的任意一种，所述第三层绝缘薄膜、第四层绝缘薄膜和第七层绝缘薄膜为二氧化硅、氮化硅、氮氧化硅、具有高介电常数的绝缘材料或者为它们之间的叠层中的任意一种。
8.根据权利要求1所述的一种半浮栅器件的制造方法，其特征在于：所述第一种掺杂类型为n型，所述第二种掺杂类型为p型；或者，所述第一种掺杂类型为p型，所述第二种掺杂类型为n型。
9.根据权利要求1所述的一种半浮栅器件的制造方法所制造的器件，包括：
一个具有第一种掺杂类型的半导体衬底；
在所述半导体衬底内形成的具有第二种掺杂类型的源区和漏区；
凹陷在所述半导体衬底内且介于所述源区与漏区之间形成的U形凹槽，所述U形凹槽底部的第一种掺杂类型半导体衬底将所述源区和漏区连接，成为器件的沟道区；
其特征在于，还包括：
覆盖所述U形凹槽的表面形成的栅介质层，所述栅介质层的顶部位于所述源区和漏区的底部之上且不高于所述半导体衬底的表面；
在所述U形凹槽内覆盖所述栅介质层形成的一个作为电荷存储节点的具有第一种掺杂类型的浮栅，所述浮栅在靠近所述源区的一侧存在一缺口，所述缺口的底部高于所述源区和漏区的底部并不高于所述栅介质层的顶部，所述浮栅靠近漏区的一侧超出所述栅介质层并延伸至半导体衬底表面之上并与所述漏区接触形成pn结接触；
在所述浮栅的两侧，所述源区和漏区的表面低于所述半导体衬底的上表面并与所述浮栅的缺口的底部相平，使得所述栅介质层将所述源区与所述浮栅隔离；
覆盖所述源区、所述浮栅与所述漏区形成的绝缘介质层；
在所述绝缘介质层之上覆盖并包围所述浮栅形成的金属控制栅；
在所述金属控制栅的两侧形成的栅极侧墙；
在所述栅极侧墙的两侧、所述源区和漏区内形成的源漏接触区；
用于隔离器件形成的层间介质材料以及在所述层间介质材料中形成的接触孔以及源电极、漏电极和栅电极。
10.根据权利要求9所述的一种半浮栅器件的制造方法所制造的器件，其特征在于：所述第一种掺杂类型为n型，所述第二种掺杂类型为p型；或者，所述第一种掺杂类型为p型，所述第二种掺杂类型为n型。
11.根据权利要求9所述的一种半浮栅器件的制造方法所制造的器件，其特征在于：所述源漏接触区为在源区和漏区内形成的高浓度的离子掺杂区。
12.根据权利要求9所述的一种半浮栅器件的制造方法所制造的器件，其特征在于：所述源漏接触区为在源区和漏区内形成的锗化硅或者碳化硅外延材料。
CN201310401785.9A 2013-09-06 2013-09-06 一种半浮栅器件的制造方法及器件 Active CN104425388B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310401785.9A CN104425388B (zh) 2013-09-06 2013-09-06 一种半浮栅器件的制造方法及器件
PCT/CN2014/074531 WO2015032195A1 (zh) 2013-09-06 2014-04-01 一种半浮栅器件的制造方法
US14/432,558 US9472561B2 (en) 2013-09-06 2014-04-01 Manufacturing method for semi-floating gate device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310401785.9A CN104425388B (zh) 2013-09-06 2013-09-06 一种半浮栅器件的制造方法及器件

Publications (2)

Publication Number Publication Date
CN104425388A true CN104425388A (zh) 2015-03-18
CN104425388B CN104425388B (zh) 2017-04-05

Family

ID=52627758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310401785.9A Active CN104425388B (zh) 2013-09-06 2013-09-06 一种半浮栅器件的制造方法及器件

Country Status (3)

Country Link
US (1) US9472561B2 (zh)
CN (1) CN104425388B (zh)
WO (1) WO2015032195A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118779A (zh) * 2015-07-22 2015-12-02 上海华力微电子有限公司 一种y型结构的半浮栅器件的制造方法
CN105990428A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107658298A (zh) * 2016-07-25 2018-02-02 闪矽公司 凹入式通道半导体非易失性存储装置及其制造方法
CN108109966A (zh) * 2018-01-30 2018-06-01 德淮半导体有限公司 静态随机存取存储器及其制造方法
CN109698242A (zh) * 2018-12-17 2019-04-30 复旦大学 一种具有高隧穿效率的半浮栅晶体管及其制备方法
CN109742159A (zh) * 2018-12-17 2019-05-10 复旦大学 一种低隧穿漏电半浮栅晶体管及其制备方法
CN111540741A (zh) * 2020-05-13 2020-08-14 复旦大学 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法
CN111564443A (zh) * 2020-05-13 2020-08-21 复旦大学 一种高集成密度半浮栅存储器及其制备方法
CN117596878A (zh) * 2024-01-15 2024-02-23 上海朔集半导体科技有限公司 一种u型的浮栅型分栅嵌入式非挥发存储器及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425522B (zh) * 2013-09-10 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9773681B2 (en) * 2015-06-05 2017-09-26 Vanguard International Semiconductor Corporation Semiconductor device with a trench and method for manufacturing the same
KR101958769B1 (ko) * 2017-11-16 2019-03-15 가천대학교 산학협력단 시냅스 모방 반도체 소자 및 이를 이용한 신경망 어레이
US10256310B1 (en) * 2017-12-04 2019-04-09 Vanguard International Semiconductor Corporation Split-gate flash memory cell having a floating gate situated in a concave trench in a semiconductor substrate
CN109742074A (zh) * 2018-12-17 2019-05-10 复旦大学 一种高驱动电流半浮栅晶体管及其制备方法
CN110416287B (zh) * 2019-07-10 2020-10-30 复旦大学 一种外延tfet沟道的半浮栅晶体管及其制备方法
CN110600380B (zh) * 2019-08-29 2023-03-10 长江存储科技有限责任公司 一种半浮栅晶体管的制备方法
CN112908851B (zh) * 2019-12-03 2022-04-15 苏州东微半导体股份有限公司 半导体功率器件的制造方法
CN111490045B (zh) * 2020-04-27 2022-10-11 复旦大学 一种基于二维材料的半浮栅存储器及其制备方法
CN111540740B (zh) * 2020-05-13 2022-06-21 复旦大学 基于pn结和肖特基二极管的半浮栅存储器及其制备方法
CN112242398B (zh) * 2020-11-12 2023-10-13 上海华虹宏力半导体制造有限公司 存储器的制造方法
CN112838089B (zh) * 2021-03-25 2022-10-21 复旦大学 半浮栅存储器及其制造方法
CN112909000B (zh) * 2021-03-25 2022-10-21 复旦大学 半浮栅存储器及其制造工艺
CN113161360B (zh) * 2021-04-25 2022-11-01 复旦大学 一种半浮栅存储器的制造工艺及半浮栅存储器
CN113394103A (zh) * 2021-05-25 2021-09-14 上海华力集成电路制造有限公司 一种三柵结构半浮柵晶体管的制作方法
WO2023025311A1 (zh) * 2021-08-27 2023-03-02 西安紫光国芯半导体有限公司 一种sfgt存储阵列、存储芯片和读取数据的方法
CN113823566B (zh) * 2021-09-23 2023-12-01 武汉新芯集成电路制造有限公司 存储器件的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020102774A1 (en) * 1999-02-23 2002-08-01 Dah-Bin Kao Method and apparatus for split gate source side injection flash memory cell and array with dedicated erase gates
CN101494222A (zh) * 2008-01-23 2009-07-29 王鹏飞 半导体存储器器件、半导体存储器阵列及写入方法
CN102169882A (zh) * 2010-02-26 2011-08-31 苏州东微半导体有限公司 一种半导体存储器器件及其制造方法
CN102376711A (zh) * 2010-08-16 2012-03-14 苏州东微半导体有限公司 半导体存储器器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492231B2 (en) * 2000-06-09 2002-12-10 Winbond Electronics Corporation Method of making triple self-aligned split-gate non-volatile memory device
US7400013B1 (en) * 2004-12-03 2008-07-15 Spansion Llc High-voltage transistor having a U-shaped gate and method for forming same
US7468299B2 (en) * 2005-08-04 2008-12-23 Macronix International Co., Ltd. Non-volatile memory cells and methods of manufacturing the same
US7655973B2 (en) * 2005-10-31 2010-02-02 Micron Technology, Inc. Recessed channel negative differential resistance-based memory cell
US8193580B2 (en) * 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
WO2011075955A1 (zh) * 2009-12-24 2011-06-30 复旦大学 一种微电子器件结构及其制造方法
CN102184955B (zh) * 2011-04-07 2012-12-19 清华大学 互补隧道穿透场效应晶体管及其形成方法
CN102437060B (zh) * 2011-12-12 2014-06-11 复旦大学 一种u型沟道的隧穿场效应晶体管的制造方法
US20130224919A1 (en) * 2012-02-28 2013-08-29 Yongping Ding Method for making gate-oxide with step-graded thickness in trenched dmos device for reduced gate-to-drain capacitance
US8753935B1 (en) * 2012-12-21 2014-06-17 Alpha And Omega Semiconductor Incorporated High frequency switching MOSFETs with low output capacitance using a depletable P-shield
WO2014108065A1 (zh) 2013-01-09 2014-07-17 苏州东微半导体有限公司 一种平面沟道的半导体器件及其制造方法
CN103915439A (zh) 2013-01-09 2014-07-09 苏州东微半导体有限公司 一种半导体器件及其制造方法
CN104103678A (zh) 2013-04-02 2014-10-15 苏州东微半导体有限公司 一种u形沟道的半导体器件及其制造方法
CN104103640B (zh) 2013-04-09 2017-02-01 苏州东微半导体有限公司 一种u形沟道的半导体器件及其制造方法
US8907410B2 (en) * 2013-04-25 2014-12-09 International Business Machines Corporation TSV structure with a built-in U-shaped FET transistor for improved characterization
CN103579126B (zh) 2013-11-06 2016-05-11 复旦大学 一种u型结构的半浮栅器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020102774A1 (en) * 1999-02-23 2002-08-01 Dah-Bin Kao Method and apparatus for split gate source side injection flash memory cell and array with dedicated erase gates
CN101494222A (zh) * 2008-01-23 2009-07-29 王鹏飞 半导体存储器器件、半导体存储器阵列及写入方法
CN102169882A (zh) * 2010-02-26 2011-08-31 苏州东微半导体有限公司 一种半导体存储器器件及其制造方法
CN102376711A (zh) * 2010-08-16 2012-03-14 苏州东微半导体有限公司 半导体存储器器件及其制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990428A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN105118779A (zh) * 2015-07-22 2015-12-02 上海华力微电子有限公司 一种y型结构的半浮栅器件的制造方法
CN105118779B (zh) * 2015-07-22 2018-05-11 上海华力集成电路制造有限公司 一种y型结构的半浮栅器件的制造方法
CN107658298A (zh) * 2016-07-25 2018-02-02 闪矽公司 凹入式通道半导体非易失性存储装置及其制造方法
CN108109966A (zh) * 2018-01-30 2018-06-01 德淮半导体有限公司 静态随机存取存储器及其制造方法
CN109698242A (zh) * 2018-12-17 2019-04-30 复旦大学 一种具有高隧穿效率的半浮栅晶体管及其制备方法
CN109742159A (zh) * 2018-12-17 2019-05-10 复旦大学 一种低隧穿漏电半浮栅晶体管及其制备方法
CN111540741A (zh) * 2020-05-13 2020-08-14 复旦大学 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法
CN111564443A (zh) * 2020-05-13 2020-08-21 复旦大学 一种高集成密度半浮栅存储器及其制备方法
CN111540741B (zh) * 2020-05-13 2022-10-11 复旦大学 基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法
CN117596878A (zh) * 2024-01-15 2024-02-23 上海朔集半导体科技有限公司 一种u型的浮栅型分栅嵌入式非挥发存储器及其制造方法
CN117596878B (zh) * 2024-01-15 2024-04-09 上海朔集半导体科技有限公司 一种u型的浮栅型分栅嵌入式非挥发存储器及其制造方法

Also Published As

Publication number Publication date
US9472561B2 (en) 2016-10-18
US20150303207A1 (en) 2015-10-22
CN104425388B (zh) 2017-04-05
WO2015032195A1 (zh) 2015-03-12

Similar Documents

Publication Publication Date Title
CN104425388A (zh) 一种半浮栅器件的制造方法及器件
CN103579126B (zh) 一种u型结构的半浮栅器件及其制造方法
US9659946B2 (en) Self-aligned source for split-gate non-volatile memory cell
US20210375925A1 (en) Apparatuses including memory cells and related methods
US20120094449A1 (en) Vertical transistors
US9941390B2 (en) Method of fabricating a vertical MOS transistor
US20020086510A1 (en) Technique to produce isolated junctions by forming an insulation layer
KR20100043493A (ko) 반도체 소자 및 그 제조 방법
CN104465381B (zh) 一种平面沟道的半浮栅器件的制造方法
CN208548342U (zh) 半导体器件
TW201624700A (zh) 半導體元件及其製造方法
CN104637945A (zh) 半浮栅存储器及其制造方法和半浮栅存储器阵列
JP2000188345A (ja) 浅溝絶縁による半導体不揮発性メモリ装置の製作過程
CN203910798U (zh) 一种u形沟道的半浮栅存储器
KR20070041782A (ko) 부동 게이트 메모리 셀
CN102637647B (zh) 闪存的存储单元的形成方法
KR101092010B1 (ko) 플로팅 게이트 메모리 셀에 있어서 저 Ｖｓｓ 저항 및감소된 ＤＩＢＬ을 위한 구조 및 방법
US20090230472A1 (en) Semiconductor Device Having a Floating Body Transistor and Method for Manufacturing the Same
WO2022068301A1 (zh) 一种半导体结构及其制造方法
KR102400382B1 (ko) 반도체 dram 셀 구조 및 그 제조 방법
CN103839892B (zh) 一种半导体结构及其制造方法
US20120252177A1 (en) Patterning a gate stack of a non-volatile memory (nvm) with formation of a gate edge diode
JP2005277183A (ja) 不揮発性半導体記憶装置及びその製造方法
KR100701680B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR20100044557A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 215123 C2-201, 218 Xinghu Street, Suzhou Industrial Park, Suzhou City, Jiangsu Province

Patentee after: Suzhou Dongwei Semiconductor Co.,Ltd.

Address before: 215123 C2-201, 218 Xinghu Street, Suzhou Industrial Park, Suzhou City, Jiangsu Province

Patentee before: SU ZHOU ORIENTAL SEMICONDUCTOR Co.,Ltd.

CP01 Change in the name or title of a patent holder