CN117596878A - 一种u型的浮栅型分栅嵌入式非挥发存储器及其制造方法 - Google Patents
一种u型的浮栅型分栅嵌入式非挥发存储器及其制造方法 Download PDFInfo
- Publication number
- CN117596878A CN117596878A CN202410051373.5A CN202410051373A CN117596878A CN 117596878 A CN117596878 A CN 117596878A CN 202410051373 A CN202410051373 A CN 202410051373A CN 117596878 A CN117596878 A CN 117596878A
- Authority
- CN
- China
- Prior art keywords
- gate
- floating gate
- shaped floating
- word line
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007667 floating Methods 0.000 title claims abstract description 95
- 230000015654 memory Effects 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 230000005641 tunneling Effects 0.000 claims abstract description 10
- 230000005684 electric field Effects 0.000 claims abstract description 9
- 238000002347 injection Methods 0.000 claims abstract description 8
- 239000007924 injection Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 118
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 230000008878 coupling Effects 0.000 claims description 29
- 238000010168 coupling process Methods 0.000 claims description 29
- 238000005859 coupling reaction Methods 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明公开一种U型的浮栅型分栅嵌入式非挥发存储器及其制造方法。该器件在U型浮栅近漏侧利用热载流子注入对U型浮栅进行编程操作，在U型浮栅近源侧利用U型浮栅与n型阱之间大电场产生的FN隧穿进行擦除操作。该结构消除了单独的擦除栅，极大地简化了浮栅型分栅闪存单元结构，有效提高了闪存技术集成度，满足大容量闪存的需求。
Description
技术领域
本发明属于半导体存储器技术领域，具体为一种U型的浮栅型分栅嵌入式非挥发存储器及其制造方法。
背景技术
近年来，在存储器件中，嵌入式闪存(Embedded Flash Memory)发展极为迅速，被广泛应用于金融IC卡、汽车电子、工业电子设备、医疗电子设备等各个领域。浮栅型分栅闪存作为一种典型的快闪存储器，如 SST ESF3，其采用独立的栅结构，利用源端沟道电子注入(Source side injection)进行编程，利用浮栅与擦除栅两层多晶硅之间大电场产生的多晶硅-多晶硅FN隧穿（poly-to-poly Fowler-Nordheim tunneling）进行擦除操作。独立栅结构的采用使其不存在过擦除操作的问题，简化了产品设计。
随着闪存技术高集成度的发展趋势及对大容量闪存的要求，不管是利用现有成熟技术节点还是新的高节点技术进行生产，闪存单元都需要进一步微缩。然而传统的浮栅型分栅闪存结构在尺寸微缩下面临着复杂的工艺问题，如复杂的浮栅形状形成，同时在存储器单元尺寸微缩的过程中，我们仍需兼顾其性能。
发明内容
本发明的目的是提出一种U型的浮栅型分栅嵌入式非挥发存储器及其制造方法，便于存储单元的进一步微缩，提高闪存技术集成度。
为了实现上述目的，本发明提供了一种U型的浮栅型分栅嵌入式非挥发存储器，包括：
p型阱，形成在硅衬底中；
U型槽，形成在所述p型阱中；
n型阱，形成在所述U型槽一侧的所述p型阱的上部；
栅氧介质层，覆盖所述U型槽的底部和侧壁，并延伸覆盖所述U型槽两侧的部分所述n型阱和所述p型阱的上表面；
U型浮栅，覆盖所述栅氧介质层，并无缝隙的填充所述U型槽；
层间栅介质层，形成在所述U型浮栅上；
耦合栅，形成在所述层间栅介质层上；
字线栅介质层，形成在所述U型槽另一侧的所述p型阱的上表面；
字线栅，形成在所述字线栅介质层上，且所述字线栅的上表面与所述耦合栅的上表面齐平，所述字线栅作为存储单元的字线；
所述U型浮栅与所述字线栅之间形成有第二侧墙，所述第二侧墙实现两者的隔离和沟道的阈值电压调整；
源电极和漏电极，分别形成在所述U型浮栅和所述字线栅两侧的所述硅衬底中，分别作为存储单元的源极线和位线；
其中，在U型浮栅近漏侧利用热载流子注入对所述U型浮栅进行编程操作，在U型浮栅近源侧利用所述U型浮栅与所述n型阱之间大电场产生的FN隧穿进行擦除操作。
可选方案中，利用所述U型槽深度和宽度同步调整FN隧穿电流和存储单元沟道长度，同时限制源区电场向漏区的扩展。
可选方案中，所述层间栅介质层包括叠置的第一氧化硅层、氮化硅层和第二氧化硅层。
可选方案中，所述字线栅介质层的厚度为15~30纳米。
本发明还提供了一种U型的浮栅型分栅嵌入式非挥发存储器制造方法，包括以下步骤：
在硅衬底中形成p型阱；
对所述p型阱进行光刻刻蚀，形成U型槽，并进行沟道阈值调整；
在所述U型槽的一侧的所述p型阱的上部形成n型阱；
形成栅氧介质层，使其覆盖所述U型槽的底部和侧壁，并延伸覆盖所述U型槽两侧的所述n型阱和所述p型阱的上表面；
形成U型浮栅多晶硅层，使其覆盖所述栅氧介质层，并无缝隙的填充所述U型槽；
在所述U型浮栅多晶硅层上形成层间栅介质层，在所述层间栅介质层上形成耦合栅多晶硅层；
形成硬掩膜，进行光刻处理，依次刻蚀所述U型槽另一侧的部分所述硬掩膜、所述耦合栅多晶硅层和所述层间栅介质层，刻蚀停止在所述U型浮栅多晶硅层；然后形成第一侧墙；
自对准刻蚀所述U型浮栅多晶硅层；再形成第二侧墙；接着对所述p型阱离子注入进行阈值调整，并干法刻蚀去除暴露在外的所述栅氧介质层；
形成字线栅介质层，并在其上淀积形成字线栅多晶硅层，而后将所述字线栅多晶硅层化学机械抛光至所述耦合栅高度处；
进行边缘光刻处理，依次刻蚀所述耦合栅多晶硅层、所述层间栅介质层、所述U型浮栅多晶硅层和所述栅氧介质层，形成耦合栅、U型浮栅；依次刻蚀所述字线栅多晶硅层、所述字线栅介质层形成字线栅，作为存储单元的字线；
在所述U型浮栅、所述耦合栅和所述字线栅外侧形成侧墙；
分别在所述U型浮栅和所述字线栅两侧的所述硅衬底中形成源电极和漏电极，分别作为存储单元的源极线和位线；
其中，在所述U型浮栅近漏侧利用热载流子注入对所述U型浮栅进行编程操作，在所述U型浮栅近源侧利用所述U型浮栅与所述n型阱之间大电场产生的FN隧穿进行擦除操作。
可选方案中，所述层间栅介质层包括叠置的氧化硅层、氮化硅层和氧化硅层。
可选方案中，进行沟道阈值调整的离子注入剂量为8e11cm-2~6e12cm-2。
可选方案中，所述字线栅介质层的厚度为15~30纳米。
可选方案中，所述第一侧墙的厚度为35纳米，所述第二侧墙的厚度为30纳米。
本发明的有益效果在于：
本发明消除了单独的擦除栅以及避免了复杂的浮栅形状，极大地简化了浮栅型分栅闪存单元结构，便于存储单元的进一步微缩，提高闪存技术集成度，并且该U型的浮栅型分栅闪存单元可以很好的避免因尺寸微缩带来的短沟道效应问题。
附图说明
图1是U型的浮栅型分栅嵌入式非挥发存储器制造方法流程图。
图2~图19是U型的浮栅型分栅嵌入式非挥发存储器制造方法各阶段的结构示意图。
图20A~图20C是U型的浮栅型分栅嵌入式非挥发存储器编程、擦除和读取原理。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语 “上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
图1是U型的浮栅型分栅嵌入式非挥发存储器制造方法流程图。如图1所示，U型的浮栅型分栅嵌入式非挥发存储器制造方法包括以下步骤：
步骤S1，如图2所示，在硅衬底上热氧化生成一层隔离氧化层101，进行p型阱光刻处理，然后注入硼离子形成p型阱100，去除光刻胶，进行p型阱推进和退火，去除隔离氧化层101。
步骤S2，如图3所示，热氧化生长一定厚度的氧化硅102及淀积氮化硅103形成硬掩模，进行U型槽光刻处理，然后进行硬掩模刻蚀，去除光刻胶，进行U型槽刻蚀，注入8e11cm-2~6e12cm-2剂量的BF2进行沟道阈值调整，去除硬掩模，所得结构如图4所示。
步骤S3，然后热氧化生长氧化层104，形成光刻胶，进行n型阱光刻处理，注入砷离子在U型槽的一侧的p型阱100上部形成n型阱106，所得结构如图5所示。去除光刻胶，进行n型阱106的推进和退火，去除氧化层104，所得结构如图6所示。
步骤S4，热氧化生长栅氧介质层107，使其覆盖U型槽的底部和侧壁，并延伸覆盖U型槽两侧的n型阱106和p型阱100，所得结构如图7所示。外延生长具有磷掺杂的U型浮栅多晶硅层108，使U型浮栅多晶硅层108覆盖栅氧介质层107，并无缝隙的填充U型槽，然后对U型浮栅多晶硅层进行化学机械抛光(CMP)处理，所得结构如图8所示。
步骤S5，依次淀积一定厚度的第一氧化硅层109、氮化硅层110、第二氧化硅层111形成ONO层间栅介质层，再淀积多晶硅形成耦合栅多晶硅层112，淀积氮化硅113形成硬掩模，所得结构如图9所示。
步骤S6，进行耦合栅光刻处理，依次刻蚀U型槽另一侧的p型阱上方的氮化硅113、耦合栅多晶硅层112、ONO层间栅介质层，刻蚀停止在U型浮栅多晶硅层108处，去除光刻胶，所得结构如图10所示。然后各向同性淀积及各向异性刻蚀氧化硅形成约35纳米左右的第一侧墙114，所得结构如图11所示。
步骤S7，然后自对准刻蚀U型浮栅多晶硅层108，再形成约30纳米左右的第二侧墙115。接着离子注入8e11cm-2~6e12cm-2剂量的BF2进行阈值调整注入，所得结构如图12所示。并干法刻蚀去除暴露在外的栅氧介质层107，所得结构如图13所示。
步骤S8，重新热氧化生长15~30纳米左右的字线栅介质层117，所得结构如图14所示。淀积字线栅多晶硅层118，并将其CMP至耦合栅多晶硅层112高度处，所得结构如图15所示。
步骤S9，进行边缘光刻处理，依次刻蚀n型阱106上方的部分耦合栅多晶硅层112、ONO层间栅介质层、U型浮栅多晶硅层108、栅氧介质层107，去除光刻胶，形成耦合栅和U型浮栅，所得结构如图16所示。然后进行字线栅光刻处理，依次刻蚀部分字线栅多晶硅层118、字线栅介质层117形成字线栅，该字线栅作为存储单元的字线(word line, WL)，去除光刻胶，所得结构如图17所示。
步骤S10，各向同性淀积、各向异性刻蚀氧化硅、氮化硅，在耦合栅、U型浮栅和字线栅叠层外周形成侧墙119，所得结构如图18所示。
步骤S11，然后注入锗、砷、磷等杂质，分别在U型槽两侧的n型阱106和p型阱100中，形成源电极120和漏电极121，分别作为存储单元的源极线SL（source line）、位线BL （Bitline），所得结构如图19所示。
如图19所示，U型的浮栅型分栅嵌入式非挥发存储器包括p型阱100；U型槽，其形成在p型阱100中；n型阱106，其形成在U型槽一侧的p型阱100的上部；栅氧介质层107，其覆盖U型槽的底部和侧壁，并延伸覆盖部分n型阱106和p型阱100的上表面；U型浮栅（刻蚀U型浮栅多晶硅层108形成），其覆盖栅氧介质层107，并无缝隙的填充U型槽；层间栅介质层（包括叠置的第一氧化硅层109、氮化硅层110、第二氧化硅层111），其形成在U型浮栅上；耦合栅（刻蚀耦合栅多晶硅层112形成），形成在层间栅介质层上；字线栅介质层117，形成在U型槽另一侧的p型阱100的上表面；字线栅（刻蚀字线栅多晶硅层118形成），形成在字线栅介质层117上，且字线栅的上表面与耦合栅的上表面齐平，字线栅作为存储单元的字线；U型浮栅上部和字线栅之间形成有第二侧墙115，耦合栅和字线栅之间形成有第一侧墙114和第二侧墙115，U型浮栅的上部、耦合栅、字线栅的整体外周形成有侧墙119；源电极120和漏电极121分别形成在U型槽两侧的n型阱106和p型阱100中，分别作为存储单元的源极线、位线。
图20A、图20B和图20C中分别示出了U型的浮栅型分栅嵌入式非挥发存储器的编程、擦除和读取原理。WL表示字线(Word Line, WL)、CG表示耦合栅（Coupler Gate）、FG表示U型浮栅(Floating Gate)。本申请的U型的浮栅型分栅嵌入式非挥发存储器，在U型浮栅近漏侧利用热载流子注入对U型浮栅进行编程（图20A），利用在近源侧U型U型浮栅与n型阱之间大电场产生的多晶硅-硅FN隧穿（poly-to-silicon FN tunneling）进行擦除操作(图20B)。该结构消除了单独的擦除栅以及避免了复杂的浮栅形状，极大地简化了浮栅型分栅闪存单元结构，便于存储单元的进一步微缩，提高闪存技术集成度，并且该U型的浮栅型分栅闪存单元可以很好的避免因尺寸微缩带来的短沟道效应问题。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (9)
1.一种U型的浮栅型分栅嵌入式非挥发存储器，其特征在于，包括：
p型阱，形成在硅衬底中；
U型槽，形成在所述p型阱中；
n型阱，形成在所述U型槽一侧的所述p型阱的上部；
栅氧介质层，覆盖所述U型槽的底部和侧壁，并延伸覆盖所述U型槽两侧的部分所述n型阱和所述p型阱的上表面；
U型浮栅，覆盖所述栅氧介质层，并无缝隙的填充所述U型槽；
层间栅介质层，形成在所述U型浮栅上；
耦合栅，形成在所述层间栅介质层上；
字线栅介质层，形成在所述U型槽另一侧的所述p型阱的上表面；
字线栅，形成在所述字线栅介质层上，且所述字线栅的上表面与所述耦合栅的上表面齐平，所述字线栅作为存储单元的字线；
所述U型浮栅与所述字线栅之间形成有第二侧墙，所述第二侧墙实现两者的隔离和沟道的阈值电压调整；
源电极和漏电极，分别形成在所述U型浮栅和所述字线栅两侧的所述硅衬底中，分别作为存储单元的源极线和位线；
其中，在U型浮栅近漏侧利用热载流子注入对所述U型浮栅进行编程操作，在U型浮栅近源侧利用所述U型浮栅与所述n型阱之间大电场产生的FN隧穿进行擦除操作。
2.根据权利要求1所述的U型的浮栅型分栅嵌入式非挥发存储器，其特征在于，利用所述U型槽深度和宽度同步调整FN隧穿电流和存储单元沟道长度，同时限制源区电场向漏区的扩展。
3.根据权利要求1所述的U型的浮栅型分栅嵌入式非挥发存储器，其特征在于，所述层间栅介质层包括叠置的第一氧化硅层、氮化硅层和第二氧化硅层。
4.根据权利要求1所述的U型的浮栅型分栅嵌入式非挥发存储器，其特征在于，所述字线栅介质层的厚度为15~30纳米。
5.一种U型的浮栅型分栅嵌入式非挥发存储器制造方法，其特征在于，包括以下步骤：
在硅衬底中形成p型阱；
对所述p型阱进行光刻刻蚀，形成U型槽，并进行沟道阈值调整；
在所述U型槽的一侧的所述p型阱的上部形成n型阱；
形成栅氧介质层，使其覆盖所述U型槽的底部和侧壁，并延伸覆盖所述U型槽两侧的所述n型阱和所述p型阱的上表面；
形成U型浮栅多晶硅层，使其覆盖所述栅氧介质层，并无缝隙的填充所述U型槽；
在所述U型浮栅多晶硅层上形成层间栅介质层，在所述层间栅介质层上形成耦合栅多晶硅层；
形成硬掩膜，进行光刻处理，依次刻蚀所述U型槽另一侧的部分所述硬掩膜、所述耦合栅多晶硅层和所述层间栅介质层，刻蚀停止在所述U型浮栅多晶硅层；然后形成第一侧墙；
自对准刻蚀所述U型浮栅多晶硅层；再形成第二侧墙；接着对所述p型阱离子注入进行阈值调整，并干法刻蚀去除暴露在外的所述栅氧介质层；
形成字线栅介质层，并在其上淀积形成字线栅多晶硅层，而后将所述字线栅多晶硅层化学机械抛光至所述耦合栅高度处；
进行边缘光刻处理，依次刻蚀所述耦合栅多晶硅层、所述层间栅介质层、所述U型浮栅多晶硅层和所述栅氧介质层，形成耦合栅、U型浮栅；依次刻蚀所述字线栅多晶硅层、所述字线栅介质层形成字线栅，作为存储单元的字线；
在所述U型浮栅、所述耦合栅和所述字线栅外侧形成侧墙；
分别在所述U型浮栅和所述字线栅两侧的所述硅衬底中形成源电极和漏电极，分别作为存储单元的源极线和位线；
其中，在所述U型浮栅近漏侧利用热载流子注入对所述U型浮栅进行编程操作，在所述U型浮栅近源侧利用所述U型浮栅与所述n型阱之间大电场产生的FN隧穿进行擦除操作。
6.根据权利要求5所述的U型的浮栅型分栅嵌入式非挥发存储器制造方法，其特征在于，所述层间栅介质层包括叠置的氧化硅层、氮化硅层和氧化硅层。
7.根据权利要求5所述的U型的浮栅型分栅嵌入式非挥发存储器制造方法，其特征在于，进行沟道阈值调整的离子注入剂量为8e11cm-2~6e12cm-2。
8.根据权利要求5所述的U型的浮栅型分栅嵌入式非挥发存储器制造方法，其特征在于，所述字线栅介质层的厚度为15~30纳米。
9.根据权利要求5所述的U型的浮栅型分栅嵌入式非挥发存储器制造方法，其特征在于，所述第一侧墙的厚度为35纳米，所述第二侧墙的厚度为30纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410051373.5A CN117596878B (zh) | 2024-01-15 | 2024-01-15 | 一种u型的浮栅型分栅嵌入式非挥发存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410051373.5A CN117596878B (zh) | 2024-01-15 | 2024-01-15 | 一种u型的浮栅型分栅嵌入式非挥发存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117596878A true CN117596878A (zh) | 2024-02-23 |
| CN117596878B CN117596878B (zh) | 2024-04-09 |
Family
ID=89922174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410051373.5A Active CN117596878B (zh) | 2024-01-15 | 2024-01-15 | 一种u型的浮栅型分栅嵌入式非挥发存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117596878B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040119106A1 (en) * | 2002-12-19 | 2004-06-24 | Taiwan Semiconductor Manufacturing Company | Structure with programming injector in split gate flash |
| US20080070363A1 (en) * | 2006-09-19 | 2008-03-20 | Nima Mokhlesi | Method of Making an Array of Non-Volatile Memory Cells With Floating Gates Formed of Spacers in Substrate Trenches |
| JP2012109464A (ja) * | 2010-11-18 | 2012-06-07 | Toshiba Corp | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| CN104103678A (zh) * | 2013-04-02 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟道的半导体器件及其制造方法 |
| US20140307511A1 (en) * | 2013-04-16 | 2014-10-16 | Silicon Storage Technology, Inc. | Non-volatile Memory Cell With Self Aligned Floating And Erase Gates, And Method Of Making Same |
| CN104425388A (zh) * | 2013-09-06 | 2015-03-18 | 苏州东微半导体有限公司 | 一种半浮栅器件的制造方法及器件 |
| CN104979355A (zh) * | 2014-04-01 | 2015-10-14 | 苏州东微半导体有限公司 | 半浮栅存储器单元及半浮栅存储器阵列 |
| CN111868928A (zh) * | 2018-03-22 | 2020-10-30 | 硅存储技术股份有限公司 | 基于双晶体管鳍式场效晶体管的分裂栅极非易失性浮动栅极闪存存储器及其制造方法 |
| CN114141628A (zh) * | 2021-11-25 | 2022-03-04 | 复旦大学 | 一种高效编程的半浮栅晶体管及其制备方法 |
| CN114823901A (zh) * | 2021-01-28 | 2022-07-29 | 上海华力集成电路制造有限公司 | 一种双控制栅半浮栅晶体管及其制备方法 |
| US20220384596A1 (en) * | 2021-06-01 | 2022-12-01 | Shanghai Huali Integrated Circuit Corporation | Semi-Floating Gate Device |
| CN117012837A (zh) * | 2022-04-25 | 2023-11-07 | 华为技术有限公司 | 一种半浮栅晶体管及其制备方法 |
| CN117389509A (zh) * | 2022-06-30 | 2024-01-12 | 华为技术有限公司 | 运算装置和运算方法 |
-
2024
- 2024-01-15 CN CN202410051373.5A patent/CN117596878B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040119106A1 (en) * | 2002-12-19 | 2004-06-24 | Taiwan Semiconductor Manufacturing Company | Structure with programming injector in split gate flash |
| US20080070363A1 (en) * | 2006-09-19 | 2008-03-20 | Nima Mokhlesi | Method of Making an Array of Non-Volatile Memory Cells With Floating Gates Formed of Spacers in Substrate Trenches |
| JP2012109464A (ja) * | 2010-11-18 | 2012-06-07 | Toshiba Corp | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| CN104103678A (zh) * | 2013-04-02 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟道的半导体器件及其制造方法 |
| US20140307511A1 (en) * | 2013-04-16 | 2014-10-16 | Silicon Storage Technology, Inc. | Non-volatile Memory Cell With Self Aligned Floating And Erase Gates, And Method Of Making Same |
| CN104425388A (zh) * | 2013-09-06 | 2015-03-18 | 苏州东微半导体有限公司 | 一种半浮栅器件的制造方法及器件 |
| CN104979355A (zh) * | 2014-04-01 | 2015-10-14 | 苏州东微半导体有限公司 | 半浮栅存储器单元及半浮栅存储器阵列 |
| CN111868928A (zh) * | 2018-03-22 | 2020-10-30 | 硅存储技术股份有限公司 | 基于双晶体管鳍式场效晶体管的分裂栅极非易失性浮动栅极闪存存储器及其制造方法 |
| CN114823901A (zh) * | 2021-01-28 | 2022-07-29 | 上海华力集成电路制造有限公司 | 一种双控制栅半浮栅晶体管及其制备方法 |
| US20220384596A1 (en) * | 2021-06-01 | 2022-12-01 | Shanghai Huali Integrated Circuit Corporation | Semi-Floating Gate Device |
| CN114141628A (zh) * | 2021-11-25 | 2022-03-04 | 复旦大学 | 一种高效编程的半浮栅晶体管及其制备方法 |
| CN117012837A (zh) * | 2022-04-25 | 2023-11-07 | 华为技术有限公司 | 一种半浮栅晶体管及其制备方法 |
| CN117389509A (zh) * | 2022-06-30 | 2024-01-12 | 华为技术有限公司 | 运算装置和运算方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117596878B (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109460B2 (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
| US7652318B2 (en) | Split-gate memory cells and fabrication methods thereof | |
| US7091091B2 (en) | Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer | |
| US6117733A (en) | Poly tip formation and self-align source process for split-gate flash cell | |
| JP3976729B2 (ja) | メモリセル、メモリセル構成、および製造方法 | |
| US7256448B2 (en) | Split gate type nonvolatile semiconductor memory device, and method of fabricating the same | |
| US7186607B2 (en) | Charge-trapping memory device and method for production | |
| JP5781733B2 (ja) | 不揮発性メモリセル及びその製造方法 | |
| EP0935293A2 (en) | Nonvolatile semiconductor memory device and method for fabricating the same, and semiconductor integrated circuit device | |
| US6756631B2 (en) | Stacked-gate cell structure and its NAND-type flash memory array | |
| JP2008004915A (ja) | 柱構造を有するｎａｎｄフラッシュメモリアレイ及びその製造方法 | |
| US6875660B2 (en) | Method of manufacturing high coupling ratio flash memory having sidewall spacer floating gate electrode | |
| KR20060084444A (ko) | 2-트랜지스터 메모리 셀 및 제조 방법 | |
| WO2023088067A1 (zh) | 浮栅型分栅闪存器件及其制造方法 | |
| JP3821848B2 (ja) | ３次元不揮発性メモリ | |
| US6969653B2 (en) | Methods of manufacturing and-type flash memory devices | |
| US6528843B1 (en) | Self-aligned split-gate flash memory cell having a single-side tip-shaped floating-gate structure and its contactless flash memory arrays | |
| EP1345273A1 (en) | Dual bit multi-level ballistic monos memory, and manufacturing method, programming, and operation process for the memory | |
| US6894932B1 (en) | Dual cell memory device having a top dielectric stack | |
| KR100608507B1 (ko) | Ｎｒｏｍ 메모리 셀 어레이의 제조 방법 | |
| US6048768A (en) | Method of manufacturing flash memory | |
| CN117596878B (zh) | 一种u型的浮栅型分栅嵌入式非挥发存储器及其制造方法 | |
| KR100654359B1 (ko) | 비휘발성 메모리 소자 제조 방법 | |
| US20030170953A1 (en) | Method for forming the self-aligned buried n+ type to diffusion process in etox flash cell | |
| CN113517296A (zh) | 一种非易失性存储器结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |