CN102637647B - 闪存的存储单元的形成方法 - Google Patents
闪存的存储单元的形成方法 Download PDFInfo
- Publication number
- CN102637647B CN102637647B CN201210124976.0A CN201210124976A CN102637647B CN 102637647 B CN102637647 B CN 102637647B CN 201210124976 A CN201210124976 A CN 201210124976A CN 102637647 B CN102637647 B CN 102637647B
- Authority
- CN
- China
- Prior art keywords
- layer
- floating gate
- memory cell
- forming method
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 173
- 238000000034 method Methods 0.000 title claims abstract description 80
- 238000007667 floating Methods 0.000 claims abstract description 149
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 90
- 229920005591 polysilicon Polymers 0.000 claims abstract description 88
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 230000004888 barrier function Effects 0.000 claims abstract description 51
- 238000000137 annealing Methods 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 230000006835 compression Effects 0.000 claims description 9
- 238000007906 compression Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000001953 recrystallisation Methods 0.000 claims description 3
- 230000003044 adaptive effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 230000000717 retained effect Effects 0.000 abstract description 5
- 210000004027 cell Anatomy 0.000 description 75
- 230000014759 maintenance of location Effects 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004471 energy level splitting Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 210000003205 muscle Anatomy 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种闪存的存储单元的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成第一绝缘层，在所述第一绝缘层表面形成浮栅多晶硅层，在所述浮栅多晶硅层表面形成应力层；在形成应力层后，对所述应力层、浮栅多晶硅层、第一绝缘层和半导体衬底进行热退火；在热退火之后，去除所述应力层；在去除应力层后，在所述半导体衬底表面形成贯穿所述浮栅多晶硅层和第一绝缘层的源线层；去除部分浮栅多晶硅层，在所述源线层两侧的第一绝缘层表面形成浮栅层，且所述浮栅层与源线层电隔离。所述闪存的存储单元的形成方法能够使应力保留在浮栅层内，从而提高闪存的存储单元的沟道载流子迁移率，提高数据的保持力的同时，能够减小闪存的存储单元的尺寸。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种闪存的存储单元的形成方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，闪存(flash memory)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
现有技术中，闪存的存储单元请参考图1，包括：
半导体衬底10；位于所述半导体衬底10表面的源线层11；位于所述源线层11两侧的浮栅层12，且所述浮栅层12通过绝缘层13与所述源线层11以及半导体衬底10电隔离；位于所述浮栅层12和源线层11两侧的控制栅层14，且所述控制栅层14通过绝缘层13和所述浮栅层12和源线层11电隔离。
现有技术为了提高闪存的性能，会在所述控制栅层14和源线层11表面覆盖应力层，以提高闪存的存储单元的沟道区内的载流子迁移率与数据保持力。
然而在所述控制栅层14和源线层11表面覆盖应力层对沟道区载流子迁移率的提高效率不高，数据保持力偏低，导致对闪存的性能提高不明显；而且，覆盖应力层会使闪存的存储单元的尺寸变大，不利于闪存的小型化的发展需求。
更多覆盖有应力层的闪存的存储单元请参考专利号为US 7678662B2的美国专利文件。
发明内容
本发明解决的问题是提供一种闪存的存储单元的形成方法，在提高闪存的存储单元沟道区内的载流子迁移率，提高数据的保持力的同时，能够减小闪存的存储单元的尺寸。
为解决上述问题，本发明提供一种闪存的存储单元的形成方法，包括：
提供半导体衬底，在所述半导体衬底表面形成第一绝缘层，在所述第一绝缘层表面形成浮栅多晶硅层，在所述浮栅多晶硅层表面形成应力层；
在形成应力层后，对所述应力层、浮栅多晶硅层、第一绝缘层和半导体衬底进行热退火；
在热退火之后，去除所述应力层；
在去除应力层后，在所述半导体衬底表面形成贯穿所述浮栅多晶硅层和第一绝缘层的源线层；
去除部分浮栅多晶硅层，在所述源线层两侧的第一绝缘层表面形成浮栅层，且所述浮栅层与源线层电隔离。
可选的，所述应力层的材料为氮化硅。
可选的，所述应力层的形成工艺为等离子体增强化学气相沉积、低压化学气相沉积或常压化学气相沉积工艺。
可选的，所述应力层的厚度为300～1200埃。
可选的，所述热退火的温度为900～1200℃，所述热退火的保护气体为氮气。
可选的，所述第一绝缘层的材料为氧化硅。
可选的，在所述源线层和浮栅层两侧，以及第一绝缘层表面形成控制栅层，且所述源线层、浮栅层和控制栅层相互电隔离。
可选的，所述源线层、浮栅层和控制栅层的材料为多晶硅。
可选的，所述源线层、浮栅层和控制栅层的形成方法包括：
在去除应力层后，在所述浮栅多晶硅层表面形成氧化硅层，在所述氧化硅层表面形成氮化硅层；
去除部分所述氮化硅层和氧化硅层直至暴露出浮栅多晶硅层为止，形成第一开口；
在所述第一开口内侧的侧壁形成第一侧墙，且所述第一侧墙顶部与所述氮化硅层齐平；
以所述第一侧墙为掩膜，去除所述第一开口底部的浮栅多晶硅层和第一绝缘层并暴露出半导体衬底，形成第二开口；
在所述第二开口内侧的侧壁形成第二侧墙；
在形成第二侧壁后，在所述第一开口和第二开口内填充满多晶硅，形成源线层；
以所述源线层和第一侧墙为掩膜，去除氮化硅层、氧化硅层和浮栅多晶硅层形成浮栅层。
可选的，在所述浮栅层、第一侧墙、源线层和第一绝缘层表面形成第二绝缘层；在所述源线层和第一侧墙两侧的第二绝缘层表面形成控制栅层；以所述控制栅层为掩膜，去除第一绝缘层和第二绝缘层并暴露出半导体衬底和源线层顶部的表面。
可选的，所述第一侧墙、第二侧墙和第二绝缘层的材料为氧化硅。
可选的，在形成控制栅层之后，在所述控制栅层两侧的半导体衬底内进行离子注入形成漏区。
可选的，所述漏区的形成方法包括：在形成控制栅层并去除第一绝缘层和第二绝缘层之后，在所述控制栅层两侧的半导体衬底内进行轻掺杂离子注入；在轻掺杂离子注入之后，在所述控制栅层两侧形成第三侧墙；在所述第三侧墙两侧的半导体衬底内进行重掺杂离子注入；在重掺杂离子注入后，去除第三侧墙。
可选的，在形成第二侧墙之后，形成源线层之前，以所述第二侧墙为掩膜对第二开口底部的半导体衬底进行离子注入形成源区。
与现有技术相比，本发明具有以下优点：
本发明实施例的闪存的存储单元的形成方法，通过在所述浮栅多晶硅层形成后，在所述浮栅多晶硅层表面形成应力层并进行热退火，且所述浮栅多晶硅层用于在后续工艺形成浮栅层；所形成的浮栅层内留有应力，且不需要额外在闪存的存储单元外表面覆盖应力层，从而在提高存储单元内沟道区的载流子迁移率，提高了数据的保持力的同时，能够使闪存的存储单元的尺寸进一步缩小。
在所述浮栅多晶硅层形成后，在所述浮栅多晶硅层表面形成应力层并进行热退火；由于应力层会对所述浮栅多晶硅层产生横向的拉应力和纵向的压应力，经过热退火所述浮栅多晶硅层进行了晶格的重新排布，以适应所述应力层，从而使应力层施加于浮栅多晶硅层内的应力被留存于浮栅多晶硅层内；所述垂直方向上的压应力能够提高载流子隧穿第一绝缘层的迁移率提高；所述水平方向上的拉应力能够传导到半导体衬底内；在后续工艺形成的闪存的存储单元后，源区和漏区之间的半导体衬底成为沟道区，而所述沟道区受到拉应力影响，使载流子的迁移率提高；最后去除所述应力层，而浮栅多晶硅层内依旧留有应力，因此不需要额外在闪存的存储单元外表面覆盖应力层，存储单元的尺寸能够减小。
闪存的存储单元内的载流子迁移率提高能够提高存储单元编程和读取电流，使存储单元的编程与读取效率提高；而且读取电流的提高还能够增大存储单元编程与擦除时的读取电流的窗口，从而保证上万次擦写仍能保持足够的可分辨率，提高闪存存储单元的耐久性。
数据保持力的提高是由于浮栅层内留存的应力使得浮栅内多晶硅的导带能级分裂为高能级和低能级；而电子在浮栅层内时会进入低能级，因此电子从浮栅层进入半导体衬底所需要的能量提高；并且由于能级分裂，电子在垂直于半导体衬底方向的有效质量增大，使电子更难从浮栅层中跃迁出来，电子在浮栅层内滞留的时间更长，滞留能力更强，于是闪存的存储单元的数据保持性能的提高；此外，由于电子在应力的影响下难以从浮栅层中跃迁出来，因此我们可以采用更薄的栅氧化层来隔离浮栅，这样会使我们可以获得对浮栅更低的操作电压以及更小的沟道漏电流，使存储单元的沟道区进一步缩小，从而减小存储单元的尺寸。
附图说明
图1是现有技术的闪存的存储单元；
图2是本发明实施例闪存的存储单元的形成方法的流程示意图；
图3至图10是本发明实施例闪存的存储单元的形成方法的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术的覆盖有应力层的闪存的存储单元对载流子迁移率的提高不大，数据保持力偏低，导致闪存的性能提高不大；而且，覆盖应力层会使闪存的存储单元的尺寸变大，不利于闪存的小型化的发展需求。
本发明的发明人经过研究发现，载流子迁移率的提高不大是由于，所述应力层提供的应力仅能通过源线层和控制栅层传导到半导体衬底的沟道区内，因此传导到沟道区内的应力较小，载流子迁移率的提高不大；且覆盖的应力层会占据空间，使闪存的存储单元的尺寸变大。
为了解决以上问题，本发明的发明人提出了一种闪存的存储单元的形成方法，请参考图2，为本发明实施例闪存的存储单元的形成方法的流程示意图，包括步骤：
步骤S101，提供半导体衬底，在所述半导体衬底表面形成第一绝缘层，在所述第一绝缘层表面形成浮栅多晶硅层，在所述浮栅多晶硅层表面形成应力层；
步骤S102，在形成应力层后，对所述应力层、浮栅多晶硅层、第一氧化硅层和半导体衬底进行热退火；
步骤S103，在热退火之后，去除所述应力层；
步骤S104，在去除应力层后，在所述半导体衬底表面形成贯穿所述浮栅多晶硅层和第一绝缘层的源线层；
步骤S105，去除部分浮栅多晶硅层，在所述源线层两侧的第一绝缘层表面形成浮栅层，且所述浮栅层与源线层电隔离。
本发明实施例的闪存的存储单元的形成方法，通过在所述浮栅多晶硅层形成后，在所述浮栅多晶硅层表面形成应力层并进行热退火，且所述浮栅多晶硅层用于在后续工艺形成浮栅层；所形成的浮栅层内留有应力，且不需要额外在闪存的存储单元外表面覆盖应力层，从而在提高存储单元内沟道区的载流子迁移率，提高了数据的保持力的同时，能够使闪存的存储单元的尺寸进一步缩小。
以下将结合具体实施例对本发明实施例的闪存的存储单元的形成方法进行说明，请参考图3至图10为本发明实施例闪存的存储单元的形成方法的剖面结构示意图。
请参考图3，提供半导体衬底100，在所述半导体衬底100表面形成第一绝缘层101，在所述第一绝缘层101表面形成浮栅多晶硅层102，在所述浮栅多晶硅层102表面形成应力层130；在形成应力层130后，对所述应力层130、浮栅多晶硅层102、第一绝缘层101和半导体衬底100进行热退火。
所述半导体衬底100的材料为硅、硅锗或碳化硅，所述半导体衬底100用于为后续工艺提供工作平台。
所述第一氧化硅层101用于隔离半导体衬底100和后续工艺形成的浮栅层以及控制栅层；所述第一绝缘层101的材料为氧化硅，所述第一绝缘层101的形成工艺为沉积工艺或热氧化工艺。
所述浮栅多晶硅层102用于在后续工艺中形成浮栅层；所述浮栅多晶硅层102的形成工艺为选择性外延沉积工艺。
所述应力层130的材料为氮化硅，所述应力层130的形成工艺为沉积工艺，较佳的为等离子体增强化学气相沉积、低压化学气相沉积或常压化学气相沉积工艺；所述应力层130的厚度为300～1200埃；在所述浮栅多晶硅层102表面形成应力层130后，所述应力层130与浮栅多晶硅层102之间会因晶格失配而产生应力；所述应力包括在水平方向上的拉应力和在垂直方向上的压应力；所述垂直方向上的压应力能够提高载流子隧穿第一绝缘层101的迁移率提高；所述水平方向上的拉应力能够传导到半导体衬底100内；由于后续工艺形成的闪存的存储单元，源区和漏区之间半导体衬底100成为沟道区，因此所述沟道区内的载流子受拉应力影响而迁移率提高，从而使所形成的闪存的存储单元的性能提高。
所述热退火的温度为900～1200℃，保护气体为氮气；在热退火的过程中，由于浮栅多晶硅层102的表面覆盖有应力层130，因此浮栅多晶硅层102内的晶粒发生了再结晶，晶格重新排布以适应力层130，从而应力层130所施加的应力被留存在浮栅多晶硅层102内；当去除所述应力层130后，再结晶后的浮栅多晶硅层102内仍留有应力，因此后续工艺形成的浮栅层内具有应力，而不需要在最终形成的闪存的存储单元表面形成应力层，进一步缩小了所形成的闪存的存储单元的尺寸。
请参考图4，在热退火之后，去除应力层130(请参考图3)；在去除应力层130后，在所述浮栅多晶硅层102表面形成氧化硅层103，在所述氧化硅层103表面形成氮化硅层104。
所述去除应力层130的工艺为干法刻蚀或湿法刻蚀；所述氧化硅层103的形成工艺为沉积工艺或热氧化工艺；所述氮化硅层104的形成工艺为沉积工艺，较佳的是化学气相沉积工艺；所述氮化硅层104用于为为后续形成的源线层和控制栅层占据空间，所述氮化硅层104厚度决定了后续工艺形成的源线层和控制栅层的高度。
请参考图5，去除部分所述氮化硅层104和氧化硅层103直至暴露出浮栅多晶硅层102为止，形成第一开口105；在所述第一开口105内侧的侧壁形成第一侧墙106，且所述第一侧墙106的顶部与所述氮化硅层104齐平。
所述第一开口105的形成工艺为：在所述氮化硅层104表面形成光刻胶层；对所述光刻胶层进行曝光显影，暴露出第一开口105对应位置的氮化硅层104表面；以曝光后的光刻胶层为掩膜，刻蚀所述氮化硅层104并暴露出浮栅多晶硅层102表面。
所述第一侧墙106的材料为氧化硅，所述第一侧墙106的形成工艺为：在所述氮化硅层104表面和第一开口105内选择性外延沉积形成多晶硅层，对所述多晶硅层进行回刻蚀工艺，形成第一侧墙106；所述第一侧墙106用于隔离后续工艺形成的源线层和控制栅层，且所述第一侧墙106确定了后续形成的浮栅层的宽度。
请参考图6，以所述第一侧墙106为掩膜，去除所述第一开口105底部的浮栅多晶硅层102和第一绝缘层101并暴露出半导体衬底100，形成第二开口107；在所述第二开口107内侧的侧壁形成第二侧墙108。
所述去除浮栅多晶硅层102和第一绝缘层101的工艺为各向异性的干法刻蚀工艺；所述第二侧墙108的材料为氧化硅，所述第二侧墙108的形成工艺与第一侧墙106的形成工艺相同，在此不作赘述。
需要说明的是，在形成第二侧墙108之后，以所述第二侧墙108为掩膜对第二开口107底部的半导体衬底100进行离子注入形成源区114；所述离子注入的离子为p型或n型，较佳的为n型离子；当所注入的离子为n型时，所形成的闪存的存储单元的载流子为电子，而电子的迁移率较空穴高，所形成的闪存的存储单元的性能更佳。
请参考图7，在形成第二侧壁108后，在所述第一开口105和第二开口107(请参考图6)内填充满多晶硅，形成源线层109；
所述源线层109的材料为多晶硅，所述源线层109的形成工艺为：在所述第一开口105和第二开口107内选择性外延沉积多晶硅，使所述多晶硅填充满第一开口105和第二开口107；通过化学机械抛光工艺平坦化高于氮化硅104表面的多晶硅。
请参考图8，以所述源线层109和第一侧墙106为掩膜，去除氮化硅层104(请参考图7)、氧化硅层103和浮栅多晶硅层102(请参考图7)形成浮栅层110，并在所述浮栅层110、第一侧墙106、源线层109和第一绝缘层101的表面形成第二绝缘层111。
所述第二绝缘层111的材料为氧化硅，所述第二绝缘层111的形成工艺为沉积工艺，较佳的为化学气相沉积工艺
所述去除氮化硅层104、氧化硅层103和浮栅多晶硅层102的工艺为各向异性的干法刻蚀工艺。
所述浮栅层110是由浮栅多晶硅层102刻蚀形成，因此所述浮栅层110内具有应力；所述应力包括横向的拉应力以及纵向的对半导体衬底100的压应力；所述垂直方向上的压应力能够提高载流子隧穿第一绝缘层101的迁移率提高；所述水平方向上的拉应力能够传导到半导体衬底100内；在后续工艺形成的闪存的存储单元后，源区和漏区之间的半导体衬底100成为沟道区，而所述沟道区受到拉应力影响，使载流子的迁移率提高。
所述浮栅层110内的应力会传导到后续工艺形成的控制栅层以及半导体衬底100的沟道区内；较现有工艺仅通过源线层109和控制栅层向沟道区传导应力，本实施例所形成的闪存的存储单元的沟道区获得的应力更大，从而提高了存储单元的浮栅层110和沟道区的载流子迁移率，提高了数据的保持力；载流子迁移率的提高能够提高存储单元编程和读取电流，存储单元的编程与读取效率提高；而且读取电流的提高还能够增大存储单元编程与擦除时的读取电流的窗口，从而保证上万次擦写仍能保持足够的可分辨率，提高闪存存储单元的耐久性。
其次，数据保持力的提高是由于浮栅层110内留存的应力使得浮栅层110内的多晶硅的导带能级分裂为高能级和低能级，而电子在浮栅层110时会进入低能级，因此电子从浮栅层110进入半导体衬底100所需要的能量提高，并且由于能级分裂，电子在垂直于半导体衬底100方向的有效质量增大，使电子更难从浮栅层110中跃迁出来，电子在浮栅层110内滞留的时间更长，滞留能力更强，于是闪存的存储单元的数据保持性能的提高。
此外，由于浮栅多晶硅层102内留有应力，所形成的浮栅层110内留有应力，因此不需要额外在闪存的存储单元外表面覆盖应力层，从而节约了空间，存储单元的尺寸能够减小；此外，由于电子在应力的影响下难以从浮栅层110中跃迁出来，因此我们可以采用更薄的第一绝缘层101来隔离浮栅层110，这样会使我们可以获得对浮栅层110更低的操作电压，以及后续形成的存储单元的沟道区内更小的漏电流，使所述存储单元的沟道区进一步缩小，从而减小存储单元的尺寸。
请参考图9，在所述源线层109和第一侧墙106两侧形成控制栅层112；以所述控制栅层112和源线层109为掩膜，去除第一绝缘层101和第二绝缘层111并暴露出半导体衬底100和源线层109顶部的表面。
所述去除第一绝缘层101和第二绝缘层111的工艺为各向异性的干法刻蚀工艺。
所述控制栅层112的材料为多晶硅，所述控制栅层112的形成工艺为：在所述第一侧墙106表面和半导体衬底100表面的第二绝缘层111表面选择性外延沉积多晶硅层，并通过回刻蚀工艺刻蚀所述多晶硅层形成控制栅层112；所述控制栅层112通过浮栅层110获得水平方向的拉应力，并将所述拉应力进一步传导到半导体衬底100内，在后续工艺形成的闪存的存储单元后，所述存储单元的沟道区内的载流子迁移率提高，从而提高了所形成的闪存的存储单元的性能。
请参考图10，在形成控制栅层112之后，在所述控制栅层112两侧的半导体衬底100内进行离子注入形成漏区113。
所述漏区113的形成方法包括：去除第一绝缘层101和第二绝缘层111之后，在所述控制栅层112两侧的半导体衬底100内进行轻掺杂离子注入；在轻掺杂离子注入之后，在所述控制栅层112两侧通过沉积工艺以及回刻蚀工艺形成第三侧墙(未示出)，所述第三侧墙为氮化硅、氧化硅或氮化硅和氧化硅的叠层结构；在所述第三侧墙两侧的半导体衬底100内进行重掺杂离子注入；所述离子注入的离子为p型或n型，较佳的为n型离子，当所注入的离子为n型时，所形成的闪存的存储单元的载流子为电子，而电子的迁移率较空穴高，所形成的闪存的存储单元的性能更佳；在重掺杂离子注入后，去除第三侧墙。
本实施例的闪存的存储单元的形成方法，通过在所述浮栅多晶硅层102形成后，在所述浮栅多晶硅层102表面形成应力层130并进行热退火，且所述浮栅多晶硅层102用于在后续工艺形成浮栅层110，能使所形成的浮栅层110内具有水平方向上的拉应力以及垂直方向上的压应力，且不需要额外在闪存的存储单元外覆盖应力层，从而在提高了闪存的存储单元内的载流子迁移率，提高了数据的保持力的同时，能够使闪存的存储单元的尺寸进一步缩小；此外，所述浮栅层110内存留的应力能够传导到半导体衬底100的沟道区以及控制栅层112，而控制栅层112获得的应力也可以传导到沟道区内，因此沟道区获得的应力提高，使所形成的闪存的存储单元的载流子迁移率提高，数据的保持力提高，且提高了耐久度。
综上所述，本发明实施例的闪存的存储单元的形成方法，通过在所述浮栅多晶硅层形成后，在所述浮栅多晶硅层表面形成应力层并进行热退火，且所述浮栅多晶硅层用于在后续工艺形成浮栅层；所形成的浮栅层内留有应力，且不需要额外在闪存的存储单元外表面覆盖应力层，从而在提高存储单元内沟道区的载流子迁移率，提高了数据的保持力的同时，能够使闪存的存储单元的尺寸进一步缩小。
在所述浮栅多晶硅层形成后，在所述浮栅多晶硅层表面形成应力层并进行热退火；由于应力层会对所述浮栅多晶硅层产生横向的拉应力和纵向的压应力，经过热退火所述浮栅多晶硅层进行了晶格的重新排布，以适应所述应力层，从而使应力层施加于浮栅多晶硅层内的应力被留存于浮栅多晶硅层内；所述垂直方向上的压应力能够提高载流子隧穿第一绝缘层的迁移率提高；所述水平方向上的拉应力能够传导到半导体衬底内；在后续工艺形成的闪存的存储单元后，源区和漏区之间的半导体衬底成为沟道区，而所述沟道区受到拉应力影响，使载流子的迁移率提高；最后去除所述应力层，而浮栅多晶硅层内依旧留有应力，因此不需要额外在闪存的存储单元外表面覆盖应力层，存储单元的尺寸能够减小。
闪存的存储单元内的载流子迁移率提高能够提高存储单元编程和读取电流，使存储单元的编程与读取效率提高；而且读取电流的提高还能够增大存储单元编程与擦除时的读取电流的窗口，从而保证上万次擦写仍能保持足够的可分辨率，提高闪存存储单元的耐久性。
数据保持力的提高是由于浮栅层内留存的应力使得浮栅内多晶硅的导带能级分裂为高能级和低能级；而电子在浮栅层内时会进入低能级，因此电子从浮栅层进入半导体衬底所需要的能量提高；并且由于能级分裂，电子在垂直于半导体衬底方向的有效质量增大，使电子更难从浮栅层中跃迁出来，电子在浮栅层内滞留的时间更长，滞留能力更强，于是闪存的存储单元的数据保持性能的提高；此外，由于电子在应力的影响下难以从浮栅层中跃迁出来，因此我们可以采用更薄的栅氧化层来隔离浮栅，这样会使我们可以获得对浮栅更低的操作电压以及更小的沟道漏电流，使存储单元的沟道区进一步缩小，从而减小存储单元的尺寸。
虽然本发明实施例如上所述，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种闪存的存储单元的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底表面形成第一绝缘层，在所述第一绝缘层表面形成浮栅多晶硅层，在所述浮栅多晶硅层表面形成应力层，所述应力层的厚度为300～1200埃；
在形成应力层后，对所述应力层、浮栅多晶硅层、第一绝缘层和半导体衬底进行热退火，所述热退火工艺使所述浮栅多晶硅层内的晶粒发生再结晶以适应力层，使应力层所施加的垂直方向上的压应力被留存在浮栅多晶硅层内；
在热退火之后，去除所述应力层；
在去除应力层后，在所述半导体衬底表面形成贯穿所述浮栅多晶硅层和第一绝缘层的源线层；
去除部分浮栅多晶硅层，在所述源线层两侧的第一绝缘层表面形成浮栅层，且所述浮栅层与源线层电隔离。
2.如权利要求1所述闪存的存储单元的形成方法，其特征在于，所述应力层的材料为氮化硅。
3.如权利要求1所述闪存的存储单元的形成方法，其特征在于，所述应力层的形成工艺为等离子体增强化学气相沉积、低压化学气相沉积或常压化学气相沉积工艺。
4.如权利要求1所述闪存的存储单元的形成方法，其特征在于，所述热退火的温度为900～1200℃，所述热退火的保护气体为氮气。
5.如权利要求1所述闪存的存储单元的形成方法，其特征在于，所述第一绝缘层的材料为氧化硅。
6.如权利要求1所述闪存的存储单元的形成方法，其特征在于，在所述源线层和浮栅层两侧，以及第一绝缘层表面形成控制栅层，且所述源线层、浮栅层和控制栅层相互电隔离。
7.如权利要求6所述闪存的存储单元的形成方法，其特征在于，所述源线层、浮栅层和控制栅层的材料为多晶硅。
8.如权利要求6所述闪存的存储单元的形成方法，其特征在于，所述源线层、浮栅层和控制栅层的形成方法包括：
在去除应力层后，在所述浮栅多晶硅层表面形成氧化硅层，在所述氧化硅层表面形成氮化硅层；
去除部分所述氮化硅层和氧化硅层直至暴露出浮栅多晶硅层为止，形成第一开口；
在所述第一开口内侧的侧壁形成第一侧墙，且所述第一侧墙顶部与所述氮化硅层齐平；
以所述第一侧墙为掩膜，去除所述第一开口底部的浮栅多晶硅层和第一绝缘层并暴露出半导体衬底，形成第二开口；
在所述第二开口内侧的侧壁形成第二侧墙；
在形成第二侧壁后，在所述第一开口和第二开口内填充满多晶硅，形成源线层；
以所述源线层和第一侧墙为掩膜，去除氮化硅层、氧化硅层和浮栅多晶硅层形成浮栅层。
9.如权利要求8所述闪存的存储单元的形成方法，其特征在于，在所述浮栅层、第一侧墙、源线层和第一绝缘层表面形成第二绝缘层；在所述源线层和第一侧墙两侧的第二绝缘层表面形成控制栅层；以所述控制栅层为掩膜，去除第一绝缘层和第二绝缘层并暴露出半导体衬底和源线层顶部的表面。
10.如权利要求9所述闪存的存储单元的形成方法，其特征在于，所述第一侧墙、第二侧墙和第二绝缘层的材料为氧化硅。
11.如权利要求9所述闪存的存储单元的形成方法，其特征在于，在形成控制栅层之后，在所述控制栅层两侧的半导体衬底内进行离子注入形成漏区。
12.如权利要求11所述闪存的存储单元的形成方法，其特征在于，所述漏区的形成方法包括：在形成控制栅层并去除第一绝缘层和第二绝缘层之后，在所述控制栅层两侧的半导体衬底内进行轻掺杂离子注入；在轻掺杂离子注入之后，在所述控制栅层两侧形成第三侧墙；在所述第三侧墙两侧的半导体衬底内进行重掺杂离子注入；在重掺杂离子注入后，去除第三侧墙。
13.如权利要求8所述闪存的存储单元的形成方法，其特征在于，在形成第二侧墙之后，形成源线层之前，以所述第二侧墙为掩膜对第二开口底部的半导体衬底进行离子注入形成源区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210124976.0A CN102637647B (zh) | 2012-04-25 | 2012-04-25 | 闪存的存储单元的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210124976.0A CN102637647B (zh) | 2012-04-25 | 2012-04-25 | 闪存的存储单元的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102637647A CN102637647A (zh) | 2012-08-15 |
| CN102637647B true CN102637647B (zh) | 2017-06-09 |
Family
ID=46621995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210124976.0A Active CN102637647B (zh) | 2012-04-25 | 2012-04-25 | 闪存的存储单元的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102637647B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219288B (zh) * | 2013-03-22 | 2016-07-13 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN111799160B (zh) * | 2020-07-17 | 2023-02-03 | 上海华虹宏力半导体制造有限公司 | 掩模板、闪存存储器及其制造方法 |
| CN112838008B (zh) * | 2021-01-08 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | 浮栅型分栅闪存器件的工艺方法 |
| CN112908856B (zh) * | 2021-03-09 | 2024-05-14 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制备方法 |
| CN114121971A (zh) * | 2021-11-26 | 2022-03-01 | 上海华虹宏力半导体制造有限公司 | 一种闪存器件及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI234245B (en) * | 2004-02-13 | 2005-06-11 | Vanguard Int Semiconduct Corp | Fabrication method for flash memories source line and flash memories |
| US7651915B2 (en) * | 2006-10-12 | 2010-01-26 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
| CN101447435B (zh) * | 2008-12-10 | 2012-09-19 | 上海宏力半导体制造有限公司 | 分栅式闪存的制造方法 |
| CN102339859B (zh) * | 2010-07-16 | 2013-03-20 | 中国科学院微电子研究所 | Mos晶体管及其形成方法 |
-
2012
- 2012-04-25 CN CN201210124976.0A patent/CN102637647B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102637647A (zh) | 2012-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101814523B (zh) | 半导体装置及其制造方法 | |
| JP5279807B2 (ja) | 半導体装置およびその製造方法 | |
| US8507973B2 (en) | Non-volatile memory device and method for fabricating the same | |
| CN103579126B (zh) | 一种u型结构的半浮栅器件及其制造方法 | |
| CN103426826B (zh) | 闪存单元及其形成方法 | |
| US11211389B2 (en) | Memory device | |
| CN110739312B (zh) | 分栅式非易失性存储器及其制备方法 | |
| US7508048B2 (en) | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby | |
| CN104425388A (zh) | 一种半浮栅器件的制造方法及器件 | |
| US20140175531A1 (en) | Non-volatile memory structure and manufacturing method thereof | |
| CN102637647B (zh) | 闪存的存储单元的形成方法 | |
| CN107924941B (zh) | 隧穿场效应晶体管及其制备方法 | |
| CN111180513A (zh) | 半导体器件及其形成方法 | |
| CN108962896B (zh) | 存储器 | |
| US20120292683A1 (en) | Memory with discrete storage elements | |
| US8575683B1 (en) | Semiconductor device and method of fabricating the same | |
| US8530950B1 (en) | Methods and structures for split gate memory | |
| US8575673B2 (en) | Electrically erasable programmable memory and its manufacturing method | |
| US11315942B2 (en) | Nonvolatile memory device having a memory-transistor gate-electrode provided with a charge-trapping gate-dielectric layer and two sidewall select-transistor gate-electrodes | |
| CN114256336A (zh) | 一种半导体器件及其制造方法 | |
| CN109216372B (zh) | 半导体结构的形成方法 | |
| JP2007519255A (ja) | Ｖｓｓ抵抗が低く、ドレイン誘起バリアハイト効果が低減されたフローティングゲートメモリセルの構造およびその製造方法 | |
| CN102637696B (zh) | 闪存的存储单元及其形成方法 | |
| US8722488B2 (en) | Method of fabricating semiconductor device | |
| CN104599969A (zh) | 一种减小槽栅结构半浮栅器件漏电的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140411 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140411 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |