CN114121971A - 一种闪存器件及其制备方法 - Google Patents
一种闪存器件及其制备方法 Download PDFInfo
- Publication number
- CN114121971A CN114121971A CN202111422192.1A CN202111422192A CN114121971A CN 114121971 A CN114121971 A CN 114121971A CN 202111422192 A CN202111422192 A CN 202111422192A CN 114121971 A CN114121971 A CN 114121971A
- Authority
- CN
- China
- Prior art keywords
- floating gate
- layer
- substrate
- groove
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种闪存器件及其制备方法,包括:衬底,所述衬底内具有沟槽和位于所述沟槽底部的源区;源线层,位于所述沟槽中且向上延伸;两个浮栅层,位于所述沟槽中且分别位于所述源线层的两侧,所述浮栅层还延伸覆盖部分所述衬底;两个字线层,分别位于一个所述浮栅层的外侧;两个漏区,分别位于所述字线层的外侧的所述衬底内,所述源线层与所述浮栅层之间在所述沟槽中垂直方向上的重叠面积不受所述浮栅层平面面积的限制,在保证所述源线层与所述浮栅层之间耦合系数的同时缩小所述浮栅层在平面上的长度,使所述闪存器件的面积进一步缩小。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种闪存器件及其制备方法。
背景技术
闪存以其便捷、存储密度高、可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来,随着技术的发展和各类电子产品对存储的需求,闪存被广泛应用于手机、笔记本和U盘等移动通讯设备中。
闪存作为一种非易变性存储器,其工作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关,以达到存储数据的目的。一般而言,闪存分为分栅结构、堆叠结构和两种结构的混合式结构,分栅式闪存由于其特殊的结构,相比堆叠式闪存在编程和擦写的时候都有更独特的性能优势,分栅式闪存也因其较高的编程效率、字线结构避免过擦除等优点得到了广泛的应用。但分栅式闪存采用存储栅或源线结构与浮栅之间耦合以提供高电压,从而实现浮栅的热电子编程,因此,浮栅必须要有一定的长度来确保与控制栅或源线结构之间的耦合系数,图1为一种闪存器件的扫描电镜形貌图,如图1所示,源线层20与浮栅10重叠部分的长度占浮栅长度的一半,编程时源线层20对浮栅10耦合产生高压,吸引电子遂穿到浮栅10上,但较长的耦合面积限制了浮栅10平面空间的缩小,进而影响了闪存器件尺寸的缩小。
发明内容
本发明的目的在于提供一种闪存器件及其制备方法,在保证浮栅与源线结构之间耦合系数的同时,减小闪存器件的尺寸。
为了达到上述目的,本发明提供了一种闪存器件,包括:
衬底,所述衬底内具有沟槽和位于所述沟槽底部的源区;
源线层,位于所述沟槽中且向上延伸;
两个浮栅层,位于所述沟槽中且分别位于所述源线层的两侧,所述浮栅层还延伸覆盖部分所述衬底;
两个字线层,分别位于一个所述浮栅层的外侧;
两个漏区,分别位于所述字线层的外侧的所述衬底内。
可选的,所述闪存器件利用热电子注入方式进行编程操作,利用F-N遂穿效应进行擦除操作。
可选的,所述浮栅层位于所述衬底上的部分具有浮栅尖端,所述浮栅尖端对准相应的所述字线层。
基于同一发明构思,本发明还提供一种闪存器件的制备方法,包括:
提供衬底,在所述衬底内形成沟槽和位于所述沟槽底部的源区;
形成源线层及两个浮栅层,所述源线层位于所述沟槽中且向上延伸,两个所述浮栅层位于所述沟槽中且分别位于所述源线层的两侧,所述浮栅层还延伸覆盖部分所述衬底;
在所述衬底上形成两个字线层,两个所述字线层分别位于一个所述浮栅层的外侧;
形成两个漏区,两个所述漏区分别位于所述字线层的外侧的所述衬底内。
可选的,在所述沟槽中形成所述源线层及两个所述浮栅层之前,还包括:
在所述衬底上形成掩模层,刻蚀所述掩模层以形成贯穿的第一开口;
沿所述第一开口继续刻蚀所述衬底的部分厚度,以形成所述沟槽;
横向刻蚀所述掩模层以扩宽所述第一开口,形成第二开口,所述第二开口的横向宽度大于所述沟槽的横向宽度。
可选的,形成所述源区及两个所述浮栅层的步骤包括:
在所述沟槽内形成浮栅多晶硅层,所述浮栅多晶硅层填充所述沟槽及所述第二开口;
采用各向同性工艺刻蚀所述第二开口中的所述浮栅多晶硅层的部分厚度,以使所述浮栅多晶硅层的表面呈弧形;
在所述第二开口的侧壁上形成第一侧墙,所述第一侧墙之间的横向宽度小于所述沟槽的横向宽度;
以所述第一侧墙为掩模刻蚀所述浮栅多晶硅层,直至露出所述衬底,剩余的所述浮栅多晶硅层构成两个所述浮栅层,所述浮栅层位于所述衬底上的部分具有浮栅尖端;
对所述沟槽底部的所述衬底进行第一离子注入工艺,以形成所述源区。
可选的,形成所述源线层的步骤包括:
在所述第二开口内形成第二侧墙,所述第二侧墙覆盖所述浮栅层的侧壁;
在所述第二开口的部分深度中填充形成所述源线层。
可选的,形成所述浮栅多晶硅层之后,还包括:
刻蚀所述掩模层、所述浮栅多晶硅层及所述衬底,以形成若干垂直于所述浮栅层的浅槽隔离结构。
可选的,在形成所述源线层和两个所述浮栅层之后,还包括:
去除所述掩模层;
分别在两个所述浮栅层的外侧形成所述字线层;
对所述字线层外侧的所述衬底进行第二离子注入工艺,以形成所述漏区。
在本发明提供的闪存器件中,所述衬底内形成有沟槽及位于所述沟槽底部的源区,所述源线层位于所述沟槽中且向上延伸,两个所述浮栅层位于所述沟槽中且位于所述源线层的两侧,相当于将所述源线层与所述浮栅层之间的平面耦合改为立体耦合,所述源线层与所述浮栅层之间在垂直方向上的重叠面积不受所述浮栅层平面面积的限制,并可以通过调整所述沟槽的深度的方式调整所述浮栅层与所述源线层之间的重叠面积,在保证所述源线层与所述浮栅层之间耦合系数的同时缩小所述浮栅层在平面上的长度,使所述闪存器件的面积进一步缩小。相应的,本发明还提供了一种闪存器件的制备方法。
附图说明
图1为一种闪存器件的扫描电镜形貌图;
图2为本发明提供的一种闪存器件的制备方法的流程图;
图3~12为本发明提供的一种闪存器件的制备方法的相应步骤对应的结构示意图;
其中,附图说明为:
100-衬底;102-遂穿氧化层;104-掩模层;105-第一开口;106-沟槽;107-第二开口;108-介质层;110-浮栅多晶硅层;111-深沟槽;112-氧化层;114-第一侧墙;110a-浮栅层;116-第二侧墙;118-源区;120-源线层;122-字线层;124-字线侧墙;126-漏区;
y-第一方向y;x-第二方向。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中,术语“第一”“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤并非必须是可执行这些步骤的唯一顺序,且一些所述的步骤可被省略和/或一些文本未描述的其它步骤可被添加到该方法。
图2为本实施例提供的一种闪存器件的制备方法的流程图,如图2所示,本发明提供了一种闪存器件的制备方法,包括:
步骤S1:提供衬底,在所述衬底上形成沟槽和位于所述沟槽底部的源区;
步骤S2:形成源线层及两个浮栅层,所述源线层位于所述沟槽中且向上延伸,两个所述浮栅层位于所述沟槽中并延伸覆盖部分所述衬底,所述浮栅层在垂直方向上所述浮栅层与所述源线层重叠;
步骤S3:在所述衬底上形成两个字线层,两个所述字线层分别位于一个所述浮栅层的外侧;
步骤S4:形成两个漏区,两个所述漏区分别位于所述字线层的外侧的所述衬底内。
图3~12为本发明提供的一种闪存器件的制备方法的相应步骤对应的结构示意图,下面结合附图3~12对本实施例提供的一种闪存器件的制备方法进行更详细的描述,其中图示了本发明的可选实施例。
如图3和图4所示,提供衬底100,在所述衬底100上依次形成遂穿氧化层102与掩模层104,其中,所述遂穿氧化层102为氧化硅,可以通过热氧化法、物理气相沉积、化学气相沉积及原子层沉积等方法形成。所述掩模层104可采用各种合适的掩模材料,例如氧化物、氮化物、氮氧化物等,在本实施例中,所述掩模层104采用氮化硅材料。
刻蚀所述掩模层104以形成沿第一方向y的贯穿的第一开口105,沿所述第一开口继续刻蚀所述遂穿氧化层102及部分所述衬底100,在所述衬底100内形成沟槽106。其中,所述沟槽106的底部倒有圆角,以减小后续膜层与衬底100之间的应力。
参阅图4及图5,回刻所述掩模层104,以扩大所述第一开口105形成第二开口107,所述第二开口107的横向宽度大于所述沟槽106的横向宽度。在本实施例中,采用湿刻蚀工艺刻蚀所述掩模层104,所述湿刻蚀工艺包括氢氟酸、磷酸等湿刻蚀工艺。
如图6和图7所示,在所述第二开口107内形成介质层108与浮栅多晶硅层110,所述介质层108覆盖所述沟槽106的内壁并延伸覆盖所述第二开口107内的所述衬底100及所述掩模层104和所述遂穿氧化层102的侧壁,所述浮栅多晶硅层110覆盖所述介质层108并至少充满所述沟槽106和所述第二开口107。
沿第二方向x刻蚀所述掩模层104、所述遂穿氧化层102、所述浮栅多晶硅层110、所述介质层108及部分所述衬底100,以形成沿所述第二方向x的若干深沟槽111,所述深沟槽111贯穿所述浮栅多晶硅层110与所述介质层108,并延伸至所述衬底100内。
所述深沟槽111的底部倒有圆角,以减小后续膜层与所述深沟槽111之间的应力。
进一步的,在所述深沟槽111内形成氧化层112,所述氧化层112充满所述深沟槽111,所述深沟槽111及填充的氧化层112形成沟槽隔离结构。
如图8所示,刻蚀所述第二开口107内的所述浮栅多晶硅层110与所述介质层108,由于采用各向同性刻蚀,所述浮栅多晶硅层110的上表面具有一定弧度,弧度的大小取决于各向同性刻蚀的时间,各向同性刻蚀的时间越长,所述浮栅多晶硅上表面的弧度越大,所述浮栅多晶硅靠近所述掩模层104的部分形成斜坡,所述斜坡在后续工艺中形成浮栅尖端结构,所述浮栅尖端结构会影响浮栅在编程与擦写时的耦合电压,从而影响所述闪存器件编程与擦写时的性能。
如图9所示,在所述第二开口107内形成第一侧墙114,所述第一侧墙114覆盖所述掩模层104的内壁,且两个所述第一侧墙114之间的横向宽度小于所述沟槽106的横向宽度。
如图10所示,沿所述第一侧墙114刻蚀剩余的所述浮栅多晶硅层与所述介质层108,直至露出所述衬底100,以形成两个浮栅层110a,所述浮栅层110a位于所述沟槽106内并向上延伸覆盖部分所述衬底100,所述浮栅层110a位于所述衬底100表面的部分具有浮栅尖端结构。
进一步的,在所述浮栅层110a的侧壁上形成第二侧墙116;对所述沟槽106底部的所述衬底100进行第一离子注入工艺,以形成源区118。
如图11所示,在所述沟槽106内形成源线多晶硅层,所述源线多晶硅层填充所述沟槽106及所述第二开口107,回刻部分所述源线多晶硅层,以形成源线层120,所述源线层120的高度大于或等于所述浮栅层110a的高度。
可根据现实需求调节所述沟槽106的深度与所述浮栅层110a位于所述衬底100上的部分的高度,以调节所述源线层120与所述浮栅层110a之间的耦合面积,将源线层120与所述浮栅层110a之间的耦合由平面结构改为立体结构,在保证所述源线层120与所述浮栅层110a之间耦合系数的同时,缩小浮栅层110a在平面上的长度,使所述闪存器件的面积进一步缩小;同时,调节所述浮栅层110a的高度,可以实现更高的耦合系数,且不影响平面面积。
如图12所示,通过湿刻蚀法除去所述浮栅层110a两侧剩余的所述掩模层,在所述遂穿氧化层102上分别形成两个字线层122,所述字线层122分别位于两个所述浮栅层的外侧,进一步在所述字线层122的侧壁上形成字线侧墙124。
对所述字线侧墙124外侧的所述衬底100进行第二离子注入工艺,以形成两个漏区126。
本实施例还提供一种闪存器件,包括:衬底100,所述衬底100上具有沟槽106和位于所述沟槽106底部的源区118;源线层120,位于所述沟槽106中且向上延伸;两个浮栅层110a,位于所述沟槽106中并延伸覆盖部分所述衬底100,且分别位于所述源线层120的两侧;两个字线层122,分别位于一个所述浮栅层110a的外侧;两个漏区126,分别位于所述字线层124的外侧的所述衬底100内。
其中,所述浮栅层110a位于所述衬底100上的部分具有浮栅尖端,所述浮栅尖端对准相应的所述字线层124。
在本实施例提供的所述闪存器件利用热电子注入方式进行编程操作,利用F-N遂穿效应进行擦除操作。
综上,本发明提供一种闪存器件及其制备方法,所述闪存器件包括:衬底100,所述衬底100上具有沟槽106和位于所述沟槽106底部的源区118;源线层120,位于所述沟槽106中且向上延伸;两个浮栅层110a,位于所述沟槽106中并延伸覆盖部分所述衬底100,且分别位于所述源线层120的两侧;两个字线层122,分别位于一个所述浮栅层110a的外侧,两个漏区126,分别位于所述字线层124的外侧的所述衬底100内。在本发明提供的闪存器件中,两个所述浮栅层110a位于所述沟槽106中且位于所述源线层120的两侧,将所述源线层120与所述浮栅层110a之间的耦合由平面耦合改为立体耦合,所述源线层120与所述浮栅层110a之间在垂直方向上的重叠面积不受所述浮栅层110a平面面积的限制,并可以通过调整所述沟槽106的深度的方式调整所述浮栅层110a与所述源线层120之间的重叠面积,本发明在保证所述源线层120与所述浮栅层110a之间耦合系数的同时缩小所述浮栅层110a在平面上的长度,使所述闪存器件的面积进一步缩小。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (10)
1.一种闪存器件,其特征在于,包括:
衬底,所述衬底内具有沟槽和位于所述沟槽底部的源区;
源线层,位于所述沟槽中且向上延伸;
两个浮栅层,位于所述沟槽中且分别位于所述源线层的两侧,所述浮栅层还延伸覆盖部分所述衬底;
两个字线层,分别位于一个所述浮栅层的外侧;
两个漏区,分别位于所述字线层的外侧的所述衬底内。
2.如权利要求1所述的一种闪存器件,其特征在于,所述闪存器件利用热电子注入方式进行编程操作,利用F-N遂穿效应进行擦除操作。
3.如权利要求1所述的一种闪存器件,其特征在于,所述浮栅层位于所述衬底上的部分具有浮栅尖端,所述浮栅尖端对准相应的所述字线层。
5.一种闪存器件的制备方法,其特征在于,包括:
提供衬底,在所述衬底内形成沟槽和位于所述沟槽底部的源区;
形成源线层及两个浮栅层,所述源线层位于所述沟槽中且向上延伸,两个所述浮栅层位于所述沟槽中且分别位于所述源线层的两侧,所述浮栅层还延伸覆盖部分所述衬底;
在所述衬底上形成两个字线层,两个所述字线层分别位于一个所述浮栅层的外侧;
形成两个漏区,两个所述漏区分别位于所述字线层的外侧的所述衬底内。
6.如权利要求5所述的一种闪存器件的制备方法,其特征在于,在所述沟槽中形成所述源线层及两个所述浮栅层之前,还包括:
在所述衬底上形成掩模层,刻蚀所述掩模层以形成贯穿的第一开口;
沿所述第一开口继续刻蚀所述衬底的部分厚度,以形成所述沟槽;
横向刻蚀所述掩模层以扩宽所述第一开口,形成第二开口,所述第二开口的横向宽度大于所述沟槽的横向宽度。
7.如权利要求6所述的一种闪存器件的制备方法,其特征在于,形成所述源区及两个所述浮栅层的步骤包括:
在所述沟槽内形成浮栅多晶硅层,所述浮栅多晶硅层填充所述沟槽及所述第二开口;
采用各向同性工艺刻蚀所述第二开口中的所述浮栅多晶硅层的部分厚度,以使所述浮栅多晶硅层的表面呈弧形;
在所述第二开口的侧壁上形成第一侧墙,所述第一侧墙之间的横向宽度小于所述沟槽的横向宽度;
以所述第一侧墙为掩模刻蚀所述浮栅多晶硅层,直至露出所述衬底,剩余的所述浮栅多晶硅层构成两个所述浮栅层,所述浮栅层位于所述衬底上的部分具有浮栅尖端;
对所述沟槽底部的所述衬底进行第一离子注入工艺,以形成所述源区。
8.如权利要求7所述的一种闪存器件的制备方法,其特征在于,形成所述源线层的步骤包括:
在所述第二开口内形成第二侧墙,所述第二侧墙覆盖所述浮栅层的侧壁;
在所述第二开口的部分深度中填充形成所述源线层。
9.如权利要求7所述的一种闪存器件的制备方法,其特征在于,形成所述浮栅多晶硅层之后,还包括:
刻蚀所述掩模层、所述浮栅多晶硅层及所述衬底,以形成若干垂直于所述浮栅层的浅槽隔离结构。
10.如权利要求7所述的一种闪存器件的制备方法,其特征在于,在形成所述源线层和两个所述浮栅层之后,还包括:
去除所述掩模层;
分别在两个所述浮栅层的外侧形成所述字线层;
对所述字线层外侧的所述衬底进行第二离子注入工艺,以形成所述漏区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111422192.1A CN114121971A (zh) | 2021-11-26 | 2021-11-26 | 一种闪存器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111422192.1A CN114121971A (zh) | 2021-11-26 | 2021-11-26 | 一种闪存器件及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114121971A true CN114121971A (zh) | 2022-03-01 |
Family
ID=80370102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111422192.1A Pending CN114121971A (zh) | 2021-11-26 | 2021-11-26 | 一种闪存器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114121971A (zh) |
-
2021
- 2021-11-26 CN CN202111422192.1A patent/CN114121971A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8610194B2 (en) | Semiconductor device with vertical gate and method for fabricating the same | |
KR100674958B1 (ko) | 자기 정렬된 콘트롤 게이트를 갖는 스플릿 타입 플래쉬 메모리 소자 및 그 제조방법 | |
US8252654B2 (en) | Method for manufacturing memory cell | |
US20050196913A1 (en) | Floating gate memory structures and fabrication methods | |
CN109712981B (zh) | 存储器及其形成方法 | |
US7749839B2 (en) | Semiconductor device including a floating gate electrode having stacked structure | |
KR100654560B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
US7378706B2 (en) | Semiconductor device and method of manufacturing the same | |
CN111785723A (zh) | 一种分栅式存储器的制造方法 | |
CN101667581A (zh) | 一种分栅型埋层浮栅式的非易失性存储单元及其制造方法 | |
US20190198681A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2005525695A (ja) | メモリセルを製作する方法 | |
JP2005534167A (ja) | Nromメモリセル構成の製造方法 | |
KR100732629B1 (ko) | 비휘발성 메모리 장치 및 그 형성 방법 | |
US7605036B2 (en) | Method of forming floating gate array of flash memory device | |
CN114121971A (zh) | 一种闪存器件及其制备方法 | |
CN112234096B (zh) | 分栅快闪存储器及其制备方法 | |
CN114121973A (zh) | 一种闪存器件及其制备方法 | |
CN114141782A (zh) | 3d sonos存储器结构及工艺方法 | |
CN111524894B (zh) | 存储器结构及其制造方法 | |
KR100814376B1 (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
KR100649308B1 (ko) | 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자 | |
CN117596878B (zh) | 一种u型的浮栅型分栅嵌入式非挥发存储器及其制造方法 | |
US11600709B2 (en) | Memory cell and fabricating method of the same | |
US20070120151A1 (en) | Non-volatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |