CN114975101B - 一种GaN器件及其制备方法 - Google Patents

一种GaN器件及其制备方法 Download PDF

Info

Publication number
CN114975101B
CN114975101B CN202210901999.1A CN202210901999A CN114975101B CN 114975101 B CN114975101 B CN 114975101B CN 202210901999 A CN202210901999 A CN 202210901999A CN 114975101 B CN114975101 B CN 114975101B
Authority
CN
China
Prior art keywords
gallium nitride
layer
wafer
channel layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210901999.1A
Other languages
English (en)
Other versions
CN114975101A (zh
Inventor
武乐可
夏远洋
范晓成
李亦衡
朱廷刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Corenergy Semiconductor Co ltd
Original Assignee
Jiangsu Corenergy Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Corenergy Semiconductor Co ltd filed Critical Jiangsu Corenergy Semiconductor Co ltd
Priority to CN202210901999.1A priority Critical patent/CN114975101B/zh
Publication of CN114975101A publication Critical patent/CN114975101A/zh
Application granted granted Critical
Publication of CN114975101B publication Critical patent/CN114975101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种GaN器件及其制备方法，具体为半导体器件制造技术领域。所述方法包括在衬底上依次生长氮化镓缓冲层和第一氮化镓沟道层；在第一氮化镓沟道层上沉积一层钝化层；将第一氮化镓沟道层的目标区域上沉积的钝化层去除得到晶圆；在晶圆上依次生长第二氮化镓沟道层和氮化镓铝势垒层得到生长晶圆；使用湿法腐蚀的方法将生长晶圆中的钝化层以及钝化层上生长的第二氮化镓沟道层和氮化镓铝势垒层去除得到去除钝化层的晶圆；在去除钝化层的晶圆上设置源极金属、栅极金属和漏极金属得到GaN器件。本发明可避免对二维电子气侧壁的刻蚀损伤，同时又能使源极和漏极与二维电子气直接接触，进而使得器件的工作电流得到明显提升。

Description

一种GaN器件及其制备方法
技术领域
本发明涉及半导体器件制造技术领域，特别是涉及一种GaN器件及其制备方法。
背景技术
因氮化镓（GaN）材料具有明显优于硅材料的性能优势，在功率器件有广泛的应用前景而备受关注。实现金属与GaN间的欧姆接触是器件制备工艺中的一个重要问题。欧姆接触是接触电阻很低的结，它不产生明显的附加阻抗，结的两边都能形成电流，也不会使半导体内部的平衡载流子浓度发生显著变化。近年来GaN基器件的研究取得了巨大进展，但仍面临许多难题，其中获得良好的欧姆接触是制备高性能GaN基器件的关键，特别是对大工作电流的功率器件来说，欧姆接触是非常关键的技术环节。
对GaN基功率器件来说，目前制作欧姆接触主要有两种方式（如图1，图2所示）。图1的制作过程是：先对源极和漏极欧姆接触区域进行刻蚀，刻蚀深度不能超过氮化镓铝层厚度，这样就形成了欧姆接触凹槽，最后在凹槽内填充源极金属1和漏极金属2。在器件加电压工作时，二维电子气（图1中虚线所示）中的电子通过隧穿的方式，穿过剩余的氮化镓铝层垂直进入源极金属或漏极金属，形成电流。这种方式由于金属没有和二维电子气直接接触，靠隧穿形成电流。因为电子隧穿有一定的几率，因此这种方式的器件电流有一定局限性。图2的制作过程是：先对源极和漏极欧姆接触区进行刻蚀，刻蚀深度超过氮化镓铝层，并深入到氮化镓沟道层，保证刻穿二维电子气（图2中虚线所示），然后在凹槽中填入源极金属1和漏极金属2。这种方式因为金属和二维电子气侧壁（图2中圆圈处所示）直接接触，电子均可以横向进入源极或漏极形成电流。但是在刻蚀过程中，因为要刻穿二维电子气，刻蚀的物理轰击作用会对二维电子气的侧壁造成损伤，造成二维电子气受损，一定程度上影响了器件的电流，所以现在需要一种避免对二维电子气侧壁产生刻蚀损伤的GaN器件制备方法。
发明内容
本发明的目的是提供一种GaN器件及其制备方法，可避免对二维电子气侧壁的刻蚀损伤，同时又能使源极和漏极与二维电子气直接接触，进而使得器件的工作电流得到明显提升。
为实现上述目的，本发明提供了如下方案：
一种GaN器件的制备方法，包括：
在衬底上依次生长氮化镓缓冲层和第一氮化镓沟道层；
在所述第一氮化镓沟道层上沉积一层钝化层；
将所述第一氮化镓沟道层的目标区域上沉积的钝化层去除得到晶圆；所述目标区域为除去要设置源极和漏极的区域；
在所述晶圆上依次生长第二氮化镓沟道层和氮化镓铝势垒层得到生长晶圆；
使用湿法腐蚀的方法将所述生长晶圆中的钝化层以及所述钝化层上生长的所述第二氮化镓沟道层和所述氮化镓铝势垒层去除得到去除钝化层的晶圆；
在所述去除钝化层的晶圆上设置源极金属、栅极金属和漏极金属得到GaN器件。
可选的，所述在衬底上依次生长氮化镓缓冲层和第一氮化镓沟道层，具体为：
将所述衬底放置于MOCVD设备中依次生长氮化镓缓冲层和第一氮化镓沟道层。
可选的，所述将所述第一氮化镓沟道层的目标区域上沉积的钝化层去除得到晶圆，具体为：
采用光刻工艺或者刻蚀工艺将所述第一氮化镓沟道层的目标区域上沉积的钝化层去除得到晶圆。
可选的，所述在所述晶圆上依次生长第二氮化镓沟道层和氮化镓铝势垒层得到生长晶圆，具体为：
将所述晶圆放置于MOCVD设备中依次生长第二氮化镓沟道层和氮化镓铝势垒层得到生长晶圆。
可选的，所述在所述去除钝化层的晶圆上设置源极金属、栅极金属和漏极金属得到GaN器件，具体包括：
将源极金属设置在所述第一氮化镓沟道层上要设置源极的区域；
将漏极金属设置在所述第一氮化镓沟道层上要设置漏极的区域；
将栅极金属设置在所述氮化镓铝势垒层上。
一种GaN器件，采用上述所述的GaN器件的制备方法制备，所述GaN器件包括：基底、二维电子气单元、源极金属、漏极金属和栅极金属；所述二维电子气单元、所述源极金属和所述漏极金属均设置在所述基底上；所述栅极金属设置在所述二维电子气单元上；所述基底包括由下向上依次设置的衬底、氮化镓缓冲层和第一氮化镓沟道层；所述二维电子气单元包括由下向上依次生长的第二氮化镓沟道层和氮化镓铝势垒层；所述第二氮化镓沟道层和氮化镓铝势垒层之间形成二维电子气。
可选的，所述衬底为硅衬底。
可选的：所述钝化层为二氧化硅钝化层或者氮化硅钝化层。
根据本发明提供的具体实施例，本发明公开了以下技术效果：本发明外延生长完第一氮化镓沟道层后，利用钝化层掩膜，将源极和漏极欧姆接触区域保护起来，然后接着生长第二氮化镓沟道层和氮化镓铝势垒层，然后再将钝化层掩膜去除掉，这样就天然形成了源极和漏极凹槽，再将源极和漏极填入凹槽，形成欧姆接触，这种方式避免了对二维电子气侧壁的刻蚀损伤，同时又能使源极和漏极与二维电子气直接接触，进而使得器件的工作电流得到明显提升。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种GaN器件制备过程的示意图；
图2为现有技术提供的另一种GaN器件制备过程的示意图；
图3为本发明实施例提供的GaN器件制备过程的流程图；
图4为本发明实施例提供的GaN器件制备过程中步骤101得到的结构图；
图5为本发明实施例提供的GaN器件制备过程中步骤103得到的结构图；
图6为本发明实施例提供的GaN器件制备过程中步骤104得到的结构图；
图7为本发明实施例提供的GaN器件制备过程中步骤105得到的结构图；
图8为本发明实施例提供的GaN器件制备过程中步骤106得到的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图3所示，本发明实施例提供了一种GaN器件的制备方法，包括：
步骤101：在衬底上依次生长氮化镓缓冲层和第一氮化镓沟道层，结果如图4所示。衬底可以为硅衬底。
步骤102：在所述第一氮化镓沟道层上沉积一层钝化层。
步骤103：将所述第一氮化镓沟道层的目标区域上沉积的钝化层去除得到晶圆，结果如图5所示，只保留源极和漏极欧姆接触区域的钝化层3，利用钝化层掩膜，将源极和漏极欧姆接触区域保护起来；所述目标区域为除去要设置源极和漏极的区域。
步骤104：在所述晶圆上依次生长第二氮化镓沟道层和氮化镓铝势垒层得到生长晶圆，结果如图6所示。由于AlGaN和GaN材料的极化效应，在第二氮化镓沟道层中，靠近氮化镓铝势垒层的区域会产生二维电子气（图6中虚线所示）。
步骤105：使用湿法腐蚀的方法将所述生长晶圆中的钝化层以及所述钝化层上生长的所述第二氮化镓沟道层和所述氮化镓铝势垒层去除得到去除钝化层的晶圆，结果如图7所示，这样就形成了天然的凹槽，二维电子气侧壁（图7圆圈处所示）没有经过任何刻蚀的轰击，没有任何损伤。
步骤106：在所述去除钝化层的晶圆上设置源极金属1、栅极金属4和漏极金属2得到GaN器件，结果如图8所示。在凹槽内填入金属得到源极和漏极，形成欧姆接触。
在实际应用中，所述在衬底上依次生长氮化镓缓冲层和第一氮化镓沟道层，具体为：
将所述衬底放置于MOCVD设备中依次生长氮化镓缓冲层和第一氮化镓沟道层。
在实际应用中，所述将所述第一氮化镓沟道层的目标区域上沉积的钝化层去除得到晶圆，具体为：
采用光刻工艺或者刻蚀工艺将所述第一氮化镓沟道层的目标区域上沉积的钝化层去除得到晶圆。
在实际应用中，所述在所述晶圆上依次生长第二氮化镓沟道层和氮化镓铝势垒层得到生长晶圆，具体为：
将所述晶圆放置于MOCVD设备中依次生长第二氮化镓沟道层和氮化镓铝势垒层得到生长晶圆。
在实际应用中，所述在所述去除钝化层的晶圆上设置源极金属、栅极金属和漏极金属得到GaN器件，具体包括：
将源极金属1设置在所述第一氮化镓沟道层上要设置源极的区域。
将漏极金属2设置在所述第一氮化镓沟道层上要设置漏极的区域。
将栅极金属4设置在所述氮化镓铝势垒层上。
本发明实施例还提供了一种GaN器件，采用上述实施例提供的GaN器件的制备方法制备的，所述GaN器件包括：基底、二维电子气单元、源极金属、漏极金属和栅极金属；所述二维电子气单元、所述源极金属和所述漏极金属均设置在所述基底上；所述栅极金属设置在所述二维电子气单元上；所述基底包括由下向上依次设置的衬底、氮化镓缓冲层和第一氮化镓沟道层；所述二维电子气单元包括由下向上依次生长的第二氮化镓沟道层和氮化镓铝势垒层；所述第二氮化镓沟道层和氮化镓铝势垒层之间形成二维电子气。
作为一种可选的实施方式，所述衬底为硅衬底。
作为一种可选的实施方式，所述钝化层为二氧化硅钝化层或者氮化硅钝化层。
作为一种可选的实施方式，第一氮化镓沟道层的厚度为1nm-10000nm、第二氮化镓沟道层与氮化镓铝势垒层的总厚度要小于钝化层的厚度。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种GaN器件的制备方法，其特征在于，包括：
在衬底上依次生长氮化镓缓冲层和第一氮化镓沟道层；
在所述第一氮化镓沟道层上沉积一层钝化层；
将所述第一氮化镓沟道层的目标区域上沉积的钝化层去除得到晶圆；所述目标区域为除去要设置源极和漏极的区域；
在所述晶圆上依次生长第二氮化镓沟道层和氮化镓铝势垒层得到生长晶圆；
使用湿法腐蚀的方法将所述生长晶圆中的钝化层以及所述钝化层上生长的所述第二氮化镓沟道层和所述氮化镓铝势垒层去除得到去除钝化层的晶圆；
在所述去除钝化层的晶圆上设置源极金属、栅极金属和漏极金属得到GaN器件；所述第二氮化镓沟道层和氮化镓铝势垒层之间形成二维电子气；源极金属和漏极金属与二维电子气直接接触。
2.根据权利要求1所述的一种GaN器件的制备方法，其特征在于，所述在衬底上依次生长氮化镓缓冲层和第一氮化镓沟道层，具体为：
将所述衬底放置于MOCVD设备中依次生长氮化镓缓冲层和第一氮化镓沟道层。
3.根据权利要求1所述的一种GaN器件的制备方法，其特征在于，所述将所述第一氮化镓沟道层的目标区域上沉积的钝化层去除得到晶圆，具体为：
采用光刻工艺或者刻蚀工艺将所述第一氮化镓沟道层的目标区域上沉积的钝化层去除得到晶圆。
4.根据权利要求1所述的一种GaN器件的制备方法，其特征在于，所述在所述晶圆上依次生长第二氮化镓沟道层和氮化镓铝势垒层得到生长晶圆，具体为：
将所述晶圆放置于MOCVD设备中依次生长第二氮化镓沟道层和氮化镓铝势垒层得到生长晶圆。
5.根据权利要求1所述的一种GaN器件的制备方法，其特征在于，所述在所述去除钝化层的晶圆上设置源极金属、栅极金属和漏极金属得到GaN器件，具体包括：
将源极金属设置在所述第一氮化镓沟道层上要设置源极的区域；
将漏极金属设置在所述第一氮化镓沟道层上要设置漏极的区域；
将栅极金属设置在所述氮化镓铝势垒层上。
6.一种GaN器件，其特征在于，采用如权利要求1-5中任意一项所述的GaN器件的制备方法制备，所述GaN器件包括：基底、二维电子气单元、源极金属、漏极金属和栅极金属；所述二维电子气单元、所述源极金属和所述漏极金属均设置在所述基底上；所述栅极金属设置在所述二维电子气单元上；所述基底包括由下向上依次设置的衬底、氮化镓缓冲层和第一氮化镓沟道层；所述二维电子气单元包括由下向上依次生长的第二氮化镓沟道层和氮化镓铝势垒层；所述第二氮化镓沟道层和氮化镓铝势垒层之间形成二维电子气。
7.根据权利要求6所述的一种GaN器件，其特征在于，所述衬底为硅衬底。
8.根据权利要求6所述的一种GaN器件，其特征在于，所述钝化层为二氧化硅钝化层或者氮化硅钝化层。
CN202210901999.1A 2022-07-29 2022-07-29 一种GaN器件及其制备方法 Active CN114975101B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210901999.1A CN114975101B (zh) 2022-07-29 2022-07-29 一种GaN器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210901999.1A CN114975101B (zh) 2022-07-29 2022-07-29 一种GaN器件及其制备方法

Publications (2)

Publication Number Publication Date
CN114975101A CN114975101A (zh) 2022-08-30
CN114975101B true CN114975101B (zh) 2022-11-15

Family

ID=82969898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210901999.1A Active CN114975101B (zh) 2022-07-29 2022-07-29 一种GaN器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114975101B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011105988B4 (de) * 2011-12-23 2020-08-06 Intel Corporation III-N-Materialstruktur für Gate-Aussparungstransistoren
CN103715086A (zh) * 2013-12-27 2014-04-09 苏州晶湛半导体有限公司 一种增强型器件的制造方法
CN107240605A (zh) * 2017-06-23 2017-10-10 北京华进创威电子有限公司 一种GaN MIS沟道HEMT器件及制备方法
CN107768249A (zh) * 2017-08-24 2018-03-06 北京大学深圳研究生院 一种高电子迁移率晶体管及其制造方法

Also Published As

Publication number Publication date
CN114975101A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
US10985270B2 (en) Nitride power transistor and manufacturing method thereof
CN104332498B (zh) 一种斜场板功率器件及斜场板功率器件的制备方法
CN105679838B (zh) 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法
CN108110054B (zh) 一种GaN基HEMT器件及其制备方法
US20100140663A1 (en) CMOS Compatable fabrication of power GaN transistors on a <100> silicon substrate
WO2016141762A1 (zh) Iii族氮化物增强型hemt及其制备方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN104377241A (zh) 功率半导体器件及其制造方法
CN107393956A (zh) 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
CN108231880B (zh) 一种增强型GaN基HEMT器件及其制备方法
WO2022199309A1 (zh) 具有p-GaN盖帽层的HEMT器件及制备方法
TW201947766A (zh) 高電子遷移率電晶體
CN115000168A (zh) 一种p型氮化物增强型hemt器件及其制备方法
CN103681315A (zh) 埋层的形成方法
CN100505304C (zh) 一种氮化镓基场效应管及其制作方法
CN103715256B (zh) 基于氟离子注入的增强型器件及其制造方法
CN115579290B (zh) 一种p-GaN增强型器件制备方法
CN114883406B (zh) 一种增强型GaN功率器件及其制备方法
CN114975101B (zh) 一种GaN器件及其制备方法
CN111106169A (zh) 晶体管器件及其制备方法
CN105609551A (zh) 立体多槽栅增强型hemt器件及其制备方法
CN116247094A (zh) 具有抑制衬底漏电结构的GaN HEMT器件与制作方法
CN115376919A (zh) 一种增强型GaN功率器件及其制备方法
CN115692184A (zh) 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant