CN1287422C - 形成具有圆化边角的接触窗口的方法及半导体结构 - Google Patents
形成具有圆化边角的接触窗口的方法及半导体结构 Download PDFInfo
- Publication number
- CN1287422C CN1287422C CN 03148110 CN03148110A CN1287422C CN 1287422 C CN1287422 C CN 1287422C CN 03148110 CN03148110 CN 03148110 CN 03148110 A CN03148110 A CN 03148110A CN 1287422 C CN1287422 C CN 1287422C
- Authority
- CN
- China
- Prior art keywords
- contact window
- technology
- formation
- dielectric layer
- etch process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种形成具有圆化边角的接触窗口的方法,以及利用此方法的半导体结构。此方法是首先于基底上依序形成介电层以及图案化光阻层,之后进行等向性蚀刻工艺以及等离子主要蚀刻工艺,以于介电层中形成接触窗口。接着,进行光阻边缘清除工艺以移除部分的光阻层,再进行等离子软式蚀刻工艺以圆化接触窗口顶端的边角。由于所形成的接触窗口其边角经过圆化,因此在接触窗口中填入导体材料时,不会在导体材料中产生孔隙。
Description
技术领域
本发明是有关于一种半导体工艺与结构,且特别是有关于一种形成具有圆化边角(rounded corner)的接触窗口(contact opening)的方法,以及利用此方法的半导体结构。
背景技术
一个完整的集成电路(integrated circuit)工艺包含数个工艺步骤,首先是在半导体基底中形成掺杂区(impurity region),并在半导体基底上定义出栅极区,接下来于基板上形成内连线,以电性连接各个掺杂区。内连线的工艺首先于基底上形成层间介电层(interleveldielectric),以分隔基底与稍后将形成的内连线,然后在介电层中形成接触窗口(contact opening),之后填入导体材料而形成接触窗,其是用以使稍后将形成的内连线与基底中所选择的掺杂区电性连结。如有需要,亦可形成多层的内连线结构,其各层内连线之间是以层间介电层彼此分隔。不同层的内连线可通过欧姆接触窗(ohmic contact)相互连结,此欧姆接触窗形成于介电层中。此种多层的集成电路设计可以缩小电路于晶圆面上所占的面积。
在公知技术中,接触窗口或介层洞(via hole)是利用等离子主要蚀刻工艺与等离子软式蚀刻工艺来完成,由于所形成的接触窗口具有呈直角的顶端边角,因此当金属材料填入接触窗口时会产生所谓的孔隙缺陷(void defect),图1至图3为利用上述公知技术形成接触窗的工艺剖面示意图。
请参照图1,首先于介电层16上形成一图案化的光阻层19,其中介电层16位于基底13上,且光阻层19作为蚀刻罩幕,以阻挡后续蚀刻工艺中蚀刻剂对于介电层16的侵蚀。接着,请参照图2,依序进行等离子主要蚀刻(main etching)工艺以及等离子软式蚀刻(softetching)工艺,以移除未被光阻层19覆盖的介电层16,而于介电层16中形成接触窗口22,此接触窗口22暴露出基底13中的掺杂区(未绘示)。
在等离子主要蚀刻工艺中,移除介电层16的方式例如是干式等离子蚀刻,其为一种非等向性蚀刻法(anisotropic etching),即其离子轰击(ion bombardment)在垂直方向的效果大于水平方向。此等离子蚀刻工艺可在部分基底13被移除之前停止,而后续的软性蚀刻工艺则可以改善基底13表面的平整性。如采用此种非等向性蚀刻工艺,接触窗口22的侧壁会与介电层16的上表面垂直,因此接触窗口22的顶端边角为直角。
请参照图3,在移除光阻层19之后,于接触窗口22中填入导体材料23,其例如是钨或铜。一般来说,于接触窗口22内填入导体材料23的方法例如是物理气相沉积法(physical vapor deposition)或是公知的电镀法(electroplating),其中前者例如是溅镀法(sputtering)。当导体材料23沿着接触窗口22的壁上逐渐沉积时,接触窗口22的顶端边角附近的沉积速率会比其它部分快,如此在将接触窗口22完全填满之前,其顶端边角的导体材料23即会相互结合,使后续沉积的材料无法填入接触窗口22中,而在导体材料23中形成孔隙(void)25,其将成为欧姆接触窗的永久缺陷。
如上所述,使用公知技术来进行蚀刻与填满接触窗口22的工艺,所填入的导体材料23中会形成孔隙缺陷。由于沉积时的环境气体本身并不导电,所以存在于导体材料23中的孔隙25会使得欧姆接触的阻值增加,即降低接触窗的导电效能。再者,若接触窗的导电性过低,则集成电路将无法运作。
因此,如何防止孔隙形成在作为欧姆接触窗的导电材料中,是当今急需解决的问题。解决方法之一即是发展一种蚀刻接触窗口的方法,其可避免于接触窗口顶部形成直角的边角。
发明内容
为了解决公知的问题以满足当今的需求,本发明的目的是提供一种形成具有圆化边角的接触窗口的方法。由于所形成的接触窗口的边角经过圆化,因此于接触窗口中填入导体材料时,可以防止孔隙形成于导体材料中。因此,基底与介电材料上的内连线可以有良好的欧姆接触,意即有良好的电性连接。
为达到上述目的,本发明提出一种形成具有圆化边角的接触窗口的方法,此方法首先依序于基底上形成介电层以及图案化光阻层,之后进行等离子主要蚀刻(main etching)工艺以于介电层中形成接触窗口。接着,进行光阻边缘清除(photoresist descum)工艺,以移除邻近接触窗口的部分光阻层。之后,进行等离子软式蚀刻(soft etching)工艺以圆化接触窗口顶端的边角。
在本发明另一种形成具有圆化边角的接触窗口的方法中,可以于等离子主要蚀刻工艺之前先进行等向性蚀刻(isotropic etching),而且在等离子主要蚀刻工艺完毕之后,还可以进行过度蚀刻(over etching)工艺。利用上述方法可以形成一或多个具有圆化边角的接触窗口。由于在等离子主要蚀刻工艺之前先进行等向性蚀刻,而且于等离子软式蚀刻之前先进行清除光阻边缘的工艺,所以接触窗口的边角可以被圆化(rounded),而可于填入金属材料时避免孔隙缺陷的形成。另外,上述等向性蚀刻工艺、等离子主要蚀刻工艺、光阻边缘清除工艺以及等离子软式蚀刻工艺皆可于同一反应室中(原位(in-situ))进行。
本发明提出又一种形成具有圆化边角的接触窗口的方法,此方法包括数个步骤,其首先于基底上形成一介电层,此介电层的材料为可隔离基底与其上的导电内连线者,其例如是硼磷硅玻璃(BPSG)、氧化硅(silicone oxide)、氮化硅(silicon nitride)、氮氧化硅(silicon oxy-nitride)等。然后,于基底上形成一图案化光阻层,以作为后续蚀刻介电层的罩幕层。接着,依序进行等向性蚀刻工艺与等离子主要蚀刻工艺以除去暴露的介电层,从而形成接触窗口。其中,等向性蚀刻其离子轰击在垂直方向的速率约等于水平方向,压力为500至1000mTorr,功率为100至300瓦(W),且反应气体为氩气(Ar)/四氟化碳(CF4)/三氟甲烷(CHF3)的混合气体,其中氩气的流速介于50至150sccm之间,四氟化碳的流速介于10至30sccm之间,而三氟甲烷的流速介于10至30sccm之间。上述方法的等离子主要蚀刻工艺例如是干式等离子蚀刻工艺,其用以移除大部分的介电层。
通过前述之等向性蚀刻工艺与等离子主要蚀刻工艺,即可形成部分穿透介电层的接触窗口,其侧壁表面与介电层的上表面并非垂直,意即接触窗口顶部的开口宽度大于底部的宽度。此外,更可于等离子主要蚀刻工艺后,再进行过度蚀刻工艺以移除残余的介电层,直到裸露出基底表面为止。然后,进行光阻边缘清除工艺以移除邻近接触窗口的部分光阻层,而裸露出介电层的边角,其系与接触窗口的顶端相邻。此光阻边缘清除工艺的压力为50至150mTorr之间,功率约为50至200瓦(W)之间,反应气体为氧气,其流速介于5至80sccm之间。在此条件下,光阻层的移除速率介于2000至6000埃/分之间,而此光阻边缘清除工艺进行10至60秒左右。当光阻边缘清除工艺完成后,进行等离子软式蚀刻工艺以圆化暴露的介电层边角,此等离子软式蚀刻工艺例如是干式等向性蚀刻。
本发明提出再一种形成具有圆化边角的接触窗口的方法。首先,形成具有介电层与接触窗口的结构,其中介电层位于基底上,且接触窗口垂直穿过此介电层。然后对于接触窗口顶端的侧壁表面进行圆化。介电层的材质选自硼磷硅玻璃、氧化硅、氮化硅及氮氧化硅等材料。之后,在接触窗口中填入导体材料以形成欧姆接触窗,其中并不会形成孔隙而大幅降低其导电性。
附图说明
图1是公知接触窗口工艺中,已依序形成介电层以及图案化光阻层的基底的剖面图;
图2接续图1,为蚀刻裸露的介电层以形成接触窗口的步骤;
图3接续图2,为利用公知技术于接触窗口中填入导体材料,而使得导体材料中形成孔隙的情形;
图4是依照本发明一较佳实施例的一种接触窗口工艺的流程图;
图5是本发明一较佳实施例中,已依序形成介电层以及图案化光阻层的基底的剖面图;
图6接续图5,为进行等向蚀刻工艺与等离子主要蚀刻工艺以于介电层中形成半完成的接触窗口的步骤;
图7接续图6,为进行过度蚀刻工艺以形成完整的接触窗口的步骤;
图8接续图7,为进行光阻边缘清除工艺以移除部分光阻层的步骤;
图9接续图8,为进行等离子软式蚀刻工艺以圆化接触窗口的顶端边角的步骤;以及
图10接续图9,为于接触窗口内填入导体层的步骤。
13、43:基底
16、46:介电层
19、49:光阻层
22、52:接触窗口
23、58:导体材料
25:孔隙
28、31、34、37、40:步骤
55:边角
具体实施方式
虽然在本实施例中是以特定图标以详细说明之,但并非用以限定本发明。以下详细的描述,虽然为一较佳实施例,但在不脱离本发明的精神和范围内,当可作些许的更动与润饰。例如,熟悉此技艺者于实行本发明时,应可明了本发明的方法形成具有圆化边角的接触窗口,所以其当可利用本发明的方法于不同的介电材料中或是集成电路内不同的膜层中以形成接触窗口,而非只限定于实施例中的应用。除此之外,接触窗口更可以形成于不同的导体材料上,且这些导体材料位于集成电路之各个膜层中。例如,接触窗口可形成于晶体管栅极(transistor gate)上,而非在硅基底上。因此不同的介电材料、不同的导电材料以及不同的膜层都包含于本发明所保护的范围内。
在此所描述的工艺步骤及结构并无法涵盖一个完整的晶体管组件工艺。本发明可以与许多常用的集成电路制造技术结合,但此处仅提及有限的工艺步骤,其为解释本发明所需者。
请参照图4,其为依照本发明一较佳实施例的一种接触窗口工艺的流程图,此接触窗口的顶端具有圆化的边角。本发明可用以形成一或多个接触窗口,其中每一个接触窗口的顶端皆具有圆化的边角。首先进行步骤28,其对于基底上的介电层进行等向性蚀刻工艺,其中介电层上已形成有一层图案化的光阻层。在等向性蚀刻工艺中,此光阻层作为蚀刻罩幕,因此只有部分暴露的介电层材料会被移除。之后,进行步骤31,其对于暴露的介电层进行更进一步的等离子主要蚀刻工艺。在一较佳实施例中,步骤28的等向性蚀刻工艺可以省略,亦即形成接触窗口的工艺始于步骤31。接着,进行步骤34,其系进行过度蚀刻工艺以继续蚀刻暴露的介电层,直到裸露出基底表面为止,以形成完整的接触窗口。之后,进行步骤37,其为光阻边缘清除工艺,以移除部分位于接触窗口顶部边角的光阻。然后,进行步骤40,其系进行等离子软式蚀刻工艺以圆化接触窗口顶部的边角。上述的等向性蚀刻工艺、等离子主要蚀刻工艺、清除光阻边缘工艺以及等离子软式蚀刻工艺皆可于相同的反应室中(原位(in-situ))进行,亦即在整个工艺中,晶圆位于单一反应室中进行反应。因此,在工艺转换时,晶圆不会遭受到污染物的污染而使其基底结构受损或改变。
图5至图10,是依照本发明一较佳实施例的一种形成具有圆化边角的接触窗口的工艺的剖面示意图。请参照图5,首先提供一基底43,其上已形成有介电层46。虽然基底43的材质较佳为单晶硅,然而在其它实施例中,其材质亦可为氮化镓(GaN)、砷化镓(GaAs)、多晶硅或其它一般常用的半导体材料。而且,基底43亦可掺入p型的掺质(例如:硼、二氟化硼)或n型的掺质(例如:砷、磷、锑),当然基底43亦可同时包含导电型态相反的掺杂区,此称为接合(junctions)。另外,介电材料较佳为硼磷硅玻璃(BPSG),其形成方法例如是低压化学气相沉积法(LPCVD),而利用LPCVD于反应室沉积硼磷硅玻璃时,其反应气体为四乙基硅酸酯(TEOS),其压力介于0.1至1Torr之间,且温度介于摄氏650至750度之间。此时除了TEOS外,更添加少量的磷化氢(PH3)与乙硼烷(B2H6)的混合物进入反应室中,以形成包含少量磷与硼的硼磷硅玻璃。此外,介电层46亦可由其它绝缘材料构成,例如氧化硅、氮化硅或氮氧化硅等,其皆可通过化学气相沈积法沉积于基底43上。
接着,于介电层46上形成图案化光阻层49,其为暴露出部分的介电层46,而可在后续图案化接触窗口时用作蚀刻罩幕。此图案化光阻层49利用公知的微影技术来形成,其中一种技术首先利用旋转涂布法将光阻层涂布于晶圆上,此晶圆系包括硅基底43以及介电层46。然后将晶圆放入步进机(stepper)中,并将晶圆对准光罩板(maskplate)以进行UV曝光,而这个光罩板的尺寸必须足够涵盖小部分的晶圆。此步进机是以步进方式驱动晶圆,以使其上的各曝光区(quadrant)依序接受曝光,直到整个晶圆或晶圆上欲曝光的部分都已接受曝光为止。之后,将晶圆放入显影液中以溶解经UV曝光的光阻,而产生图案化的光阻层49。
之后,请参照图6,进行等向性蚀刻工艺以及等离子主要蚀刻工艺,以于未被光阻层49覆盖的介电层46中形成接触窗口52,其中利用等向性蚀刻可以移除部分的介电层46而定义出接触窗口52的侧壁与底部轮廓。若介电层材料为BPSG,则进行等向性蚀刻的反应气体可为氩气(Ar)/四氟化碳(CF4)/三氟甲烷(CHF3)的混合气体,其中氩气的流速为50至150sccm,四氟化碳的流速为10至30sccm,三氟甲烷的流速为10至30sccm。另外,在等向性蚀刻工艺中,反应室内的压力介于500至1000mTorr之间,且其功率介于100至300W之间。在此条件下,BPSG的蚀刻速率为2578埃/分,且BPSG对于硅基底的蚀刻比为86.5。当等向性蚀刻工艺完成后,所形成的接触窗口52其侧壁与底部并非成一直角,使接触窗口52顶端的宽度大于底部的宽度。特别是,此阶段的接触窗口52的侧壁呈些微圆化的形状,且接触窗口52的上缘略为延伸至光阻层49的下方。
在等向性蚀刻工艺之后所进行的等离子主要蚀刻工艺,主要是利用非等向性蚀刻法(例如:高压等离子蚀刻法)去除基底43上裸露的介电层46的大部分,并在即将暴露出基底43之前停止。在此实施例中,一晶圆的等向性蚀刻工艺与等离子主要蚀刻工艺可于同一反应室中进行,并使用相同的蚀刻气体,如此在工艺转换时即不需将晶圆移出原来的反应室。例如,在等向性蚀刻工艺之后,可以通过调低等离子源功率(source power)或调高偏压功率(bias power)的方式,而从非等向性蚀刻工艺转变成等离子主要蚀刻工艺。在图6中,在等离子主要蚀刻工艺之后,接触窗口52的侧壁朝向接触窗口52底部倾斜,使得接触窗口52顶端的宽度大于底部的宽度。
请参照图7,于等离子主要蚀刻工艺后进行过度蚀刻以形成完整的接触窗口52,其过度蚀刻工艺利用一般公知所使用的蚀刻技术来完成,例如是干式等离子蚀刻工艺。此过蚀刻工艺用以移除未被光阻覆盖的介电层46的残余部分,以完全裸露出基底43的表面,而此蚀刻工艺可在相当部分的基底43被移除之前停止。此外,该过度蚀刻工艺亦可在进行上述等向性蚀刻工艺与等离子主要蚀刻工艺的同一反应室中,利用相同的反应物来进行蚀刻。在此实施例中,过度蚀刻工艺的蚀刻速率较等离子主要蚀刻工艺为低,但其可控制性却比较良好,其作法例如是降低反应气体的流速,使得介电层46与基底43具有更佳的蚀刻选择比。
之后,请参照图8,进行光阻边缘清除工艺以移除邻近接触窗口52顶端的部分光阻层49,在此实施例中,所移除者为位在介电层46边角上方的部分光阻层49。此光阻边缘清除工艺亦可于进行前述工艺的同一反应室中进行,但其反应气体改为氧气,反应气体的流速介于5至80sccm之间,压力介于50至150mTorr之间,且功率介于50至200W之间。在此条件下,光阻层49的蚀刻速率介于2000至6000埃/分之间,而清除光阻工艺的时间是由蚀刻速率所决定,其例如是介于10至60秒之间。
请参照图9,接着进行等离子软式蚀刻工艺,以移除位于接触窗口顶端的部分介电层46,并将接触窗口52底部的残留物移除。在此实施例中,等离子软式蚀刻工艺所移除的介电层46为之前光阻边缘清除步骤所去除的光阻的下方的部分。亦即,在等离子软式蚀刻的工艺中,位于接触窗口52顶端的侧壁表面会被蚀刻而圆化,所以会使得接触窗口52顶端的宽度更大于底部的宽度。此等离子软式蚀刻的技术例如是等向性等离子蚀刻工艺,且此等离子蚀刻可以有效地控制蚀刻参数以达到所欲的蚀刻效果。另外,等离子软式蚀刻工艺亦可于进行前述工艺的同一反应室中进行,且可使用前述用于等向性蚀刻工艺的反应物。除此之外,等离子软式蚀刻工艺亦可以公知的湿式蚀刻技术来达成。
另外,终止此等离子软式蚀刻工艺的时机,可以在部分位于接触窗口52顶端的边角55的介电层46被移除,使得接触窗口52顶端的宽度更为增加之后,但较佳是在此顶端边角55略为圆化之后,而更佳是在此顶端边角55圆化为图9所示的程度之后,以降低或完全消除后续于导体材料中产生孔隙的可能性。如此,通过等离子软式蚀刻工艺即可以完成具有圆化的边角55的接触窗口。之后,利用公知技术将光阻层49去除,其方法例如是灰化法(ashing)。
接着,请参照图10,于接触窗口52中形成导体材料58,其方法例如是利用溅镀法将金属靶的材料填入接触窗口52中,此金属靶材例如是钨;或是利用电镀法将金属填入接触窗口52中,此金属材料例如是铜。如图10所示,导体材料58的上表面高于介电层46,且由于接触窗口52顶端的边角经过圆化,所以导体材料58可以连续填入接触窗口52中,而几乎或完全不会形成降低导电性的孔洞。在后续的步骤中,超出接触窗口52的导体材料58会被移除,使得导体材料58与介电层46齐平,以于接触窗口52中形成插塞(plug)结构。此外,导体层58亦可维持如图10所示的剖面结构,此时导体层58经过图案化,而同时作为介电层46上方的内连线以及与基底43相接的欧姆接触窗。
Claims (22)
1.一种形成具有圆化边角的接触窗口的方法,其特征是,包括:
于一基底上依序形成一介电层以及一图案化光阻层;
进行一等向性蚀刻工艺与一等离子主要蚀刻工艺,以于该介电层中形成一接触窗口;
进行一光阻边缘清除工艺,以移除部分的该光阻层;以及
进行一等离子软式蚀刻工艺,以使该接触窗口顶端的边角圆化。
2.如权利要求1所述的形成具有圆化边角的接触窗口的方法,其特征是,更包括于该等离子主要蚀刻工艺之后进行一过度蚀刻工艺。
3.如权利要求1所述的形成具有圆化边角的接触窗口的方法,其特征是,该光阻边缘清除工艺的压力介于50至150mTorr之间。
4.如权利要求1所述的形成具有圆化边角的接触窗口的方法,其特征是,该光阻边缘清除工艺的功率介于50至200W之间。
5.如权利要求1所述的形成具有圆化边角的接触窗口的方法,其特征是,该光阻边缘清除工艺所用的一反应气体为氧气,其流速介于5至80sccm之间。
6.如权利要求1所述的形成具有圆化边角的接触窗口的方法,其特征是,该光阻边缘清除工艺的进行时间介于10至60秒之间。
7.如权利要求1所述的形成具有圆化边角的接触窗口的方法,其特征是,在该光阻边缘清除工艺中,该光阻层的移除速率介于2000至6000埃/分之间。
8.如权利要求1所述的形成具有圆化边角的接触窗口的方法,其特征是,该等向性蚀刻工艺的压力介于500至1000mTorr之间,且功率介于100至300W之间。
9.如权利要求1所述的形成具有圆化边角的接触窗口的方法,其特征是,该等向性蚀刻工艺、该等离子主要蚀刻工艺、该光阻边缘清除工艺以及该等离子软式蚀刻工艺于相同的一反应室中进行。
10.如权利要求1所述的形成具有圆化边角的接触窗口的方法,其特征是,该等向性蚀刻工艺使用一氩气/四氟化碳/三氟甲烷混合气体作为反应气体,其中氩气的流速介于50至150sccm之间,四氟化碳的流速介于10至30sccm之间,且三氟甲烷的流速介于10至30sccm之间。
11.如权利要求1所述的形成具有圆化边角的接触窗口的方法,其特征是,该介电层的材质选自由硼磷硅玻璃、氧化硅、氮化硅以及氮氧化硅所组成的族群。
12.一种形成至少一开口的方法,该开口具有圆化的边角,其特征是,该方法包括:
于一材料上形成一图案化膜层;
以该图案化膜层为蚀刻罩幕进行一蚀刻工艺,以于该材料中形成至少一开口;
移除邻近该开口的至少一部分的该图案化膜层;以及
进行一等离子软式蚀刻,以移除位在该部分的该图案化膜层下方的该材料的一部分,以使该开口顶端的边角圆化。
13.如权利要求12所述的形成至少一开口的方法,其特征是,
该图案化膜层为一图案化光阻层,该材料为一介电层,该开口为一接触窗口,且该蚀刻工艺为一等离子主要蚀刻工艺;
于该材料上形成该图案化膜层的步骤包括于一介电层上形成一图案化光阻层,其中该介电层位于一基底上;以及
移除至少一部分的该图案化膜层的步骤包括进行一光阻边缘清除工艺,以移除至少一部份的该图案化光阻层。
14.如权利要求13所述的形成至少一开口的方法,更包括于该等离子主要蚀刻工艺之后进行一过度蚀刻工艺。
15.如权利要求13所述的形成至少一开口的方法,其特征是,该光阻边缘清除工艺的压力介于50至150mTorr之间。
16.如权利要求13所述的形成至少一开口的方法,其特征是,该光阻边缘清除工艺的功率介于50至200W之间,且进行时间介于10至60秒之间。
17.如权利要求13所述的形成至少一开口的方法,其特征是,该光阻边缘清除工艺是使用氧气作为一反应气体,氧气的流速介于5至80sccm之间,且该光阻层的移除速率介于2000至6000埃/分之间。
18.如权利要求13所述的形成至少一开口的方法,其特征是,该等向性蚀刻工艺、该等离子主要蚀刻工艺、该光阻边缘清除工艺以及该等离子软式蚀刻工艺于相同的一反应室中进行。
19.如权利要求12所述的形成至少一开口的方法,其特征是,
该图案化膜层为一图案化光阻层,该材料为一介电层,该至少一开口为多个接触窗口,且该蚀刻工艺为一等离子主要蚀刻工艺;
于该材料上形成该图案化膜层之步骤包括于该介电层上形成一图案化光阻层,其中该介电层位于一基底上;以及
移除至少一部分的该图案化膜层的步骤包括进行一光阻边缘清除工艺,以移除多部份的该光阻层。
20.如权利要求13所述的形成至少一开口的方法,其特征是,该介电层包括一硼磷硅玻璃层。
21.一种半导体结构,其特征是,该结构包括:
一介电层,其位于一半导体基底上;以及
至少一接触窗口,其贯穿该介电层,其中
该接触窗口包括一侧壁表面,且该接触窗口顶端的该侧壁表面经过圆化,使得该接触窗口顶端的宽度大于该接触窗口底部的宽度;并且
该接触窗口中填有一导体层。
22.如权利要求21所述的半导体结构,其特征是,
该至少一接触窗口包括多个接触窗口;以及
该介电层的材质选自由硼磷硅玻璃、氧化硅、氮化硅与氮氧化硅所组成的族群。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03148110 CN1287422C (zh) | 2003-07-02 | 2003-07-02 | 形成具有圆化边角的接触窗口的方法及半导体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03148110 CN1287422C (zh) | 2003-07-02 | 2003-07-02 | 形成具有圆化边角的接触窗口的方法及半导体结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1567531A CN1567531A (zh) | 2005-01-19 |
CN1287422C true CN1287422C (zh) | 2006-11-29 |
Family
ID=34472185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03148110 Expired - Fee Related CN1287422C (zh) | 2003-07-02 | 2003-07-02 | 形成具有圆化边角的接触窗口的方法及半导体结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1287422C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103066096A (zh) * | 2013-01-28 | 2013-04-24 | 豪威科技(上海)有限公司 | 背照式cmos影像传感器的制造方法 |
-
2003
- 2003-07-02 CN CN 03148110 patent/CN1287422C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103066096A (zh) * | 2013-01-28 | 2013-04-24 | 豪威科技(上海)有限公司 | 背照式cmos影像传感器的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1567531A (zh) | 2005-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1199258C (zh) | 在有机硅酸盐玻璃中腐蚀双金属镶嵌结构的方法 | |
US6583065B1 (en) | Sidewall polymer forming gas additives for etching processes | |
EP2353173B1 (en) | Methods of fabricating substrates | |
CN1154018C (zh) | 改进的接触和深沟槽构图 | |
CN1188327A (zh) | 形成接触窗的方法 | |
CN1881534A (zh) | 制造闪存器件的浮动栅的方法 | |
EP0814501A2 (en) | Method for etching metal silicide with high selectivity to polysilicon | |
JPH11330046A (ja) | 半導体装置の製造方法及び半導体装置 | |
CN1154186C (zh) | 半导体器件的金属化 | |
CN1146034C (zh) | 下埋式微细金属连线的制造方法 | |
CN1905133A (zh) | 在闪存器件中形成浮置栅电极的方法 | |
CN1287422C (zh) | 形成具有圆化边角的接触窗口的方法及半导体结构 | |
CN1099700C (zh) | 形成半导体器件金属布线的方法 | |
US20050090113A1 (en) | Method for removing photoresist after etching the metal layer | |
US20030227092A1 (en) | Method of rounding a corner of a contact | |
CN1211841C (zh) | 使掺杂SiO2图形化的方法和选择性蚀刻SiO2的方法 | |
US7622051B1 (en) | Methods for critical dimension control during plasma etching | |
US6887788B2 (en) | Method of manufacturing semiconductor device | |
KR100466192B1 (ko) | 반도체 소자의 제조 방법 | |
US6949469B1 (en) | Methods and apparatus for the optimization of photo resist etching in a plasma processing system | |
KR100910865B1 (ko) | 반도체소자 제조방법 | |
CN1457503A (zh) | 多晶硅栅极蚀刻后的无机抗反射涂层的干式各向同性移除 | |
KR100249384B1 (ko) | 접촉홀 형성방법 | |
KR20010081436A (ko) | 반도체 장치의 다마신 배선 형성 방법 | |
CN1217383C (zh) | 在半导体装置中形成无边界接触窗的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061129 Termination date: 20190702 |
|
CF01 | Termination of patent right due to non-payment of annual fee |