CN1217383C - 在半导体装置中形成无边界接触窗的方法 - Google Patents

在半导体装置中形成无边界接触窗的方法 Download PDF

Info

Publication number
CN1217383C
CN1217383C CN 02123097 CN02123097A CN1217383C CN 1217383 C CN1217383 C CN 1217383C CN 02123097 CN02123097 CN 02123097 CN 02123097 A CN02123097 A CN 02123097A CN 1217383 C CN1217383 C CN 1217383C
Authority
CN
China
Prior art keywords
semiconductor device
contact window
forms
layer
borderless contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 02123097
Other languages
English (en)
Other versions
CN1464528A (zh
Inventor
朱倍宏
钟嘉麒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN 02123097 priority Critical patent/CN1217383C/zh
Publication of CN1464528A publication Critical patent/CN1464528A/zh
Application granted granted Critical
Publication of CN1217383C publication Critical patent/CN1217383C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种在半导体装置中形成无边界接触窗的方法。首先，在具有栅极结构及扩散区的基底上顺应基底外型形成蚀刻终止层及介电层。其中，栅极结构上形成有一遮蔽层。接着，在栅极结构及部分的扩散区的上方分别形成露出蚀刻终止层的第一开口及未露出蚀刻终止层的第二开口。然后，蚀刻第一开口下方的蚀刻终止层及第二开口下方部分的介电层，其中蚀刻终止层的蚀刻率高于介电层。接着，蚀刻第一开口下方的遮蔽层而形成第一接触窗，并蚀刻第二开口下方的介电层而露出蚀刻终止层，其中蚀刻终止层的蚀刻率低于遮蔽层及介电层。最后，蚀刻第二开口下方的蚀刻终止层而形成第二接触窗。

Description

在半导体装置中形成无边界接触窗的方法
技术领域
本发明涉及一种形成接触窗的方法，特别涉及一种在半导体装置中形成无边界接触窗(borderless contact)的方法。
背景技术
在半导体机体上制作集成电路时，常需要利用金属内联机(interconnect)来作电性连接各个半导体装置。传统上制作内联机时，会先制作接触窗(contact hole)，随后将金属填入洞内及形成于洞口上方即可完成内联机的制作。然而，为了提高集成电路的集成度，内联机的线距(space)需随之缩小。为了缩小线距，因而发展出无边界接触窗。此接触窗不再完全位于扩散区(diffusion region)上，而是部分位于隔离区的绝缘层(如场氧化层或浅沟道隔离氧化层)上。然而，制作无边界接触窗非常容易过蚀刻绝缘层而导致漏电流的产生。因此，必须在绝缘层先形成一保护层作为蚀刻终止层。由于蚀刻终止层的存在，增加了同时制作一般接触窗及无边界接触窗的困难度。因此，传统上，一般的接触窗与无边界接触窗分开制作。即，需经由两次的微影制作过程方可完成。如此会增加制作过程步骤导致成本增加并降低产能。
为了进一步说明本发明的背景，以下配合图1a到1c说明传统上在半导体装置中形成无边界接触窗的方法。首先，请参照图1a，提供一基底100，例如一硅晶片，基底100上具有一栅极结构103、一扩散区(diffusion region)D及隔离区102。其中，栅极结构103包含一栅极103a、栅极氧化层(未绘示)及间隙壁(spacer)103b，且栅极103a上形成有一硬质遮蔽层(hard mask)105，例如氧化硅。在基底100上依序形成一顺应性的蚀刻终止层104，例如氮氧化硅(SiON)层或氮化硅层。接着，在蚀刻终止层104上形成一介电层106，例如氧化硅层，以作为金属层间介电层(interlayer dielectric，ILD)。
接着，请参照图1b，利用光阻图案层(未绘示)来定义蚀刻栅极结构103上方的介电层106、蚀刻终止层104及遮蔽层105而形成一接触窗106a并露出栅极103a。
最后，请参照图1c，在去除光阻图案层(未绘示)后，再利用另一光阻图案层(未绘示)来定义蚀刻位于部分的隔离区102及相邻的部分扩散区D上方的介电层106而形成另一开口(未绘示)并露出蚀刻终止层104。随后，依序去除露出的蚀刻终止层104及光阻图案层而形成一无边界(borderless)接触窗106b。然而，此方法需经由两次的微影而增加成本。
发明内容
本发明的目的在于提供一种在半导体装置中形成无边界接触窗的方法，其利用在去除栅极上方的蚀刻终止层时，使用蚀刻终止层的蚀刻率高于介电层的蚀刻参数(recipe)，而在去除栅极上方的遮蔽层时，使用蚀刻终止层的蚀刻率低于介电层的蚀刻参数，如此只需一次微影便可在制作栅极上方接触窗时，同时制作无边界接触窗而简化制作过程及降低制造成本。
根据上述的目的，本发明提供一种在半导体装置中形成无边界接触窗的方法，包括下列步骤：提供一半导体基底，基底上具有一栅极结构、一扩散区及一隔离区且栅极结构上形成有一遮蔽层；在基底上依序形成一顺应基底外型的蚀刻终止层及一介电层；定义介电层，以在栅极结构上方形成一第一开口而露出蚀刻终止层，且在至少部分的扩散区上方形成一第二开口；实施第一蚀刻以去除第一开口下方的蚀刻终止层及第二开口下方部分的介电层，其中利用第一蚀刻气体使蚀刻终止层的蚀刻率高于介电层；实施第二蚀刻以去除第一开口下方的遮蔽层而形成第一接触窗及去除第二开口下方的介电层而露出蚀刻终止层，其中利用第二蚀刻气体使蚀刻终止层的蚀刻率低于遮蔽层及介电层；以及实施第三蚀刻以去除第二开口下方的蚀刻终止层而形成一第二接触窗。其中，栅极结构包括一栅极、栅极氧化层及间隙壁，且隔离区系一由浅沟道隔离所形成的氧化层。再者，第一蚀刻气体包括氟碳气体(CF4)、含氢的氟碳气体(CHF3)及氧气，且第二蚀刻气体包括氟碳气体(C4F8)、氧气及一氧化碳气体。
为让本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1a到1c为传统上在半导体装置中形成无边界接触窗的剖面示意图。
图2a到2e为本发明实施例的在半导体装置中形成无边界接触窗的剖面示意图。
符号说明
100、200--基底；
102、202--隔离区；
103、203--栅极结构；
103a、203a--栅极；
103b、203b--间隙壁；
104、204--蚀刻终止层；
105、205--遮蔽层；
106、206--介电层；
106a、106b、208a、208b--接触窗；
206a、206b--开口；
D--扩散区。
具体实施方式
以下配合图2a到2e说明本发明实施例的在半导体装置中形成无边界接触窗的方法。
首先，请参照图2a，提供一基底200，例如一硅晶片，基底200上具有一栅极结构203、一扩散区(diffusion region)D及隔离区202，例如由浅沟道隔离(shallow trench isolation，STI)法所形成的氧化层。其中，栅极结构203包含一栅极203a、栅极氧化层(未绘示)及间隙壁(spacer)203b，且栅极203a上形成有一硬质遮蔽层(hard mask)205，例如氧化硅。接着，在基底200上形成一顺应基底200外型的蚀刻终止层204，例如氮氧化硅(SiON)层或氮化硅层，厚度约250--350埃。然后，在蚀刻终止层204上形成一介电层206，例如氧化硅层，以作为金属层间介电层(interlayerdielectric，ILD)。
接下来，请参照图2b，利用形成于介电层206的光阻图案层(未绘示)作为罩幕来蚀刻介电层206，以在栅极结构203上方形成一开口206a而露出蚀刻终止层204，且在部分的隔离区202及相邻的部分扩散区D上方形成另一开口206b。由于高度差(step height)的关系，开口206b下方的蚀刻终止层204不会露出。
接下来，请参照图2c，在本实施例中，利用干蚀刻来去除开口206a下方的蚀刻终止层204及开口206b下方部分的介电层206，进行时间为30--40秒且使用的高频功率及低频功率为550--650W。其中，利用氟碳气体(CF4)、含氢的氟碳气体(CHF3)及氧气(O2)作为蚀刻气体，且流量分别为8--12、18--22及2--6sccm。如此一来，蚀刻终止层204的蚀刻率高于介电层206，其目的在于不露出开口206b下方的蚀刻终止层204。
接下来，请参照图2d，同样利用干蚀刻去除开口206a下方的遮蔽层205而形成接触窗208a，且去除开口206b下方的介电层206而露出蚀刻终止层204。在本实施例中，干蚀刻进行时间为45--55秒且使用的高频功率及低频功率分别为900--1100W及1900--2100W。其中，利用氟碳气体(C4F8)、氧气(O2)及一氧化碳气体(CO)作为蚀刻气体，流量分别为5--9、2--6及90--110sccm。如此一来，蚀刻终止层204的蚀刻率低于遮蔽层205及介电层206，其目的在于防止在开口206b下方的蚀刻终止层204发生过蚀刻而有损于隔离区202。
最后，请参照图2e，以干蚀刻去除开口206b下方的蚀刻终止层204而形成无边界(borderless)接触窗208b。在本实施例中，干蚀刻进行时间为75--85秒且使用的高频功率及低频功率分别为300W及80--120W。其中，利用含氢的氟碳气体(CH3F)及氧气(O2)作为蚀刻气体，流量分别为40--60及250--350sccm。
根据本发明的方法，可利用栅极与隔离区的高度差，在制造栅极上方的接触窗时，同时制造无边界接触窗。即，只需一次微影便可同时制作栅极上方的接触窗及无边界接触窗。相较于使用两次微影的现有方法而言，可简化制作过程、提高产能及降低成本。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当以权利要求为准。

Claims (18)

1.在半导体装置中形成无边界接触窗的方法，其特征在于，包括下列步骤：
提供一半导体基底，该基底上具有一栅极结构、一扩散区及一隔离区且该栅极结构上形成有一遮蔽层；
在该基底上依序形成一顺应该基底外型的蚀刻终止层及一介电层；
定义该介电层，以在该栅极结构上方形成一第一开口而露出该蚀刻终止层，且在至少部分的该扩散区上方形成一第二开口；
实施第一蚀刻以去除该第一开口下方的该蚀刻终止层及该第二开口下方部分的该介电层，其中利用第一蚀刻气体使该蚀刻终止层的蚀刻率高于该介电层；
实施第二蚀刻以去除该第一开口下方的该遮蔽层而形成第一接触窗及去除该第二开口下方的该介电层而露出该蚀刻终止层，其中利用第二蚀刻气体使该蚀刻终止层的蚀刻率低于该遮蔽层及该介电层；以及
实施第三蚀刻以去除该第二开口下方的该蚀刻终止层而形成一第二接触窗。
2.如权利要求1所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的栅极结构包括一栅极、栅极氧化层及间隙壁。
3.如权利要求1所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的隔离区系一由浅沟道隔离所形成的氧化层。
4.如权利要求1所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的遮蔽层系氧化硅层。
5.如权利要求1所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的蚀刻终止层系氮氧化硅层或氮化硅层。
6.如权利要求1所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的介电层系氧化硅层。
7.如权利要求1所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的第一蚀刻气体包括氟碳气体及含氢的氟碳气体。
8.如权利要求7所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的第一蚀刻所使用的高频功率及低频功率为550--650W。
9.如权利要求7所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的第一蚀刻的时间为30--40秒。
10.如权利要求7所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的氟碳气体及该含氢的氟碳气体的流量分别为8--12及18--22sccm。
11.如权利要求7所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的第一蚀刻气体还包括氧气。
12.如权利要求11所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的氧气的流量为2--6sccm。
13.如权利要求1所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的第二蚀刻气体包括氟碳气体及氧气。
14.如权利要求13所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的第二蚀刻所使用的高频功率及低频功率分别为900--1100W及1900--2100W。
15.如权利要求13所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的第二蚀刻的时间为45--55秒。
16.如权利要求13所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的氟碳气体及该氧气的流量分别为5--9及2--6sccm。
17.如权利要求13所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的第二蚀刻气体还包括一氧化碳。
18.如权利要求17所述的在半导体装置中形成无边界接触窗的方法，其特征在于，所述的一氧化碳的流量为90--110sccm。
CN 02123097 2002-06-12 2002-06-12 在半导体装置中形成无边界接触窗的方法 Expired - Lifetime CN1217383C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02123097 CN1217383C (zh) 2002-06-12 2002-06-12 在半导体装置中形成无边界接触窗的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02123097 CN1217383C (zh) 2002-06-12 2002-06-12 在半导体装置中形成无边界接触窗的方法

Publications (2)

Publication Number Publication Date
CN1464528A CN1464528A (zh) 2003-12-31
CN1217383C true CN1217383C (zh) 2005-08-31

Family

ID=29743435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02123097 Expired - Lifetime CN1217383C (zh) 2002-06-12 2002-06-12 在半导体装置中形成无边界接触窗的方法

Country Status (1)

Country Link
CN (1) CN1217383C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263055A (zh) * 2010-05-28 2011-11-30 无锡华润上华半导体有限公司 接触孔的形成方法、半导体结构

Also Published As

Publication number Publication date
CN1464528A (zh) 2003-12-31

Similar Documents

Publication Publication Date Title
US5899749A (en) In situ etch process for insulating and conductive materials
CN1405849A (zh) 应用于约束等离子体反应室的半导体双镶嵌蚀刻制作过程
KR101192410B1 (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
US20060160366A1 (en) Method for preparing a structure with high aspect ratio
CN1217383C (zh) 在半导体装置中形成无边界接触窗的方法
US5767019A (en) Method for forming a fine contact hole in a semiconductor device
US20050164512A1 (en) Method of manufacturing semiconductor device
US4594769A (en) Method of forming insulator of selectively varying thickness on patterned conductive layer
CN1204606C (zh) 形成具有高深宽比的沟槽的蚀刻方法
JP3959790B2 (ja) 半導体装置の製造方法
US6376382B1 (en) Method for forming an opening
US6420259B1 (en) Formation of a self-aligned structure
CN100339953C (zh) 形成接触孔的方法
JP4948278B2 (ja) 半導体装置の製造方法
KR20020017845A (ko) 반도체소자의 비트라인 형성방법
CN1299349C (zh) 双镶嵌工艺中两阶段去除介层洞光刻胶的方法
KR20000045442A (ko) 반도체소자의 콘택 형성방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
CN1464531A (zh) 避免具间隙壁的接触窗中顶部微距变大的方法
JPH06104222A (ja) 半導体装置の製造方法
CN1287422C (zh) 形成具有圆化边角的接触窗口的方法及半导体结构
KR20040001938A (ko) 반도체소자의 자기정렬콘택 형성방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR20040050797A (ko) 반도체 소자의 콘택홀 형성방법
KR100721590B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050831