KR100561970B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100561970B1
KR100561970B1 KR1020030066582A KR20030066582A KR100561970B1 KR 100561970 B1 KR100561970 B1 KR 100561970B1 KR 1020030066582 A KR1020030066582 A KR 1020030066582A KR 20030066582 A KR20030066582 A KR 20030066582A KR 100561970 B1 KR100561970 B1 KR 100561970B1
Authority
KR
South Korea
Prior art keywords
manufacturing
film
semiconductor device
etching
dry etching
Prior art date
Application number
KR1020030066582A
Other languages
English (en)
Other versions
KR20050030651A (ko
Inventor
김인수
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030066582A priority Critical patent/KR100561970B1/ko
Priority to US10/758,188 priority patent/US7074679B2/en
Publication of KR20050030651A publication Critical patent/KR20050030651A/ko
Application granted granted Critical
Publication of KR100561970B1 publication Critical patent/KR100561970B1/ko
Priority to US11/446,064 priority patent/US20060220075A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 자세하게는 결함 제거 식각을 이용하여 자기정렬 소오스 공정으로 플래시 소자를 제조시 발생하는 결함을 제거한 반도체 소자의 제조방법에 관한 것이다.
본 발명의 상기 목적은 소자격리막이 구비된 반도체 기판상에 산화막, 플로팅 게이트 도전막, 유전체막, 콘트롤 게이트 도전막을 차례로 증착하는 단계, 상기 산화막, 플로팅 게이트 도전막, 유전체막 및 콘트롤 게이트 도전막을 패터닝하여 게이트를 형성하는 단계, 상기 게이트가 형성된 기판에 자기정렬 소오스용 마스크를 형성하고 패터닝하는 단계, 상기 게이트 사이에 드러난 소자격리막을 제거하는 단계, 이온 주입 공정을 진행하는 단계 및 상기 이온 주입 공정시 또는 소자격리막을 제거시 발생한 데미지를 제거하는 단계를 포함하는 반도체 소자의 제조방법에 의해 달성된다.
따라서, 본 발명의 반도체 소자의 제조방법은 화학 건식식각을 통하여 식각 및 이온주입시 발생하는 실리콘 격자의 손상을 제거하여 산화막의 막질 특성을 향상시켜 플래시 메모리 소자의 동작시 전자의 손실을 방지하여 소자의 전기적 특성을 개선할 수 있는 효과가 있다.
화학 건식식각, 자기정렬 소오스

Description

반도체 소자의 제조방법{Method for fabricating semiconductor device}
도 1a 내지 도 1c는 종래 기술에 의한 플래시 소자의 소오스 라인 형성 방법을 나타낸 공정단면도.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조방법을 나타낸 공정단면도.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 자세하게는 결함 제거 식각을 이용하여 자기정렬 소오스(self aligned source; SAS) 공정으로 플래시 소자를 제조시 발생하는 결함을 제거한 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 플래시 소자에서는 소오스 라인(source line)을 형성하기 위해 각 단위 셀의 소오스를 연결하는 소오스 연결층을 형성시킨다. 소오스 연결층 형성 방법의 하나로 각 단위 셀의 소오스에 콘택을 형성하여 연결하는 금속 콘택(metal contact)방법이 있다. 이 방법은 콘택 마진(contact margin)을 고려해야 하기 때문 에 고집적 소자에는 적절하지 않은 방법이다. 소자의 고집적화를 실현하기 위해 최근에는 자기정렬 소오스 공정을 통해 불순물 확산층으로 된 소오스 라인(source line)을 많이 적용하고 있다.
대한민국 특허공개공보 제 2003-49450호에는 자기정렬 소오스 식각 공정을 통해 소오스 라인을 형성할 때 사용되는 포토레지스트 패턴의 식각 손실을 보상하여 셀 소오스 이온 주입 공정을 원활히 수행할 수 있는 방법이 개제되어 있고, 대한민국 특허공개공보 제 2001-104910호에는 플로팅 게이트용 폴리실리콘막을 잔류시킨 상태로, 소오스가 형성될 부분의 필드산화막을 제거하기 위한 식각 공정을 수행하여 액티브 영역의 기판 실리콘이 손실되는 것을 방지하는 방법이 기재되어 있다.
또한, 미합중국 등록특허 제 5,955,759호에는 접합 영역들에 대하여 자기 정렬된 소스/드레인 컨택트를 생성하며, 기생 게이트 저항(parasitic gate resistance)을 줄이기 위하여 T-자형의 자기 정렬된 금속 또는 금속/폴리실리콘 게이트를 생성하는 방법에 대하여 기재되어 있고, 미합중국 등록특허 제 5,552,331호에는 자기정렬 소오스의 에치동안 게이트 엣지 및 인접한 소스 영역을 보호하도록 트랜지스터의 게이트를 따라 서로 다른 폭의 스페이서를 형성하는 방법에 대하여 기재되어 있다.
도 1a 내지 도 1c는 종래 기술에 의한 플래시 소자의 소오스 라인 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(11)에 소자 분리막(도시 안됨)을 형성하여 필드 영역(field region)과 액티브 영역(active region)을 정의(define)하고, 액티브 영역의 반도체 기판(11) 상에 터널 산화막(12)을 형성한다. 터널 산화막(12) 상에 플로팅 게이트(13), 유전체막(14) 및 콘트롤 게이트(15)가 적층된 스택 게이트(stack gate) 구조를 형성한다. 소자의 고집적화에 따라 워드라인 저항을 감소시키기 위해 콘트롤 게이트(15)로서 폴리실리콘층과 WSix, W, CoSiX, TiSi X 등과 같은 금속계 물질층이 적층된 구조를 많이 적용하고 있다. 자기정렬 소오스 공정을 진행하기 위하여, 자기정렬 소오스 마스크 작업을 통해 소오스 라인 지역이 개방된 포토레지스트 패턴(16)을 스택 게이트 구조상에 형성한다. 포토레지스트 패턴(16)은 0.07㎛ 이하의 중첩도 마진을 갖도록 형성해야 한다.
도 1b를 참조하면, 자기정렬 소오스 식각(SAS etch) 공정을 진행하여 소오스 라인 지역에 노출된 소자 분리막(도시 안됨)을 제거하여 소오스 라인 지역의 반도체 기판(11)이 모두 노출되게 하고, 자기정렬 소오스 식각을 완료한 후에 경화 공정을 진행한다. 자기정렬 소오스 식각 공정 및 경화 공정 동안 포토레지스트 패턴(16)은 일정 두께 식각 손실이 발생되어 두께가 얇아지고 경화된 포토레지스트 패턴(17)이 된다.
도 1c를 참조하면, 두께가 얇고 경화된 포토레지스트 패턴(17)을 이온 주입 마스크로 이용한 셀 소오스 이온 주입(cell source ion implantation) 공정을 진행하여 소오스 라인 지역의 반도체 기판(11)에 불순물 이온이 주입된 플래시 소자의 소오스 라인(18)을 형성한다.
그러나, 상기와 같은 기술은 소오스와 드레인의 형성시 식각 및 이온주입에 의한 실리콘 격자의 결함이 발생하여 게이트 양쪽면의 산화막의 두께가 달라지는 현상이 나타난다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 식각 및 이온주입에 의한 결함을 제거하기 위하여 결함 제거 식각을 통하여 산화막의 두께를 균일화하고 소자의 전기적 특성을 개선할 수 있는 반도체 소자의 제조방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소자격리막이 구비된 반도체 기판상에 산화막, 플로팅 게이트 도전막, 유전체막, 콘트롤 게이트 도전막을 증착하는 단계; 상기 산화막, 플로팅 게이트 도전막, 유전체막 및 콘트롤 게이트 도전막을 패터닝하여 게이트를 형성하는 단계; 상기 게이트가 형성된 기판에 자기정렬 소오스용 마스크를 형성하고 패터닝하는 단계; 상기 게이트 사이에 드러난 소자격리막을 제거하는 단계; 이온 주입 공정을 진행하는 단계; 상기 이온 주입 공정시 또는 소자격리막 제거시 발생한 데미지를 제거하는 단계; 및 크리닝 공정으로 상기 화학 건식식각된 기판을 세정하고, 상기 기판에 산화막을 형성하는 단계를 포함하는 반도체 소자의 제조방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조방법을 나타낸 공정단면도이다.
우선, 도 2a와 같이, 소자격리막(21)이 구비된 반도체 기판(20)상에 산화막(22)을 형성하고 상기 산화막 상부에 플로팅 게이트 도전막(23), 유전체막(24), 콘트롤 게이트 도전막(25)을 차례로 증착한 후 상기 산화막, 플로팅 게이트 도전막, 유전체막 및 콘트롤 게이트 도전막을 패터닝하여 게이트를 형성한다.
상기 산화막은 셀 어레이 영역 또는 주변회로 영역에 요구되는 트랜지스터의 특성을 얻기 위한 적정한 두께로 형성하고, 상기 주변회로 영역이 고전압부 및 저전압부이냐에 따라 다른 두께가 형성될 수 있다.
상기 플로팅 게이트 도전막은 고저항의 전도성을 가지는 도전막으로, 폴리실리콘막으로 형성하는 것이 바람직하다. 상기 폴리실리콘막은 불순물을 주입하지 않거나, 또는 폴리실리콘막을 형성한 후 인(P) 또는 비소(As)를 불순물로 사용한 이온주입 및 포클도핑(POCl doping) 중 한 가지를 사용하여 불순물을 폴리실리콘막 내에 확산시켜 형성하는 것이 바람직하다.
상기 유전체막은 고유전율 및 높은 항복전압(breakdown voltage) 특성을 가지는 도전막으로서, ONO(oxide-nitride-oxide)막으로 형성하는 것이 바람직하다.
상기 콘트롤 게이트 도전막은 도핑된 폴리실리콘막으로 형성할 수 있다.
소자의 고집적화에 따라 워드라인 저항을 감소시키기 위해 콘트롤 게이트 도전막 상부에 금속계 물질층을 적층하여 실리사이드 막을 형성하여 상기 콘트롤 게이트 도전막과 실리사이드 막을 콘트롤 게이트로 사용한다.
이어, 도 2b와 같이, 게이트가 형성된 기판에 자기정렬 소오스용 마스크(26)를 형성하고 패터닝한다.
다음으로, 도 2c와 같이, 게이트 사이에 존재하는 소자격리막을 제거한다. 자기정렬 소오스 식각을 진행하여 소오스 라인 지역에 노출된 소자격리막을 제거하여 소오스 라인 지역의 반도체 기판이 모두 노출되게 한다.
상기 소자격리막은 건식식각으로 바람직하게는 100 내지 130mT의 압력하에서 800 내지 1500W의 탑파워(top power)와 800 내지 1300W의 바텀 파워(bottom power)를 인가하고, 3 내지 5sccm의 C4F8, 2 내지 6sccm의 CHF, 1 내지 5sccm의 O 2 및 100 내지 300sccm의 Ar을 사용하는 식각조건에서 실시된다.
다음으로, 도 2d와 같이, 상기 자기정렬 소오스용 마스크를 이온 주입 마스크로 이용하여 이온 주입 공정(28)을 진행한다.
상기 자기정렬 소오스용 마스크를 이온 주입 마스크로 이용하여 이온 주입 공정을 진행하여 반도체기판에 불순물 이온이 주입된 소오스 라인을 형성한다.
이후, 소오스 라인이 형성된 기판의 전면에 절연층을 형성한다. 상기 절연층은 BPSG가 바람직하다.
상기 소자격리막의 제거시 건식식각은 플라즈마 상태를 이용하기 때문에 플 라즈마 내에 존재하는 이온에 의한 손상이 게이트의 양쪽면에 발생하며, 또한 이온 주입 공정에서도 이온에 의한 손상이 발생한다.
이러한 손상을 제거하기 위하여 화학 건식식각을 실행한다.
상기 화학 건식식각은 리모트 플라즈마를 사용해서 반응실 내로의 이온 유입을 막고 라디칼(radical)에 의한 반응만 일어나게 한다. 이온의 유입을 막기 때문에 반도체 기판 식각시 발생하는 데미지층을 제거할 수 있으므로 절연막의 특성을 향상시킬 수 있다.
상기 화학 건식식각은 등방성 식각으로 행하여지며 바람직하게는 200 내지 250mTorr의 압력하에서 300 내지 500W의 마이크로웨이브 파워를 인가하고, 200 내지 280sccm의 CF4 및 40 내지 80sccm의 O2를 사용하는 식각조건에서 실시하며, 더욱 바람직하게는 225mTorr의 압력하에서 400W의 마이크로웨이브 파워를 인가하고, 240sccm의 CF4 및 60sccm의 O2를 사용하는 식각조건에서 실시한다.
이러한 화학 건식식각으로 이온에 의한 손상을 줄임으로써 실리콘 내에 존재하는 결함막 및 격자의 손상을 줄여 후공정에서 진행될 산화막의 성장시 이상성장을 방지하여 산화막의 성질을 개선하여 전기적 특성을 양호하게 한다.
이어, 크리닝 공정으로 상기 화학 건식식각된 기판을 세정하며, 상기 기판의 상부에 산화막을 형성한다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명 하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 제조방법은 화학 건식식각을 통하여 식각 및 이온주입시 발생하는 실리콘 격자의 손상을 제거하여 산화막의 막질 특성을 향상시켜 플래시 메모리 소자의 동작시 전자의 손실을 방지하여 소자의 전기적 특성을 개선할 수 있는 효과가 있다.

Claims (10)

  1. 반도체 소자의 제조방법에 있어서,
    소자격리막이 구비된 반도체 기판상에 산화막, 플로팅 게이트 도전막, 유전체막, 콘트롤 게이트 도전막을 증착하는 단계;
    상기 산화막, 플로팅 게이트 도전막, 유전체막 및 콘트롤 게이트 도전막을 패터닝하여 게이트를 형성하는 단계;
    상기 게이트가 형성된 기판에 자기정렬 소오스용 마스크를 형성하고 패터닝하는 단계;
    상기 게이트 사이에 드러난 소자격리막을 제거하는 단계;
    이온 주입 공정을 진행하는 단계;
    상기 이온 주입 공정시 또는 소자격리막 제거시 발생한 데미지를 제거하는 단계; 및
    크리닝 공정으로 상기 화학 건식식각된 기판을 세정하고, 상기 기판에 산화막을 형성하는 단계
    를 포함하는 반도체 소자의 제조방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 소자격리막의 제거는 건식식각으로 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 3항에 있어서,
    상기 건식식각은 100 내지 130mTorr의 압력하에서 800 내지 1500W의 탑파워와 800 내지 1300W의 바텀 파워를 인가하는 식각조건에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 3항에 있어서,
    상기 건식식각은 3 내지 5sccm의 C4F8, 2 내지 6sccm의 CHF3, 1 내지 5sccm의 O2 및 100 내지 300sccm의 Ar을 사용하는 식각조건에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1항에 있어서,
    상기 이온 주입 공정시 또는 소자격리막 제거시 발생하는 데미지를 제거하는 공정에서 데미지의 제거는 화학 건식식각 공정으로 제거함을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 6항에 있어서,
    상기 화학 건식식각은 리모트 플라즈마를 사용해서 반응실 내로의 이온의 유입을 막고 라디칼에 의한 반응만 일어나게 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 6항에 있어서,
    상기 화학 건식식각은 등방성 식각임을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 6항에 있어서,
    상기 화학 건식식각은 200 내지 250mTorr의 압력하에서 300 내지 500W의 마이크로웨이브 파워를 인가하는 식각조건에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 6항에 있어서,
    상기 화학 건식식각은 200 내지 280sccm의 CF4 및 40 내지 80sccm의 O2를 사용하는 식각조건에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020030066582A 2003-09-25 2003-09-25 반도체 소자의 제조방법 KR100561970B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030066582A KR100561970B1 (ko) 2003-09-25 2003-09-25 반도체 소자의 제조방법
US10/758,188 US7074679B2 (en) 2003-09-25 2004-01-15 Methods of fabricating self-aligned source of flash memory device
US11/446,064 US20060220075A1 (en) 2003-09-25 2006-06-01 Methods of fabricating self-aligned source of flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030066582A KR100561970B1 (ko) 2003-09-25 2003-09-25 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20050030651A KR20050030651A (ko) 2005-03-31
KR100561970B1 true KR100561970B1 (ko) 2006-03-22

Family

ID=34374172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066582A KR100561970B1 (ko) 2003-09-25 2003-09-25 반도체 소자의 제조방법

Country Status (2)

Country Link
US (2) US7074679B2 (ko)
KR (1) KR100561970B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639460B1 (ko) * 2004-12-30 2006-10-26 동부일렉트로닉스 주식회사 플래시 메모리 소자의 게이트 형성 방법
KR100827490B1 (ko) * 2007-05-18 2008-05-06 주식회사 동부하이텍 반도체 소자의 제조 방법
CN108987401A (zh) * 2018-07-20 2018-12-11 上海华力微电子有限公司 一种提高闪存单元擦除态均匀性的工艺集成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5293278A (en) * 1976-01-30 1977-08-05 Matsushita Electronics Corp Manufacture for mos type semiconductor intergrated circuit
US4920393A (en) * 1987-01-08 1990-04-24 Texas Instruments Incorporated Insulated-gate field-effect semiconductor device with doped regions in channel to raise breakdown voltage
US5552331A (en) * 1995-07-11 1996-09-03 Advanced Micro Devices, Inc. Process for self-aligned source for high density memory
US5955759A (en) * 1997-12-11 1999-09-21 International Business Machines Corporation Reduced parasitic resistance and capacitance field effect transistor
US6214696B1 (en) * 1998-04-22 2001-04-10 Texas Instruments - Acer Incorporated Method of fabricating deep-shallow trench isolation
EP0971415B1 (en) * 1998-06-30 2001-11-14 STMicroelectronics S.r.l. Process for the fabrication of a semiconductor non-volatile memory device with Shallow Trench Isolation (STI)
JP3246447B2 (ja) * 1998-07-21 2002-01-15 日本電気株式会社 不揮発性半導体メモリ装置の製造方法
US6326256B1 (en) * 1998-12-18 2001-12-04 Texas Instruments Incorporated Method of producing a laser trimmable thin film resistor in an integrated circuit
US6001687A (en) * 1999-04-01 1999-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming self-aligned source in flash cell using SiN spacer as hard mask
US6153494A (en) * 1999-05-12 2000-11-28 Taiwan Semiconductor Manufacturing Company Method to increase the coupling ratio of word line to floating gate by lateral coupling in stacked-gate flash
US6337262B1 (en) * 2000-03-06 2002-01-08 Chartered Semiconductor Manufacturing Ltd. Self aligned T-top gate process integration
KR20010104910A (ko) 2000-05-16 2001-11-28 박종섭 플래쉬 메모리 소자의 제조방법
US20020055228A1 (en) * 2000-09-21 2002-05-09 Ambrose Thomas M. Sidewall process to improve the flash memory cell performance
KR100763100B1 (ko) 2001-12-15 2007-10-04 주식회사 하이닉스반도체 플래쉬 소자의 소오스 라인 형성 방법
KR20030094442A (ko) * 2002-06-04 2003-12-12 주식회사 하이닉스반도체 플래시 메모리 셀의 제조 방법
US6784061B1 (en) * 2002-06-25 2004-08-31 Advanced Micro Devices, Inc. Process to improve the Vss line formation for high density flash memory and related structure associated therewith

Also Published As

Publication number Publication date
US20050070067A1 (en) 2005-03-31
US20060220075A1 (en) 2006-10-05
KR20050030651A (ko) 2005-03-31
US7074679B2 (en) 2006-07-11

Similar Documents

Publication Publication Date Title
KR100961404B1 (ko) 집적 회로 장치 및 그 형성 방법
KR100661225B1 (ko) 이이피롬 소자 제조 방법
KR100871754B1 (ko) 반도체 메모리 소자의 제조 방법
KR100824633B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR100268894B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100549269B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의 제조방법
US7582527B2 (en) Method for fabricating semiconductor device
US6306760B1 (en) Method of forming a self-aligned contact hole on a semiconductor wafer
KR100561970B1 (ko) 반도체 소자의 제조방법
US6791136B1 (en) Memory device structure and method of fabricating the same
KR100526476B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의제조방법
CN112366179A (zh) 半导体器件结构和制备方法
KR101035614B1 (ko) 플래시 메모리 소자의 제조방법
US6458659B1 (en) Method of fabricating non-volatile memory devices integrated in a semiconductor substrate and organized into memory matrices
KR100772833B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR100946041B1 (ko) 듀얼 게이트 산화막 제조방법
KR100339420B1 (ko) 반도체 메모리 소자의 제조 방법
KR100317491B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100772262B1 (ko) 반도체 소자의 살리사이드 방지막 제조 방법
KR100620222B1 (ko) 플래시 메모리 소자의 제조 방법
KR20030049356A (ko) 반도체 소자의 제조 방법
KR100639022B1 (ko) 반도체 소자의 제조 방법
KR20010108988A (ko) 플래쉬 메모리 소자의 제조방법
KR100501542B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100624947B1 (ko) 플래시 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee