KR100772833B1 - 반도체 소자 및 반도체 소자의 제조 방법 - Google Patents

반도체 소자 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100772833B1
KR100772833B1 KR1020060068529A KR20060068529A KR100772833B1 KR 100772833 B1 KR100772833 B1 KR 100772833B1 KR 1020060068529 A KR1020060068529 A KR 1020060068529A KR 20060068529 A KR20060068529 A KR 20060068529A KR 100772833 B1 KR100772833 B1 KR 100772833B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
semiconductor substrate
layer
etching
Prior art date
Application number
KR1020060068529A
Other languages
English (en)
Inventor
장정렬
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060068529A priority Critical patent/KR100772833B1/ko
Priority to JP2007189614A priority patent/JP2008028398A/ja
Priority to DE102007033918A priority patent/DE102007033918B4/de
Priority to US11/880,473 priority patent/US7678677B2/en
Priority to CNA2007101368932A priority patent/CN101127326A/zh
Application granted granted Critical
Publication of KR100772833B1 publication Critical patent/KR100772833B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 소자 분리막내의 산화막을 소실시키지 않는 반도체 소자의 제조 방법을 제공하기 위한 발명으로 산화막-질화막-산화막을 증착한 후 이를 식각하여 스페이서를 형성한다. 본 발명에 따라 반도체 소자를 제조하면 소자 분리막 내의 산화막이 식각되지 않아 반도체 소자간 쇼트가 발생하지 않고 반도체 소자간 구분이 명확하게 이루어져 반도체 소자의 특성을 향상시킨다.
ONO, 소자 분리막, 스페이서

Description

반도체 소자 및 반도체 소자의 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEROF}
도 1 내지 도 4는 종래 기술에 의한 반도체 소자의 제조 방법을 순서대로 보여주는 도면이다.
도 5 내지 도 8은 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 순서대로 보여주는 도면이다.
<도면 부호의 설명>
110: 반도체 기판 150: 소자 분리막
210: 게이트 절연막 250: 게이트
310, 315 : 제1 산화막 320, 325: 질화막
330, 335 : 제2 산화막
본 발명은 ONO(산화막-질화막-산화막)로 형성된 스페이서를 가지는 반도체 소자 및 그 제조 방법에 관한 것이다.
반도체 소자는 채널 영역을 중심으로 서로 분리되어 있는 고농도 접합 영역 및 저농도 접합 영역을 가지는 기판과 채널 영역 위에 차례로 존재하는 게이트 절연막, 게이트 전극 그리고 저농도 접합 영역 위에 존재하며 게이트 절연막과 게이트 전극 측벽에 있는 스페이서를 포함한다.
이러한 반도체 소자의 스페이서는 반도체 소자가 점차적으로 고집적화 되면서 채널 길이가 감소함에 따라 단채널 효과(short channel effect)가 발생하여 반도체 소자에 펀치쓰루(punch through)가 발생하는 것을 방지하기 위해 저농도 접합 영역을 만들기 위한 수단으로 사용되고, 인접하는 게이트 전극간의 전기적 차단 수단으로 사용된다.
이러한 스페이서를 가지는 반도체 소자를 제조하는 방법은 도 1 내지 도 4에서 도시하고 있다.
도 1에서 도시하고 있는 바와 같이 반도체 기판(11)에 트렌치를 형성한 후 트렌치를 산화막(15)으로 매립하여 소자 분리막을 형성한다.
그 후 도 2에서 도시하고 있는 바와 같이 소자 분리막이 형성된 반도체 기판(11)에 게이트 절연막용 물질과 게이트 전극용 물질을 증착하고 패터닝하여 게이트 절연막(21)과 게이트 전극(25)을 형성한다.
그 후 도 3과 같이 게이트 전극(25) 및 반도체 기판(11)을 덮는 절연막(30)(산화막 또는 질화막)을 증착한다. 그 후 별도의 마스크를 형성하지 않은 채로 건식 식각하여 도 4와 같이 스페이서를 형성한다.
이 때, 스페이서를 형성하기 위한 식각시 반도체 기판(11)의 표면에 형성된 절연막(30)도 함께 식각되며, 절연막(30)뿐만 아니라 소자 분리막 내의 산화막(15) 도 함께 식각되어 소자의 특성이 나빠지는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 소자 분리막내의 산화막을 소실시키지 않는 반도체 소자의 제조 방법을 제공하기 위한 발명이다.
이러한 과제를 해결하기 위하여 본 발명에서는 ONO(산화막-질화막-산화막) 삼중층을 증착한 후 이를 식각하여 스페이서를 형성한다.
구체적으로, 본 발명의 실시예에 따른 반도체 소자의 제조 방법은 반도체 기판에 소자 분리막을 형성하는 단계; 상기 반도체 기판에 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 게이트 전극 및 반도체 기판을 덮는 산화막-질화막-산화막의 3중층을 증착하는 단계 및 상기 산화막-질화막-산화막의 3중층을 식각하여 스페이서를 형성하는 단계를 포함한다.
상기 소자 분리막을 형성하는 단계는 상기 반도체 기판에 트렌치를 형성한 후 상기 트렌치 내에 산화막을 채우는 단계일 수 있다.
상기 산화막-질화막-산화막의 3중층을 식각하는 단계는 2 단계의 식각 공정으로 진행될 수 있다.
상기 2 단계의 식각 공정은 상기 3중층 중 상부 산화막과 질화막을 식각하는 공정과 상기 질화막을 완전하게 제거하고 상기 3중층 중 하부 산화막이 드러나도록 하는 공정일 수 있다.
상기 상부 산화막과 질화막을 식각하는 공정은 식각 장치의 상부 전극 및 하 부 전극간의 간격을 20~40mm로 하고, 압력은 100~150mT, 전력은 200~500W인 상태에서 80~150sccm의 Cl2, 10~50sccm의 HBr 및 0~20sccm의 O2로 식각할 수 있다.
상기 상부 산화막과 질화막을 식각하는 공정은 상기 질화막을 식각할 때 발생하는 CN 화합물의 파장을 이용하여 식각 정지점을 찾을 수 있다.
상기 3중층 중 하부 산화막이 드러나도록 하는 공정은 식각 장치의 상부 전극과 하부 전극간의 간격을 10~30mm로 하고, 압력은 100~150mT, 전력은 200~500W인 상태에서 80~150sccm의 Cl2, 0~50sccm의 HBr 및 0~20sccm의 O2로 식각할 수 있다.
상기 반도체 소자를 제조하는 각 공정은 CCP(Capacitive Coupled Plasma) 방식의 플라즈마를 이용한 장치에서 수행될 수 있다.
본 발명의 실시예에 따른 반도체 소자는 상기 반도체 기판에 트렌치를 형성하고 매립된 산화막으로 형성된 소자 분리막, 상기 반도체 기판 상에 형성된 게이트 절연막, 상기 게이트 절연막 위에 형성된 게이트 전극 및 상기 게이트 전극의 측면에 형성되어 있으며, 산화막-질화막-산화막의 3중층으로 형성된 스페이서를 포함하며, 상기 스페이서 중 상기 게이트 전극과 접하고 있는 산화막은 상기 소자 분리막의 상부에도 형성되어 있다.
상기 게이트 전극과 접하고 있는 상기 산화막은 상기 반도체 기판 중 게이트 절연막이 형성되어 있지 않은 모든 영역에 형성될 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법에 대하여 도 5 내지 도 8을 참고로 하여 상세하게 설명한다.
도 5는 반도체 기판에 소자 분리막이 형성된 상태를 보여주는 단면도이다. 반도체 기판(110) 중 소자 분리막을 형성할 위치에 트렌치를 형성한 후 트렌치를 산화막(150)으로 매립하여 소자 분리막을 형성한다.
소자 분리막은 인접하고 있는 반도체 소자를 서로 전기적으로 분리시켜주는 역할을 한다.
도 6은 소자 분리막이 형성된 반도체 기판에 게이트 절연막 및 게이트 전극이 형성된 상태를 보여주는 단면도이다.
소자 분리막이 형성된 반도체 기판(110)에 게이트 절연막용 절연막을 증착하고 그 위에 게이트 전극용 폴리 실리콘을 증착한다. 그 후 절연막 및 폴리 실리콘위에 마스크(도시하지 않음)를 형성하고 이를 식각하여 게이트 절연막(210) 및 게 이트 전극(250)을 형성한다. 게이트 절연막(210) 및 게이트 전극(250)은 소자 분리막이 형성되어 있지 않은 영역에 위치한다.
도 7은 게이트 전극 및 반도체 기판상에 산화막-질화막-산화막(ONO)의 3중층을 적층한 상태를 보여주는 단면도이다.
게이트 절연막(210)과 게이트 전극(250)이 형성되어 있는 반도체 기판(110) 전면에 하부 산화막(310)-질화막(320)-상부 산화막(330)(ONO)의 3중층을 적층한다. 반도체 기판(110)에 하부 산화막(310)-질화막(320)-상부 산화막(330)(ONO)의 3중층을 적층하기 전에 이온을 주입하는 공정을 수행할 수도 있으며, 이 때, 이온의 주입농도는 저농도일 수 있다.
하부 산화막(310)과 상부 산화막(330)은 서로 동일한 물질일 수도 있으며, 다른 물질로 형성할 수도 있다. 또한, 하부 산화막(310) 및 상부 산화막(330)이 소자 분리막 내의 산화막(150)과 동일한 물질일 수도 있으나, 다른 물질일 수도 있다.
도 8은 게이트 전극의 양측에 스페이서가 완성된 상태를 보여주는 단면도이다.
하부 산화막(310)-질화막(320)-상부 산화막(330)(ONO)의 3중층이 적층된 반도체 기판(110)을 별도의 마스크를 형성하지 않고 식각하여 산화막(315)-질화막(325)-산화막(335)(ONO)으로 스페이서를 형성한다.
하부 산화막(310)-질화막(320)-상부 산화막(330)(ONO)의 3중층은 2단계의 공정으로 식각된다.
우선 첫 번째 식각 공정은 상부 산화막(330)과 질화막(320)을 식각하는 공정으로 건식 식각한다. 첫 번째 식각은 식각 장치의 상부 전극과 하부 전극(반도체 기판이 놓이는 전극)간의 간격을 20~40mm로 하고, 압력은 100~150mT, 전력은 200~500W인 상태에서 80~150sccm의 Cl2, 10~50sccm의 HBr 및 0~20sccm의 O2로 식각한다. 또한, 첫 번째 식각 공정은 질화막(320)을 식각할 때 발생하는 CN 화합물의 파장을 이용하여 식각 정지점을 찾는다.
한편, 두 번째 식각 공정은 첫 번째 식각 공정 후에도 남아 있는 질화막(320)을 완전하게 제거하고 하부 산화막(310)이 드러나도록 하는 공정이다. 두 번째 식각은 식각 장치의 상부 전극과 하부 전극간의 간격을 10~30mm로 하고, 압력은 100~150mT, 전력은 200~500W인 상태에서 80~150sccm의 Cl2, 0~50sccm의 HBr 및 0~20sccm의 O2로 식각한다.
상기와 같은 두 단계의 식각 공정을 거치면, 도 8에서 도시하고 있는 바와 같이 스페이서 및 하부에 노출된 하부 산화막(315)이 형성된다. 하부 산화막(315)으로 인하여 소자 분리막의 산화막(150)은 식각되지 않는다.
또한, 식각 공정이 오래 진행되더라도 하부 산화막(315)이 완전히 식각될 때까지는 소자 분리막의 산화막(150)이 보호된다. 실시예에 따라서 하부 산화막(315)이 식각되어 스페이서의 영역이외에는 형성되지 않을 수도 있다.
그 후 이온 주입 공정, 실리사이드 형성 공정 등 반도체 소자를 형성하기 위한 다른 공정들이 수행되는 것이 바람직하다.
이상과 같은 반도체 소자의 제조는 CCP(Capacitive Coupled Plasma) 방식의 플라즈마를 이용한 장치(예를 들면 AMAT 사의 eMax Chamber)에서 이루어지는 것이 바람직하다.
이하에서는 도 8을 참고하여 본 발명의 실시예에 따른 반도체 소자의 구조를 살펴본다.
본 발명의 실시예에 따른 반도체 소자는 반도체 기판(110)에 반도체 소자간의 분리를 위한 소자 분리막이 형성되어 있다. 소자 분리막은 반도체 기판(110)에 트렌치를 형성하고 매립된 산화막(150)으로 형성되는 것이 바람직하다.
소자 분리막이 형성되지 않은 영역에는 반도체 소자가 형성된다. 반도체 기판(110) 상에 게이트 절연막(210)이 형성되고 그 위에 게이트 전극(250)이 형성된다.
게이트 전극(250)의 양 측면에는 스페이서가 형성되는데, 스페이서는 하부 산화막(315)-질화막(325)-상부 산화막(335)의 3중층으로 형성되어 있다.
특히 하부 산화막(315)은 게이트 전극(250)의 측면과 접하고 있으며, 게이트 절연막(210)의 측면과도 접하고 있다. 또한, 하부 산화막(315)은 게이트 절연막(210)이 형성된 영역을 제외하고 반도체 기판의 전 영역에 형성되어 있다. 특히 소자 분리막이 형성되어 있는 영역의 상부에도 하부 산화막(315)이 형성되어 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 살펴본 바와 같이, 산화막-질화막-산화막(ONO)을 증착한 후 이를 식각하여 스페이서를 형성함으로서 소자 분리막 내의 산화막이 식각되지 않아 반도체 소자간 쇼트가 발생하지 않고 반도체 소자간 구분이 명확하게 이루어져 반도체 소자의 특성을 향상시킨다.

Claims (10)

  1. 반도체 기판에 트렌치를 형성하고, 상기 트렌치 내에 산화막을 채움으로써 소자 분리막을 형성하는 단계;
    상기 반도체 기판에 게이트 절연막 및 게이트 전극을 형성하는 단계;
    상기 게이트 전극 및 반도체 기판을 덮는 산화막-질화막-산화막의 3중층을 증착하는 단계 및
    상기 산화막-질화막-산화막의 3중층을 식각하여 스페이서를 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 삭제
  3. 제1항에서,
    상기 산화막-질화막-산화막의 3중층을 식각하는 단계는 2 단계의 식각 공정으로 진행되는 반도체 소자의 제조 방법.
  4. 제3항에서,
    상기 2 단계의 식각 공정은 상기 3중층 중 상부 산화막과 질화막을 식각하는 공정과 상기 질화막을 완전하게 제거하고 상기 3중층 중 하부 산화막이 드러나도록 하는 공정인 반도체 소자의 제조 방법.
  5. 제4항에서,
    상기 상부 산화막과 질화막을 식각하는 공정은 식각 장치의 상부 전극 및 하부 전극간의 간격을 20~40mm로 하고, 압력은 100~150mT, 전력은 200~500W인 상태에서 80~150sccm의 Cl2, 10~50sccm의 HBr 및 0~20sccm의 O2로 식각하는 반도체 소자의 제조 방법.
  6. 제4항에서,
    상기 상부 산화막과 질화막을 식각하는 공정은 상기 질화막을 식각할 때 발생하는 CN 화합물의 파장을 이용하여 식각 정지점을 찾는 반도체 소자의 제조 방법.
  7. 제4항에서,
    상기 3중층 중 하부 산화막이 드러나도록 하는 공정은 식각 장치의 상부 전극과 하부 전극간의 간격을 10~30mm로 하고, 압력은 100~150mT, 전력은 200~500W인 상태에서 80~150sccm의 Cl2, 0~50sccm의 HBr 및 0~20sccm의 O2로 식각하는 반도체 소자의 제조 방법.
  8. 제1항에서,
    상기 반도체 소자를 제조하는 각 공정은 CCP(Capacitive Coupled Plasma) 방식의 플라즈마를 이용한 장치에서 수행되는 반도체 소자의 제조 방법.
  9. 반도체 기판,
    상기 반도체 기판에 트렌치를 형성하고 매립된 산화막으로 형성된 소자 분리막,
    상기 반도체 기판 상에 형성된 게이트 절연막,
    상기 게이트 절연막 위에 형성된 게이트 전극 및
    상기 게이트 전극의 측면에 형성되어 있으며, 산화막-질화막-산화막의 3중층으로 형성된 스페이서를 포함하며,
    상기 스페이서 중 상기 게이트 전극과 접하고 있는 산화막은 상기 소자 분리막의 상부에도 형성되어 있는 반도체 소자.
  10. 제9항에서,
    상기 게이트 전극과 접하고 있는 상기 산화막은 상기 반도체 기판 중 게이트 절연막이 형성되어 있지 않은 모든 영역에 형성되어 있는 반도체 소자.
KR1020060068529A 2006-07-21 2006-07-21 반도체 소자 및 반도체 소자의 제조 방법 KR100772833B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060068529A KR100772833B1 (ko) 2006-07-21 2006-07-21 반도체 소자 및 반도체 소자의 제조 방법
JP2007189614A JP2008028398A (ja) 2006-07-21 2007-07-20 半導体素子及びその製造方法
DE102007033918A DE102007033918B4 (de) 2006-07-21 2007-07-20 Halbleiterbauelement und Herstellungsverfahren davon
US11/880,473 US7678677B2 (en) 2006-07-21 2007-07-20 Semiconductor device and manufacturing method thereof
CNA2007101368932A CN101127326A (zh) 2006-07-21 2007-07-23 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060068529A KR100772833B1 (ko) 2006-07-21 2006-07-21 반도체 소자 및 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100772833B1 true KR100772833B1 (ko) 2007-11-01

Family

ID=38859627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068529A KR100772833B1 (ko) 2006-07-21 2006-07-21 반도체 소자 및 반도체 소자의 제조 방법

Country Status (5)

Country Link
US (1) US7678677B2 (ko)
JP (1) JP2008028398A (ko)
KR (1) KR100772833B1 (ko)
CN (1) CN101127326A (ko)
DE (1) DE102007033918B4 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114126A (ja) * 2009-11-26 2011-06-09 Toshiba Corp 半導体装置およびｄｃ−ｄｃコンバータ
TWI727618B (zh) 2020-01-20 2021-05-11 華邦電子股份有限公司 記憶體裝置及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018612A (ko) * 1998-09-03 2000-04-06 윤종용 반도체장치 제조를 위한 플라즈마 공정챔버
JP2003332474A (ja) * 2002-03-04 2003-11-21 Sharp Corp 半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153145A (en) * 1989-10-17 1992-10-06 At&T Bell Laboratories Fet with gate spacer
JPH03155640A (ja) * 1989-11-14 1991-07-03 Seiko Epson Corp Ｍｏｓ型半導体装置の製造方法
JPH0432227A (ja) * 1990-05-29 1992-02-04 Matsushita Electric Ind Co Ltd コンタクトホール形成方法
JPH0897189A (ja) 1994-09-29 1996-04-12 Nec Yamagata Ltd 真空処理装置のクリーニング方法
JP2000150873A (ja) * 1998-11-12 2000-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6372657B1 (en) * 2000-08-31 2002-04-16 Micron Technology, Inc. Method for selective etching of oxides
JP4733869B2 (ja) * 2001-07-25 2011-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6436841B1 (en) * 2001-09-10 2002-08-20 Taiwan Semiconductor Manufacturing Company Selectivity oxide-to-oxynitride etch process using a fluorine containing gas, an inert gas and a weak oxidant
KR100673884B1 (ko) * 2003-09-22 2007-01-25 주식회사 하이닉스반도체 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
KR100649311B1 (ko) * 2005-12-15 2006-11-24 동부일렉트로닉스 주식회사 게이트 스페이서를 이용한 피모스 소자의 변형된 채널층형성 방법 및 이 방법에 의해 형성된 피모스 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018612A (ko) * 1998-09-03 2000-04-06 윤종용 반도체장치 제조를 위한 플라즈마 공정챔버
JP2003332474A (ja) * 2002-03-04 2003-11-21 Sharp Corp 半導体記憶装置

Also Published As

Publication number Publication date
US20080017938A1 (en) 2008-01-24
JP2008028398A (ja) 2008-02-07
DE102007033918B4 (de) 2009-05-14
DE102007033918A1 (de) 2008-01-31
US7678677B2 (en) 2010-03-16
CN101127326A (zh) 2008-02-20

Similar Documents

Publication Publication Date Title
KR100395878B1 (ko) 스페이서 형성 방법
KR100753083B1 (ko) 반도체소자의 리세스채널 형성 방법
US7585727B2 (en) Method for fabricating semiconductor device having bulb-shaped recess gate
KR100733446B1 (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR20080063881A (ko) 반도체 소자의 게이트 전극 형성 방법
KR100400308B1 (ko) 반도체소자의 보더리스 콘택 형성방법
KR100998948B1 (ko) 리세스 게이트를 갖는 반도체 장치 제조 방법
KR100772833B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR20080000771A (ko) 낸드 플래시 메모리 소자의 제조방법
KR20050007637A (ko) 반도체 소자의 트랜지스터 제조방법
JP4391354B2 (ja) 側壁方式を用いたフラッシュメモリの形成方法
KR100567879B1 (ko) 살리사이드를 갖는 반도체 소자 제조 방법
KR100554835B1 (ko) 플래시 소자의 제조 방법
KR100561970B1 (ko) 반도체 소자의 제조방법
KR20080060328A (ko) 리세스채널을 갖는 트랜지스터 및 그의 제조 방법
KR20070035903A (ko) 반도체 소자 제조 방법
KR101012438B1 (ko) 반도체 소자의 제조방법
KR100939429B1 (ko) 반도체 소자 및 이의 제조 방법
KR100323725B1 (ko) 반도체소자 및 그의 제조방법
KR100898660B1 (ko) 낸드 플래시 메모리 소자의 제조방법
KR100806516B1 (ko) 낸드 플래시 메모리 소자의 제조방법
KR100277893B1 (ko) 비휘발성 메모리소자의 제조방법
KR20090022381A (ko) 반도체 소자의 콘택 플러그 제조방법
KR20100074422A (ko) 반도체 소자 및 그의 제조 방법
KR20080089030A (ko) 반도체 소자의 리세스 게이트 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130913

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160908

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170913

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 13