CN105990112A - 半导体器件的制作方法 - Google Patents
半导体器件的制作方法 Download PDFInfo
- Publication number
- CN105990112A CN105990112A CN201510051322.3A CN201510051322A CN105990112A CN 105990112 A CN105990112 A CN 105990112A CN 201510051322 A CN201510051322 A CN 201510051322A CN 105990112 A CN105990112 A CN 105990112A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- gate dielectric
- soi substrate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 230000008569 process Effects 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 230000003647 oxidation Effects 0.000 claims abstract description 23
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 23
- 238000000137 annealing Methods 0.000 claims abstract description 15
- 230000008439 repair process Effects 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 27
- 239000001301 oxygen Substances 0.000 claims description 27
- 229910052760 oxygen Inorganic materials 0.000 claims description 27
- 238000004151 rapid thermal annealing Methods 0.000 claims description 20
- 238000012360 testing method Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229960002163 hydrogen peroxide Drugs 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种半导体器件的制作方法，包括：提供SOI衬底，所述SOI衬底包括基底层、位于所述基底层之上的埋氧层以及位于所述埋氧层之上的顶硅层；在所述顶硅层上形成栅极介电层，以及位于所述栅极介电层上的栅极层；依次刻蚀所述栅极层和所述栅极介电层，以形成栅极，其中，所述栅极的线宽尺寸小于等于0.18μm；进行湿法漂洗；进行高热预算的退火氧化处理，以修复所述栅极介电层。根据本发明的方法，采用炉管退火进行栅极工艺后的退火增加热预算，加厚氧化厚度，可对栅极下方栅氧化层进行有效修复，进而改善GOI特性，提高器件的可靠性和良率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。
背景技术
0.18μm SOI CMOS工艺基于0.18μm LOGIC工艺平台开发而来，由于SOI工艺采用全介质隔离技术，与体硅片相比有不可比拟的优越性。但由于SOI材料的制备技术复杂，SOI器件本身存在一些寄生效应，所以，SOI工艺在深亚微米技术中的应用还不成熟。
对0.18μm&0.25μm SOI CMOS进行可靠性测试，发现一直存在栅氧化物完整性(Gate Oxide Integrity，简称GOI)失效的问题。图1为SOI CMOS结构横截面示意图，由于器件浅沟槽隔离结构101和底部埋层氧化层102使器件处于全隔离状态，相对于体硅CMOS器件，如果器件积累了电荷，在加压时就更容易出现击穿使器件失效。栅氧是MOS器件的关键元件，它起到隔离栅极和电流运行沟道的作用。而一旦栅氧的隔离作用失效，栅极将无法起到开启沟道导通的功能，最终导致MOS管失效。
现有的0.18μm及以下工艺在栅极工艺后，位于栅极下方的栅氧化层经过栅极刻蚀和湿法溶液漂洗后，边缘部分由于干法刻蚀的过刻步骤和湿法漂洗的各项同性刻蚀，出现了内凹现象，使栅氧化层的栅极边缘形貌变差、变薄，厚度有所损失。导致可靠性测试时无法承受压力，提前发生击穿，可靠性失效。
因此，通常要进行一次快速热退火(RTA)，对有源区表面栅极刻蚀时的损伤进行修护，并形成一层薄的氧化层，减少后期离子注入时的表面损伤。RTA工艺的特点是升温快，工艺时间短，可以对表面快速热退火，使器件表面修复。由于退火过程含氧气，经过快速热退火后，器件表面会有一定变化，如图2所示，经过RTA退火后，栅氧化层边缘和有源区表面得到了一定程度的修复，但是，由于RTA工艺热预算(thermal budget)较少，在有源区表面形成的氧化层较薄，厚度约为20埃，对栅氧化层无法完全修复，可能导致GOI失效的发生，进而降低了器件的可靠性和良率。
因此，为了解决上述技术问题，有必要提出一种新的半导体器件的制作方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的栅氧化物完整性失效问题，本发明提供一种半导体器件的制作方法，包括：
提供SOI衬底，所述SOI衬底包括基底层、位于所述基底层之上的埋氧层以及位于所述埋氧层之上的顶硅层；
在所述顶硅层上形成栅极介电层，以及位于所述栅极介电层上的栅极层；
依次刻蚀所述栅极层和所述栅极介电层，以形成栅极，其中，所述栅极的线宽尺寸小于等于0.18μm；
进行湿法漂洗；
进行高热预算的退火氧化处理，以修复所述栅极介电层。
进一步，所述退火氧化处理为炉管退火。
进一步，在氧气或空气气氛下进行所述退火氧化处理。
进一步，所述炉管退火的温度为600-1200℃，退火时间为2-10min。
进一步，通过所述退火氧化处理，同时在所述顶硅层的上表面形成氧化层。
进一步，所述氧化层的厚度为40～60埃。
进一步，所述栅极介电层为栅氧化层，所述栅极层的材料为多晶硅。
本发明另一实施例提供一种半导体器件的制作方法，包括：
步骤A1：提供多个SOI衬底作为一个批次，每个所述SOI衬底包括基底层、位于所述基底层之上的埋氧层以及位于所述埋氧层之上的顶硅层；
步骤A2：在每个所述SOI衬底上形成栅极，所述栅极的制作方法包括：在所述顶硅层上形成栅极介电层，以及位于所述栅极介电层上的栅极层；依次刻蚀所述栅极层和所述栅极介电层，以形成栅极；进行湿法漂洗；
步骤A3：选取所述多个SOI衬底中的一个SOI衬底，对该SOI衬底执行快速热退火之后，进行栅氧化层完整性测试，若测试结果为GOI失效，则对同批次剩余的其它SOI衬底进行具有高热预算的退火氧化处理，以修复栅极介电层，若测试结果为GOI未失效，则对同批次剩余的其它SOI衬底进行快速热退火，以修复栅极介电层。
进一步，所述高热预算的退火氧化处理为炉管退火。
进一步，所述快速热退火的温度范围为1040-1200℃。
进一步，所述栅极的线宽尺寸小于等于0.18μm。
综上所述，根据本发明的方法，采用炉管退火进行栅极工艺后的退火增加热预算，加厚氧化层厚度，可对栅极下方栅氧化层进行有效修复，进而改善GOI特性，有效防止加压时栅氧出现击穿使器件失效的问题，提高器件的可靠性和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有SOI CMOS结构横截面示意图；
图2为现有技术的快速热退火后所获得器件的剖面示意图；
图3A-3B为根据本发明示例性实施例的方法依次实施所获得的器件的剖面示意图；
图4为根据本发明示例性实施例的方法依次实施步骤的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
示例性实施例
下面，参考图3A-3B以及图4对本发明一个实施例中的SOICMOS器件的制作方法做进一步的详细描述。
参考图3A，在步骤401中，提供SOI衬底，所述SOI衬底包括基底层200、位于所述基底层之上的埋氧层201以及位于所述埋氧层201之上的顶硅层202。
在本实施例中，所述基底层200为单晶硅。在其他实施例中，所述基底层200还可以包括其他基本半导体，例如锗。或者，所述基底层200还可以包括化合物半导体，例如，碳化硅、砷化镓或砷化铟。通常情况下，所述基底层200的厚度小于1mm。
所述埋氧层201可以为二氧化硅、氮化硅或者其他任何适当的绝缘材料，典型地，所述埋氧层201的厚度范围为10nm-1μm。
所述顶硅层202可以为所述基底层包括的半导体中的任何一种。在本实施例中，所述器件层为单晶硅。在其他实施例中，所述顶硅层202还可以包括其他基本半导体或者化合物半导体。典型地，所述顶硅层202的厚度大于20nm。
所述SOI衬底可以采用例如注氧隔离或者智能剥离等本领域技术人员所公知技术实现，在此不再进行赘述。
在所述顶硅层202中形成隔离结构203。在一个示例中，隔离结构203为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在本实施例中，隔离结构203为浅沟槽隔离结构。
在步骤402中，在所述顶硅层上形成栅极介电层，以及位于所述栅极介电层上的栅极层。
在一个示例中，所述栅极介电层为栅氧化层。具体地，栅氧化层可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物。或者，栅氧化层204可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。可以采用适合栅氧化层成分的材料的数种方法的任何一种形成栅氧化层。所包括但非限制性的有热或等离子氧化或氮化方法、化学气相沉积方法和物理气相沉积方法。通常，栅氧化层包括具有厚度从大约5到大约70埃的热氧化硅电介质材料。
本实施例中，所述栅极层的材料由多晶硅组成。但并不局限于上述材料，可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极的材料。一般栅极层优选的形成方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。栅极层的厚度以小于约1200埃为佳。
继续参考图3A，在步骤403中，依次刻蚀所述栅极层和所述栅极介电层204，以形成栅极205。
以多晶硅栅极的形成方法为例，简要描述所述形成栅极205的步骤：在栅极层上形成硬掩膜层，在所述硬掩膜层上涂覆光刻胶层。图案化所述光刻胶层，刻蚀硬掩膜层，形成栅极硬掩膜。随后去除图案化的光刻胶，以硬掩膜层为掩膜刻蚀栅极层和栅氧化层，以形成栅极，该刻蚀较佳地为干法刻蚀，之后去除所述硬掩膜层。所述栅极的线宽尺寸小于等于0.18μm。
在步骤404中，进行湿法漂洗。示例性地，用例如SC-1溶液(氨溶液/过氧化氢溶液的混合液)和SC-2溶液(盐酸/过氧化氢溶液的混合液)进行湿法漂洗，以清除留在衬底表面上的外来物质。
本发明的发明人通过分析失效测试图形发现，位于栅极205下方的栅氧化层204经过栅极205刻蚀和湿法溶液漂洗后，边缘部分由于干法刻蚀的过刻步骤和湿法漂洗的各项同性刻蚀，出现了内凹现象，如图3A所示，使栅氧化层204的栅极边缘形貌变差、变薄，厚度有所损失。导致可靠性测试时无法承受压力，提前发生击穿，可靠性失效。
参考图3B，执行步骤405，进行高热预算的退火氧化处理，以修复所述栅极介电层204。
所述退火氧化处理使用比较高的热预算。所述退火氧化处理的方式可选用炉管退火、快速热退火(RTA)、激光退火等。本实施例中，优选使用炉管退火。示例性地，所述炉管退火的温度为600-1200℃，例如600℃、700℃、800℃、900℃、1000℃、1100℃、1200℃等，退火时间为2-10min，例如2min、3min、4min、5min、6min、7min、8min、9min、10min。本实施例中，在氧气或空气气氛下进行所述退火氧化处理。能通过较多的氧化来修复栅极205下方栅极介电层204的形貌，对栅极介电层204的质量将有很大的提升，采用热氧化的方式来增加热预算，加厚氧化厚度来改善栅氧化层204的质量。由于炉管工艺时间长，对离子的推阱作用明显，但在顶硅层203上表面形成的氧化层206也较厚。在一个实例中，形成氧化层206的厚度范围为40-60埃，优选为50埃。但并不局限于上述厚度，可根据实际工艺要求，通过改变炉管退火的温度、时间等工艺参数来进行调整。
与现有技术相比，本发明采用炉管退火具有很多优点。从Weibull(威布尔)分布图可以看出，与标准流程的快速热退火相比，采用炉管退火氧化的工艺，N型栅极边缘(N type POLY Edge，简称NPE)，P型栅极边缘(P type POLY Edge，简称PPE)结构GOI特性有了明显改善，B mode失效明显减少，Vbd曲线笔直，击穿电压特性明显变好，另外，早期失效的A mode点也减少。
另外，本发明的方法不影响工艺窗口，虽然导致器件有所漂移，但通过温度分片，器件可通过注入微调到位。
综上所述，根据本发明的方法，采用炉管退火进行栅极工艺后的退火增加热预算，加厚氧化层厚度，可对栅极下方栅氧化层进行有效修复，进而改善GOI特性，有效防止加压时栅氧出现击穿使器件失效的问题，提高器件的可靠性和良率。
在本发明另一实施例中还提供一种半导体器件的制作方法，该方法包括以下步骤：
步骤A1：提供多个SOI衬底作为一个批次，每个所述SOI衬底包括基底层、位于所述基底层之上的埋氧层以及位于所述埋氧层之上的顶硅层。
所述多个SOI衬底之后采用相同的工艺条件或者同时进行之后的栅极制作，其条件和状态最为接近。示例性地，所述多个SOI衬底可以为20～30个，如20个、25个、30个。但并不局限于上述范围，根据实际工艺，可适当增加或减少。
步骤A2：在每个所述SOI衬底上形成栅极，所述栅极的制作方法包括：在所述顶硅层上形成栅极介电层，以及位于所述栅极介电层上的栅极层；依次刻蚀所述栅极层和所述栅极介电层，以形成栅极，进行湿法漂洗。
较佳地，所述栅极的线宽尺寸小于等于0.18μm。
具体地，栅极的形成过程可采用前述实施例中阐述的方法，在此不作赘述。
步骤A3：选取所述多个SOI衬底中的一个SOI衬底，对该SOI衬底执行快速热退火之后，进行栅氧化层完整性测试，若测试结果为GOI失效，则对同批次剩余的其它SOI衬底进行具有高热预算的退火氧化处理，以修复栅极介电层，若测试结果为GOI未失效，则对同批次剩余的其它SOI衬底进行快速热退火。
可以采用任何适用的方法进行栅氧化层完整性测试，在此不作赘述。
较佳地，所述高热预算的退火氧化处理为炉管退火。具体地，所述炉管退火的方式可选择前述实施例中阐述的炉管退火的方法，在此不作赘述。
所述快速退火可以为普通的快速热退火，从热预算变化越小越好的角度考虑，如果GOI只是处于失效临界点，还可采用热预算比较大的快速热退火工艺来实现对栅氧的修复。具体地，提高快速热退火的温度，使其温度范围在1040-1200℃，例如，使其设定温度为1040℃、1060℃、1080、1100℃、1120℃、1140℃、1160℃、1180℃或1200℃。通过提高快速热退火的温度的方法，增加热运算。
根据本实施例的方法，当GOI失效时，可采用如前述示例中阐述的炉管退火的方法对栅极介电层进行修复，其可大大的提高器件的可靠性和良率。由于相同批次SOI衬底的制作工艺条件最为相近甚至相同，其特性和状态最为接近，通过先对其中的一个SOI衬底进行GOI测试的方法，可最大限度的反映出同批次其它SOI衬底上的栅氧完整性状态，进而根据GOI测试的结果提前选择适合的退火工艺，即可提高器件的GOI特性，又可增加工艺窗口，提高器件的可靠性和良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种半导体器件的制作方法，包括：
提供SOI衬底，所述SOI衬底包括基底层、位于所述基底层之上的埋氧层以及位于所述埋氧层之上的顶硅层；
在所述顶硅层上形成栅极介电层，以及位于所述栅极介电层上的栅极层；
依次刻蚀所述栅极层和所述栅极介电层，以形成栅极，其中，所述栅极的线宽尺寸小于等于0.18μm；
进行湿法漂洗；
进行高热预算的退火氧化处理，以修复所述栅极介电层。
2.根据权利要求1所述的制作方法，其特征在于，所述退火氧化处理为炉管退火。
3.根据权利要求1所述的制作方法，其特征在于，在氧气或空气气氛下进行所述退火氧化处理。
4.根据权利要求2所述的制作方法，其特征在于，所述炉管退火的温度为600-1200℃，退火时间为2-10min。
5.根据权利要求1所述的制作方法，其特征在于，通过所述退火氧化处理，同时在所述顶硅层的上表面形成氧化层。
6.根据权利要求5所述的制作方法，其特征在于，所述氧化层的厚度为40～60埃。
7.根据权利要求1所述的制作方法，其特征在于，所述栅极介电层为栅氧化层，所述栅极层的材料为多晶硅。
8.一种半导体器件的制作方法，包括：
步骤A1：提供多个SOI衬底作为一个批次，每个所述SOI衬底包括基底层、位于所述基底层之上的埋氧层以及位于所述埋氧层之上的顶硅层；
步骤A2：在每个所述SOI衬底上形成栅极，所述栅极的制作方法包括：在所述顶硅层上形成栅极介电层，以及位于所述栅极介电层上的栅极层；依次刻蚀所述栅极层和所述栅极介电层，以形成栅极；进行湿法漂洗；
步骤A3：选取所述多个SOI衬底中的一个SOI衬底，对该SOI衬底执行快速热退火之后，进行栅氧化层完整性测试，若测试结果为GOI失效，则对同批次剩余的其它SOI衬底进行具有高热预算的退火氧化处理，以修复栅极介电层，若测试结果为GOI未失效，则对同批次剩余的其它SOI衬底进行快速热退火，以修复栅极介电层。
9.根据权利要求8所述的制作方法，其特征在于，所述高热预算的退火氧化处理为炉管退火。
10.根据权利要求8所述的制作方法，其特征在于，所述快速热退火的温度范围为1040-1200℃。
11.根据权利要求8所述的制作方法，其特征在于，所述栅极的线宽尺寸小于等于0.18μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510051322.3A CN105990112A (zh) | 2015-01-30 | 2015-01-30 | 半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510051322.3A CN105990112A (zh) | 2015-01-30 | 2015-01-30 | 半导体器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105990112A true CN105990112A (zh) | 2016-10-05 |
Family
ID=57037156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510051322.3A Pending CN105990112A (zh) | 2015-01-30 | 2015-01-30 | 半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105990112A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786254A (en) * | 1997-03-19 | 1998-07-28 | Advanced Micro Devices, Inc. | Hot-carrier reliability in submicron MOS devices by oxynitridation |
| CN101290880A (zh) * | 2007-04-20 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 修复多晶硅栅极侧壁刻蚀损伤的方法及栅极的制造方法 |
| CN101393862A (zh) * | 2007-09-20 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 栅极侧壁层的制造方法及半导体器件的制造方法 |
| CN101533776A (zh) * | 2008-03-11 | 2009-09-16 | 海力士半导体有限公司 | 制造半导体存储器件的方法 |
| CN101728293A (zh) * | 2009-11-10 | 2010-06-09 | 上海宏力半导体制造有限公司 | Mos晶体管器件栅氧化层完整性测试的方法 |
| CN102024691A (zh) * | 2009-09-23 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构形成方法 |
-
2015
- 2015-01-30 CN CN201510051322.3A patent/CN105990112A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786254A (en) * | 1997-03-19 | 1998-07-28 | Advanced Micro Devices, Inc. | Hot-carrier reliability in submicron MOS devices by oxynitridation |
| CN101290880A (zh) * | 2007-04-20 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 修复多晶硅栅极侧壁刻蚀损伤的方法及栅极的制造方法 |
| CN101393862A (zh) * | 2007-09-20 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 栅极侧壁层的制造方法及半导体器件的制造方法 |
| CN101533776A (zh) * | 2008-03-11 | 2009-09-16 | 海力士半导体有限公司 | 制造半导体存储器件的方法 |
| CN102024691A (zh) * | 2009-09-23 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构形成方法 |
| CN101728293A (zh) * | 2009-11-10 | 2010-06-09 | 上海宏力半导体制造有限公司 | Mos晶体管器件栅氧化层完整性测试的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101154613A (zh) | 集成电路的形成方法 | |
| CN103594370B (zh) | 一种半导体器件的制造方法 | |
| CN105990145B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN107919387A (zh) | 一种半导体器件及其制造方法 | |
| CN106601619B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US7407871B2 (en) | Method for passivation of plasma etch defects in DRAM devices | |
| US8124494B2 (en) | Method for reshaping silicon surfaces with shallow trench isolation | |
| CN101252085A (zh) | 半导体器件的制造方法 | |
| CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990112A (zh) | 半导体器件的制作方法 | |
| CN104779148B (zh) | 一种制作半导体器件的方法 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105097534B (zh) | 一种制作半导体器件的方法 | |
| CN105845568A (zh) | 一种半导体器件及其制作方法 | |
| CN105789203A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108630609A (zh) | 一种半导体器件的制造方法 | |
| CN107424926A (zh) | 一种半导体器件及其制造方法 | |
| CN106910684A (zh) | 一种半导体器件及其制造方法 | |
| CN105845575A (zh) | 一种半导体器件的制作方法 | |
| CN106876320B (zh) | 一种半导体器件及其制造方法 | |
| CN106033746A (zh) | 一种半导体器件及其制作方法 | |
| JP2006245306A (ja) | 半導体装置の製造方法 | |
| CN105990118A (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN104835737B (zh) | 半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161005 |