CN105845575A - 一种半导体器件的制作方法 - Google Patents

Abstract

本发明提供一种半导体器件的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和多晶硅栅极材料层，其中所述多晶硅栅极材料层为由至少两层以上的多晶硅层组成的多层结构，多层结构的所述多晶硅栅极材料层的晶粒尺寸不同，晶粒尺寸从顶层到底层呈由大到小分布，对应的晶界分层分明，晶界总长度延长；图案化所述多晶硅栅极材料层和栅极介电层，以形成栅极结构；执行源/漏区离子注入。通过本发明的制作方法，形成具有多层结构，且晶界分层分明，晶界长度相对延长的多晶硅栅极材料层，来降低硼离子在多晶硅层中的扩散速率，防止硼穿透问题的出现，进而提高器件的性能和可靠性。

Description

一种半导体器件的制作方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。

背景技术

在金属氧化物半导体(MOS)器件，以下简称MOS器件的制造工艺中，多晶硅是制造栅极的优选材料，其具有特殊的耐热性以及较高的刻蚀成图精确性。栅极的制造方法首先需要在半导体衬底上形成一层栅极氧化硅，然后在栅极氧化层上沉积多晶硅层，随后涂布光刻胶并图案化光刻胶层后刻蚀多晶硅层形成栅极。多晶硅层通常与源漏区同时被离子注入杂质。在表面沟道类型为n型沟道的NMOS的栅极、源/漏区中离子注入n型杂质。在表面沟道类型为p型沟道的PMOS的栅极、源/漏区中离子注入P型杂质。

如图1A-1D所示，在半导体衬底100上形成有多晶硅栅极101，执行源/漏区离子注入，硼离子同时注入到多晶硅栅极中，然而由于沉积法形成的多晶硅层晶粒尺寸大，从栅极多晶硅表面到栅极介电质材料的晶界总长度相对较小，在离子注入到表面沟道类型为P沟道的PMOS的栅电极中的P型杂质硼扩散速率快的情况下，很容易沿晶界穿透多晶硅栅极101，到达沟道区。从而导致阈值电压的改变，并使得迁移率劣化，降低了器件的性能和可靠性。

因此，为了解决上述栅电极结构层硼穿透问题，有必要提出一种新的制作方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在问题，本发明提供一种半导体器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和多晶硅栅极材料层，其中所述多晶硅栅极材料层为由至少两层以上的多晶硅层组成的多层结构，多层结构的所述多晶硅栅极材料层的晶粒尺寸不同，晶粒尺寸从顶层到底层呈由大到小分布，对应的晶界分层分明，晶界总长度延长；

图案化所述多晶硅栅极材料层和栅极介电层，以形成栅极结构；

执行源/漏区离子注入。

进一步，所述栅极介电层为氧化硅或氮氧化硅。

进一步，采用低压化学气相淀积工艺形成所述多晶硅栅极材料层。

进一步，所述低压化学气相淀积工艺反应气体包括硅烷和缓冲气体，所述缓冲气体为氦气或氮气。

进一步，沉积形成所述多晶硅栅极材料层的温度范围为300～800摄氏度。

进一步，形成所述多晶硅栅极材料层的反应腔内压力范围可为50～500mTorr。

进一步，所述离子注入的杂质为硼或氟化硼。

进一步，多层结构的所述多晶硅栅极材料层的晶粒尺寸分布特征为底层晶粒尺寸为10nm～25nm，底层晶粒尺寸为顶层晶粒尺寸的50％。

进一步，分层沉积多晶硅层，直到形成预定厚度的多晶硅栅极材料层。

综上所述，通过本发明的制作方法，形成具有多层结构，且晶界分层分明，晶界长度相对延长的多晶硅栅极材料多层结构，来降低硼离子在多晶硅层中的扩散速率，防止硼穿透问题的出现，进而提高器件的性能和可靠性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-1D为根据现有技术对多晶硅层执行离子注入后硼穿透的示意图；

图2A-2D为根据本发明示例性实施例的方法对多晶硅层执行离子注入后硼逐渐扩散的示意图；

图3为根据本发明示例性实施例中方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

示例性实施例

下面，参照图2A-2D和图3来描述根据本发明示例性实施例的方法依次实施的详细步骤。

执行步骤301，提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和多晶硅栅极材料层，其中所述多晶硅栅极材料层为由至少两层以上的多晶硅层组成的多层结构，多层结构的所述多晶硅栅极材料层的晶粒尺寸不同，晶粒尺寸从顶层到底层呈由大到小分布，对应的晶界分层分明，晶界总长度延长。

所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以被定义有源区。在半导体衬底中形成隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。

所述栅极介电层可以是氧化硅(SiO₂)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的栅极介质层。对氧化硅执行氮化工艺可形成氮氧化硅，其中，所述氮化工艺可以是高温炉管氮化、快速热退火氮化或等离子体氮化，当然，还可以采用其它的氮化工艺，这里不再赘述。

在所述栅极介电层上形成多晶硅栅极材料层。在一个示例中，多晶硅栅极材料层的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH₄)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；可适当降低反应腔内的温度，例如降低到300～800摄氏度，包括300、350、400、450、500、550、600、650、700、750、800摄氏度，以使的多晶硅层的晶粒变小晶界增多。还可以通过降低反应腔内压力的方法，来实现多晶硅层晶粒变小晶界增多的目的。例如使反应腔内压力处于较低的值，范围可为50～500毫毫米汞柱(mTorr)，如50mTorr、100mTorr、150mTorr、200mTorr、250mTorr、300mTorr、350mTorr、400mTorr、450mTorr、500mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。示例性地，所述多晶硅栅极材料层的厚度为例如但并不局限有上述数值范围，还可根据实际工艺进行调整。

还可通过降低多晶硅的沉积速率，延长沉积时间的方法来形成所述多晶硅栅极材料层，使得最终形成的多晶硅栅极材料层的为由至少两层以上的多晶硅层组成的多层结构，晶粒尺寸不同，对应的晶界分层分明，晶界总长度延长。例如，多层结构的所述多晶硅栅极材料层的晶粒尺寸分布特征为底层晶粒尺寸为10nm～25nm，底层晶粒尺寸为顶层晶粒尺寸的50％。

在一个示例中，分层沉积多晶硅层，直到形成预定厚度的多晶硅栅极材料层，所述多晶硅栅极材料层的不同层多晶硅层的晶粒尺寸不同，例如，一层晶粒尺寸相对较小，其相邻层相对较大，或一层晶粒尺寸相对较大，其相邻层相对较小。可通过调整每层多晶硅层沉积时的工艺参数例如温度，时间、沉积速率、反应腔压力等，来控制每层多晶硅层的晶粒尺寸。由于不同层多晶硅层的晶粒尺寸不同，则对应的晶界也就不同，对应的晶界分层分明，可有效增加晶界的长度。

在另一个示例中，分层沉积多晶硅层，直到形成预定厚度的多晶硅栅极材料层，晶粒尺寸从底层到顶层呈由小到大分布。通过调整沉积工艺参数来实现多晶硅栅极材料层的晶粒尺寸自下而上逐渐增大，例如，可逐步的调整沉积温度，使沉积温度逐渐增大，来实现晶粒尺寸的逐渐增大，进而使得不同层的多晶硅层的晶粒尺寸不同，晶界分布不同，对应的晶界分层分明，晶界总长度延长。

值得一提的是，由于不同器件对应的多晶硅栅极材料层的厚度可能不同，故所述多晶硅层栅极材料层的层数可以不同，例如可为2层、3层、4层、5层等，根据实际工艺进行适当调整。

接着，执行步骤302，图案化所述多晶硅栅极材料层和栅极介电层，以形成栅极结构。可采用本领域技术人员熟知的任何方法来形成所述栅极结构，例如利用光刻工艺，在此不做赘述。

接着，执行步骤303，执行源/漏区离子注入。

参考图2A，以PMOS为例，执行源/漏区P型杂质离子注入，P型杂质离子同时注入到栅极结构201中，紧接着进行快速升温退火工艺，利用900至1050℃的高温来活化源/漏区域内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底200表面的晶格结构。较佳地，所述P型杂质为硼或氟化硼。

参考图2B-2D，由于本发明实施例中形成的多晶硅栅极材料为多层结构，不同层间晶粒大小区分明显，对应的晶界分层分明，晶界长度延长，因此注入到多晶硅层中的硼离子向下扩散的速率更加缓慢，从而阻止硼离子扩散至栅极介电层。同时硼离子不会全部掺杂整个多晶硅层，而是在多晶硅层的下部还可能有部分未被掺杂。另外，多晶硅栅极材料层中的晶界多，晶界的长度延长可以有效防止硼穿透问题的出现。

综上所述，根据本发明的制作方法，通过形成具有多层结构，且晶界分层分明，晶界总长度相对延长的多晶硅栅极材料层，来降低硼离子在多晶硅层中的扩散速率，防止硼穿透问题的出现，进而提高器件的性能和可靠性。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和多晶硅栅极材料层，其中所述多晶硅栅极材料层为由至少两层以上的多晶硅层组成的多层结构，多层结构的所述多晶硅栅极材料层的晶粒尺寸不同，晶粒尺寸从顶层到底层呈由大到小分布，对应的晶界分层分明，晶界总长度延长；

图案化所述多晶硅栅极材料层和栅极介电层，以形成栅极结构；

执行源/漏区离子注入。

2.根据权利要求1所述的制作方法，其特征在于，所述栅极介电层为氧化硅或氮氧化硅。

3.根据权利要求1所述的制作方法，其特征在于，采用低压化学气相淀积工艺形成所述多晶硅栅极材料层。

4.根据权利要求3所述的制作方法，其特征在于，所述低压化学气相淀积工艺反应气体包括硅烷和缓冲气体，所述缓冲气体为氦气或氮气。

5.根据权利要求1所述的制作方法，其特征在于，沉积形成所述多晶硅栅极材料层的温度范围为300～800摄氏度。

6.根据权利要求1所述的制作方法，其特征在于，形成所述多晶硅栅极材料层的反应腔内压力范围可为50～500mTorr。

7.根据权利要求1所述的制作方法，其特征在于，所述离子注入的杂质为硼或氟化硼。

8.根据权利要求1所述的制作方法，其特征在于，多层结构的所述多晶硅栅极材料层的晶粒尺寸分布特征为底层晶粒尺寸为10nm～25nm，底层晶粒尺寸为顶层晶粒尺寸的50％。

9.根据权利要求1所述的制作方法，其特征在于，分层沉积多晶硅层，直到形成预定厚度的多晶硅栅极材料层。