CN108573871A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN108573871A CN108573871A CN201710131217.XA CN201710131217A CN108573871A CN 108573871 A CN108573871 A CN 108573871A CN 201710131217 A CN201710131217 A CN 201710131217A CN 108573871 A CN108573871 A CN 108573871A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier
- gate electrode
- semiconductor devices
- work
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 239000010410 layer Substances 0.000 claims abstract description 382
- 239000011229 interlayer Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 230000004888 barrier function Effects 0.000 claims description 185
- 238000000151 deposition Methods 0.000 claims description 65
- 230000008021 deposition Effects 0.000 claims description 59
- 239000000463 material Substances 0.000 claims description 43
- 239000000853 adhesive Substances 0.000 claims description 30
- 230000001070 adhesive effect Effects 0.000 claims description 30
- 239000012790 adhesive layer Substances 0.000 claims description 28
- 230000000903 blocking effect Effects 0.000 claims description 14
- 238000010276 construction Methods 0.000 claims description 13
- 239000002356 single layer Substances 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 229910010038 TiAl Inorganic materials 0.000 claims description 7
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 claims description 6
- 238000003475 lamination Methods 0.000 claims 1
- 238000000576 coating method Methods 0.000 description 20
- 239000011248 coating agent Substances 0.000 description 19
- 239000013078 crystal Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件及其形成方法，其中方法包括：提供基底；在所述基底上形成层间介质层，所述层间介质层中具有贯穿层间介质层的开口；在所述开口的侧壁和底部形成功函数层；在所述开口中形成位于功函数层上的第一栅电极层，形成第一栅电极层的工艺的温度为第一温度；在所述开口中形成位于第一栅电极层上的第二栅电极层，形成第二栅电极层的工艺的温度为第二温度，第一温度小于第二温度。所述方法提高了半导体器件的电学性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS晶体管是构成集成电路的基本半导体器件之一。所述MOS晶体管包括：P型金属氧化物半导体(PMOS)晶体管和N型金属氧化物半导体(NMOS)晶体管。
为了调节PMOS晶体管和NMOS晶体管的阈值电压，会在PMOS晶体管和NMOS晶体管的栅介质层表面形成对应的功函数层。其中，PMOS晶体管的功函数层需要具有较高的功函数，而NMOS晶体管的功函数层需要具有较低的功函数。在PMOS晶体管和NMOS晶体管中，功函数层的材料不同，以满足各自功函数调节的需要。另外，为了适应集成电路设计中不同晶体管的开关速度的需要，不同的MOS晶体管均设计有一定范围的阈值电压，以满足MOS晶体管工作的需要。因此，保持功函数层性能的稳定性十分必要。
然而，现有技术中形成的MOS晶体管的电学性能较差。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的电学性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底；在所述基底上形成层间介质层，所述层间介质层中具有贯穿层间介质层的开口；在所述开口的侧壁和底部形成功函数层；在所述开口中形成位于功函数层上的第一栅电极层，形成第一栅电极层的工艺的温度为第一温度；在所述开口中形成位于第一栅电极层上的第二栅电极层，形成第二栅电极层的工艺的温度为第二温度，第一温度小于第二温度。
可选的，形成所述第一栅电极层的工艺为第一溅射工艺；形成所述第二栅电极层的工艺为第二溅射工艺。
可选的，所述第一温度为340摄氏度～400摄氏度；所述第二温度为380摄氏度～430摄氏度。
可选的，所述第二温度与所述第一温度的差值为30摄氏度～40摄氏度。
可选的，还包括：在形成所述第一栅电极层之前，在所述开口中形成位于所述功函数层上的阻挡结构；所述第一栅电极层位于所述阻挡结构上。
可选的，采用真空系统形成所述阻挡结构；所述真空系统中具有沉积腔室以及包围沉积腔室的外腔室，所述真空系统外围具有空气环境；所述阻挡结构在所述沉积腔室中形成。
可选的，形成所述阻挡结构的方法还包括：在所述沉积腔室中形成所述阻挡结构；在所述沉积腔室中形成所述阻挡结构后，将所述基底、层间介质层、功函数层和阻挡结构从沉积腔室通过外腔室移至所述空气环境中；将所述基底、层间介质层、功函数层和阻挡结构移至所述空气环境中后，进行第一破真空处理。
可选的，所述第一破真空处理的工艺包括：将所述阻挡结构暴露在所述空气环境中20分钟～1200分钟。
可选的，所述阻挡结构为单层结构；所述沉积腔室的数量为一个。
可选的，所述阻挡结构的材料为TaN、TiN、TaCN或TiCN。
可选的，所述阻挡结构为叠层结构；形成所述阻挡结构的方法包括：在所述开口中形成位于所述功函数层上的第一阻挡层；在所述开口中形成位于所述第一阻挡层上的第二阻挡层，所述第二阻挡层和第一阻挡层构成所述阻挡结构。
可选的，所述沉积腔室包括第一沉积腔室和第二沉积腔室；所述第一阻挡层在所述第一沉积腔室中形成；所述第二阻挡层在所述第二沉积腔室中形成。
可选的，形成所述阻挡结构的方法还包括：形成第一阻挡层后，将所述基底、层间介质层、功函数层和第一阻挡层从第一沉积腔室通过外腔室移至所述第二沉积腔室中，并在第二沉积腔室中形成第二阻挡层；形成所述第二阻挡层后，将所述基底、层间介质层、功函数层、第一阻挡层和第二阻挡层从第二沉积腔室经过外腔室移至所述空气环境中；将所述基底、层间介质层、功函数层、第一阻挡层和第二阻挡层移至所述空气环境中后，进行第一破真空处理。
可选的，形成所述阻挡结构的方法还包括：形成第一阻挡层后，将所述基底、层间介质层、功函数层和第一阻挡层从第一沉积腔室通过外腔室移至所述空气环境中；将所述基底、层间介质层、功函数层和第一阻挡层移至所述空气环境中后，进行第二破真空处理；进行所述第二破真空处理后，将所述基底、层间介质层、功函数层和第一阻挡层从所述空气环境通过外腔室移至第二沉积腔室中，并在第二沉积腔室形成第二阻挡层；形成第二阻挡层后，将所述基底、层间介质层、功函数层、第一阻挡层和第二阻挡层从所述第二沉积腔室经过所述外腔室移至所述空气环境中；将所述基底、层间介质层、功函数层、第一阻挡层和第二阻挡层移至所述空气环境中后，进行第一破真空处理。
可选的，所述第二破真空处理的工艺包括：将所述第一阻挡层暴露在所述空气环境中20分钟～1200分钟。
可选的，所述第一阻挡层的材料为TaN或TaCN；所述第二阻挡层的材料为TiN或TiCN。
可选的，还包括：在形成所述第一栅电极层之前，在所述开口中形成位于所述阻挡结构上的粘结结构；所述第一栅电极层位于所述粘结结构上。
可选的，所述粘结结构为单层结构或叠层结构；当所述粘结结构为叠层结构时，形成所述粘结结构的方法包括：在所述开口中形成位于所述阻挡结构上的第一粘结层；在所述开口中形成位于所述第一粘结层的第二粘结层，所述第二粘结层和所述第一粘结层构成所述粘结结构。
可选的，所述第一粘结层的材料包括Ti；所述第二粘结层的材料包括TiAl；当所述粘结结构为单层结构时，所述粘结结构的材料为Ti或TiAl。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，第一栅电极层和第二栅电极层用于构成半导体器件的栅电极。由于形成第一栅电极层的工艺的温度小于形成第二栅电极层的工艺的温度，而温度越高越利于晶粒长大，因此第一栅电极层的晶粒小于第二栅电极层的晶粒，第一栅电极层比第二栅电极层致密。因此第二栅电极层的原子不易穿过第一栅电极层中晶粒间隙，使得第一栅电极层和第二栅电极层构成的栅电极向功函数层扩散的程度降低。进而使得第一栅电极层和第二栅电极层构成的栅电极对功函数层的有效功函数值的影响较小。因而提高了半导体器件的阈值电压的稳定性，提高了半导体器件的电学性能。
附图说明
图1是一种MOS晶体管的结构示意图；
图2至图9是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的半导体器件的电学性能较差。
图1是一种MOS晶体管的结构示意图，MOS晶体管包括：基底；位于所述基底上的层间介质层110，所述层间介质层110中具有贯穿层间介质层110的开口；位于所述开口底部的栅介质层120；位于所述开口底部和侧壁的功函数层130，所述功函数层130位于栅介质层120上；位于所述开口底部和侧壁的阻挡层140，阻挡层140位于功函数层130上；位于所述开口中的栅电极层150，栅电极层150位于阻挡层140上。
然而，上述MOS晶体管的电学性能较差，经研究发现，原因在于：
所述阻挡层140用于阻挡栅电极层150中的原子扩散至功函数层130中，进而避免半导体器件的阈值电压受到影响。随着半导体器件的特征尺寸进一步减小，所述阻挡层140的厚度随之减小，所述阻挡层140的阻挡能力降低。因而，栅电极层150容易通过阻挡层140扩散至功函数层130中，导致半导体器件的阈值电压受到较大的影响。
在此基础上，本发明提供一种半导体器件的形成方法，包括：提供基底；在所述基底上形成层间介质层，所述层间介质层中具有贯穿层间介质层的开口；在所述开口的侧壁和底部形成功函数层；在所述开口中形成位于功函数层上的第一栅电极层，形成第一栅电极层的工艺的温度为第一温度；在所述开口中形成位于第一栅电极层上的第二栅电极层，形成第二栅电极层的工艺的温度为第二温度，第一温度小于第二温度。
所述方法中，第一栅电极层和第二栅电极层用于构成半导体器件的栅电极。由于形成第一栅电极层的工艺的温度小于形成第二栅电极层的工艺的温度，而温度越高越利于晶粒长大，因此第一栅电极层的晶粒小于第二栅电极层的晶粒，第一栅电极层比第二栅电极层致密。因此第二栅电极层的原子不易穿过第一栅电极层中晶粒间隙，使得第一栅电极层和第二栅电极层构成的栅电极向功函数层扩散的程度降低。进而使得第一栅电极层和第二栅电极层构成的栅电极对功函数层的有效功函数值的影响较小。因而提高了半导体器件的阈值电压的稳定性，提高了半导体器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9是本发明一实施例中半导体器件形成过程的结构示意图。
参考图2，提供基底200，所述基底200上具有伪栅极结构210。
本实施例中，以所述半导体器件为鳍式场效应晶体管为示例进行说明，相应的，所述基底200包括半导体衬底201和位于半导体衬底201上的鳍部202。在其它实施例中，所述半导体器件为平面式的MOS晶体管，相应的，所述基底为平面式的半导体衬底。
所述半导体衬底201的材料为单晶硅。所述半导体衬底201还可以是多晶硅或非晶硅。所述半导体衬底201的材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述鳍部202通过图形化所述半导体衬底201而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部。
本实施例中，所述半导体衬底201上还具有隔离结构，所述隔离结构覆盖鳍部202的部分侧壁表面，隔离结构的顶部表面低于鳍部202的顶部表面。
所述伪栅极结构210包括位于基底200上的伪栅介质层211和位于伪栅介质层211上的伪栅电极层213。
所述伪栅极结构210横跨鳍部202，覆盖鳍部202的部分顶部表面和部分侧壁表面。所述伪栅介质层211横跨鳍部202。所述伪栅介质层211位于部分隔离结构表面、覆盖鳍部202的部分顶部表面和部分侧壁表面。
所述伪栅电极层213的材料为多晶硅。
若后续去除伪栅电极层213而形成开口，那么形成开口后，伪栅介质层211构成栅介质层，故需要伪栅介质层211的材料为材料为高K介质材料(K大于3.9)。
需要说明的是，当去除伪栅电极层213以形成开口时，所述伪栅极结构210还包括位于伪栅介质层211和伪栅电极层213之间的第一覆盖层212。
所述第一覆盖层212的材料包括TiN。
第一覆盖层212的作用包括：后续在去除伪栅电极层213的过程中保护伪栅介质层211，避免伪栅介质层211受到刻蚀损伤；若后续部分栅电极中的原子扩散至后续的功函数层中，所述第一覆盖层212用于阻挡扩散至功函数层中的栅电极中的原子进一步扩散至栅介质层中，进而避免影响栅介质层的介电常数。
若后续去除伪栅极结构210而形成开口，那么在形成开口后，需要在开口中形成栅介质层。那么伪栅介质层211的材料为氧化硅。
本实施例中，以后续去除伪栅电极层213而形成开口为示例进行说明。
继续参考图2，在伪栅极结构210两侧的基底200中分别形成源漏掺杂区220；形成源漏掺杂区220后，在所述基底200上形成覆盖所述伪栅极结构210侧壁的层间介质层230。
本实施例中，在形成源漏掺杂区220之前，还在伪栅极结构210两侧侧壁形成侧墙(未图示)；在伪栅极结构210和侧墙两侧的基底200中形成源漏掺杂区220；然后在基底200上形成覆盖侧墙侧壁的层间介质层230。
所述层间介质层230的材料包括氧化硅或者碳氧化硅。
参考图3，形成层间介质层230后，去除伪栅电极层213(参考图2)，形成开口240。
去除所述伪栅电极层213的工艺为干法刻蚀工艺或湿法刻蚀工艺。
所述开口240贯穿层间介质层230。
本实施例中，所述开口240暴露出部分鳍部202。
本实施例中，在后续形成功函数层之前，还包括：在开口240的侧壁和底部形成第二覆盖层，第二覆盖层位于第一覆盖层212上。
参考图4，在开口240的侧壁和底部形成第二覆盖层250，第二覆盖层250位于第一覆盖层212上。
所述第二覆盖层250的材料包括TaN。
所述第二覆盖层250的作用包括：若后续部分栅电极中的原子扩散至后续的功函数层中，所述第二覆盖层250用于阻挡扩散至功函数层中的栅电极中的原子进一步扩散至栅介质层中，进而避免影响栅介质层的介电常数。
本实施例中，第二覆盖层250的阻挡能力大于第一覆盖层212的阻挡能力。
所述第二覆盖层250还位于层间介质层230的顶部表面上。
形成所述第二覆盖层250的工艺为沉积工艺，如等离子体化学气相沉积工艺或原子层沉积工艺。
继续参考图4，在所述开口240的侧壁和底部形成功函数层251。
本实施例中，所述功函数层251位于第二覆盖层250上。
所述功函数层251还位于层间介质层230的顶部表面上。
当所述半导体器件为N型晶体管时，所述功函数层251的材料为TiAl、TiCAl或TiNAl；当所述半导体器件为P型晶体管时，所述功函数层251的材料为TiN或TiCN。本实施例中，以所述半导体器件为P型晶体管为示例进行说明。
形成所述功函数层251的工艺为沉积工艺，如等离子体化学气相沉积工艺或原子层沉积工艺。
所述功函数层251的作用包括：调节所述半导体器件的阈值电压。
本实施例中，在后续形成第一栅电极层之前，还包括：在所述开口240中形成位于所述功函数层251上的阻挡结构；在所述开口240中形成位于所述阻挡结构上的粘结结构。
参考图5，在所述开口240中形成位于所述功函数层251上的阻挡结构。
本实施例中，所述阻挡结构还位于层间介质层230的顶部表面上。
所述阻挡结构为叠层结构或单层结构。
当所述阻挡结构为单层结构时，所述阻挡结构的材料为TaN、TiN、TaCN或TiCN。
本实施例中，以所述阻挡结构为叠层结构为示例进行说明。
当所述阻挡结构为叠层结构时，形成所述阻挡结构的方法包括：在所述开口240中形成位于所述功函数层251上的第一阻挡层252；所述开口240中形成位于所述第一阻挡层252上的第二阻挡层253，所述第二阻挡层253和第一阻挡层252构成所述阻挡结构。
第一阻挡层252和第二阻挡层253还位于层间介质层230的顶部表面上。
所述第一阻挡层252的材料包括为TaN或TaCN；所述第二阻挡层253的材料包括TiN或TiCN。
本实施例中，第一阻挡层252的材料和第二阻挡层253的材料不同，且第一阻挡层252中的晶粒排列方向和第二阻挡层253的晶粒排列方向不同。在此情况下，阻挡结构能够在不同的方向上阻挡后续的栅电极的材料扩散进入功函数层251中，进一步提高了阻挡结构的阻挡能力。
本实施例中，第一阻挡层252的材料的稳定性强于第二阻挡层253的材料的稳定性，因此第一阻挡层252相对于第二阻挡层253不易发生扩散。第二阻挡层253位于第一阻挡层252上，使得阻挡结构本身对功函数层251的有效功函数的影响较小。
本实施例中，采用真空系统形成所述阻挡结构，所述真空系统中具有沉积腔室以及包围沉积腔室的外腔室，所述真空系统外围具有空气环境；所述阻挡结构在所述沉积腔室中形成。
形成所述阻挡结构的方法还包括：在所述沉积腔室中形成所述阻挡结构；在所述沉积腔室中形成所述阻挡结构后，将所述基底200、层间介质层230、功函数层251和阻挡结构从沉积腔室通过外腔室移至所述空气环境中；将所述基底200、层间介质层230、功函数层251和阻挡结构移至所述空气环境中后，进行第一破真空处理。
所述第一破真空处理的工艺包括：将所述阻挡结构暴露在所述空气环境中一定时间。
所述第一破真空处理的作用包括：在所述阻挡结构表面形成第一钝化膜，所述第一钝化膜比阻挡结构致密，使得阻挡结构对后续栅电极扩散的阻挡作用增强；所述第一钝化膜容易氧化后续栅电极中扩散到阻挡结构表面的原子，氧化后的物质的分子大于栅电极的材料的原子，因而氧化后的物质不易穿过阻挡结构扩散到功函数层251中。
本实施例中，所述第一破真空处理的工艺包括：将所述阻挡结构暴露在所述空气环境中20分钟～1200分钟，如240分钟。选择此范围的意义在于：若所述第一破真空处理采用的时间小于20分钟，导致没有足够的时间形成第一钝化膜，或者第一钝化膜不能完全覆盖阻挡结构的表面，使得阻挡结构对后续栅电极扩散的阻挡作用增强的程度较低；若所述第一破真空处理采用的时间大于1200分钟，导致工艺效率较低。
当所述阻挡结构为单层结构时，形成所述阻挡结构的方法包括：在所述沉积腔室形成所述阻挡结构；所述沉积腔室的数量为一个。
当所述阻挡结构为叠层结构时，所述沉积腔室包括第一沉积腔室和第二沉积腔室；所述第一阻挡层252在所述第一沉积腔室中形成；所述第二阻挡层253在所述第二沉积腔室中形成。
在一个实施例中，当所述阻挡结构为叠层结构时，形成所述阻挡结构的方法还包括：形成所述第一阻挡层252后，将所述基底200、层间介质层230、功函数层251和第一阻挡层252从第一沉积腔室通过外腔室移至所述第二沉积腔室中，并在第二沉积腔室中形成第二阻挡层253；形成所述第二阻挡层253后，将所述基底200、层间介质层230、功函数层251、第一阻挡层252和第二阻挡层253从第二沉积腔室经过外腔室移至所述空气环境中；将所述基底200、层间介质层230、功函数层251、第一阻挡层252和第二阻挡层253移至所述空气环境中后，进行第一破真空处理。
在另一个实施例中，当所述阻挡结构为叠层结构时，形成所述阻挡结构的方法还包括：形成所述第一阻挡层252后，将所述基底200、层间介质层230、功函数层251和第一阻挡层252从第一沉积腔室中通过外腔室移至所述空气环境中；将所述基底200、层间介质层230、功函数层251和第一阻挡层252移至所述空气环境中后，进行第二破真空处理；进行所述第二破真空处理后，将所述基底200、层间介质层230、功函数层251和第一阻挡层252从所述空气环境通过外腔室至第二沉积腔室中，并在第二沉积腔室形成所述第二阻挡层253；形成所述第二阻挡层253后，将所述基底200、层间介质层230、功函数层251、第一阻挡层252和第二阻挡层253从所述第二沉积腔室经过所述外腔室移至所述空气环境中；将所述基底200、层间介质层230、功函数层251、第一阻挡层252和第二阻挡层253移至所述空气环境中后，进行第一破真空处理。
所述第二破真空处理的工艺包括：将所述第一阻挡层252暴露在所述空气环境中一定时间。
所述第二破真空处理的作用包括：在所述第一阻挡层252表面形成第二钝化膜，所述第二钝化膜比第一阻挡层252致密，使得第一阻挡层252对后续栅电极扩散的阻挡作用增强；所述第二钝化膜容易氧化后续栅电极中扩散到第一阻挡层252表面的原子，氧化后的物质的分子大于栅电极的材料的原子，因而氧化后的物质不易穿过第一阻挡层252扩散到功函数层251中。
本实施例中，所述第二破真空处理的工艺包括：将所述第一阻挡层252暴露在所述空气环境中20分钟～1200分钟，如240分钟。选择此范围的意义在于：若所述第二破真空处理采用的时间小于20分钟，导致没有足够的时间形成第二钝化膜，或者第二钝化膜不能完全覆盖第一阻挡层252的表面，使得第一阻挡层252对后续栅电极扩散的阻挡作用增强的程度较低；若所述第二破真空处理采用的时间大于1200分钟，导致工艺效率降低。
本实施例中，还包括：在所述开口240中形成位于所述阻挡结构上的粘结结构。在其它实施例中，不形成粘结结构。
参考图6，在所述开口240中形成位于所述阻挡结构上的粘结结构。
本实施例中，所述粘结结构还位于层间介质层230的顶部表面上。
所述粘结结构的作用包括：增强阻挡结构和后续形成的栅电极之间的结合力。
本实施例中，所述粘结结构为单层结构或叠层结构。
当所述粘结结构为单层结构时，所述粘结结构的材料为Ti或TiAl。
当所述粘结结构为叠层结构时，形成所述粘结结构的方法包括：在所述开口中形成位于所述阻挡结构上的第一粘结层254；在所述开口中形成位于所述第一粘结层254上的第二粘结层255，所述第二粘结层255和所述第一粘结层254构成所述粘结结构。
所述第一粘结层254和第二粘结层254还位于层间介质层230的顶部表面上。
所述第一粘结层254的材料包括Ti；所述第二粘结层255的材料包括TiAl。
本实施例中，所述第二粘结层255中具有金属原子，且所述第二粘结层255中金属原子的浓度小于后续的栅电极中金属的浓度。因此使得栅电极中金属的浓度和第二粘结层255中金属原子的浓度构成递减的浓度梯度，后续的栅电极中的原子不易通过第二粘结层255扩散至第一粘结层254中。
参考图7，在所述开口240中形成位于功函数层251上的第一栅电极层261，形成第一栅电极层261的工艺的温度为第一温度。
本实施例中，所述第一栅电极层261位于所述粘结结构上。
本实施例中，所述第一栅电极层261还位于层间介质层230的顶部表面上。
所述第一栅电极层261的材料为金属，如Al。
形成所述第一栅电极层261的工艺为沉积工艺。本实施例中，形成所述第一栅电极层261的工艺为第一溅射工艺，相应的，所述第一温度为340摄氏度～400摄氏度。
若所述第一温度过低，导致工艺效率较低。
参考图8，在所述开口240中形成位于第一栅电极层261上的第二栅电极层262，形成第二栅电极层262的工艺的温度为第二温度，第一温度小于第二温度。
所述第一栅电极层261和第二栅电极层262构成栅电极。
本实施例中，所述第二栅电极层262还位于层间介质层230的顶部表面上。
所述第二栅电极层262的材料为金属，如Al。
形成所述第二栅电极层262的工艺为沉积工艺。本实施例中，形成所述第二栅电极层262的工艺为第二溅射工艺，相应的，所述第二温度为380摄氏度～430摄氏度。
若所述第二温度过高，导致形成第二栅电极层262之前所形成的材料层的性能稳定性影响较大。
本实施例中，由于形成第一栅电极层261的工艺的温度小于形成第二栅电极层262的工艺的温度，而温度越高越利于晶粒长大，因此第一栅电极层261的晶粒小于第二栅电极层262的晶粒，第一栅电极层261比第二栅电极层262致密。因此第二栅电极层262的原子不易穿过第一栅电极层261中晶粒间隙，使得第一栅电极层261和第二栅电极层262构成的栅电极向功函数层251扩散的程度降低。进而使得栅电极对功函数层251的有效功函数值的影响较小。因而提高了半导体器件的阈值电压的稳定性，提高了半导体器件的电学性能。
本实施例中，当采用第一溅射工艺形成所述第一栅电极层261，采用第二溅射工艺形成所述第二栅电极层262时，所述第二温度与所述第一温度的差值为30摄氏度～40摄氏度。选择此范围的意义在于：若所述第二温度与所述第一温度的差值过小，导致第一栅电极层261和第二栅电极层262的晶粒大小的差值较小，栅电极扩散降低的程度较小。
参考图9，去除高于层间介质层230顶部表面的第二覆盖层250、功函数层251、阻挡结构、粘结结构、第一栅电极层261和第二栅电极层262。
去除高于层间介质层230顶部表面的第二覆盖层250、功函数层251、阻挡结构、粘结结构、第一栅电极层261和第二栅电极层262的工艺为平坦化工艺，如化学机械研磨工艺。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成层间介质层，所述层间介质层中具有贯穿层间介质层的开口；
在所述开口的侧壁和底部形成功函数层；
在所述开口中形成位于功函数层上的第一栅电极层，形成第一栅电极层的工艺的温度为第一温度；
在所述开口中形成位于第一栅电极层上的第二栅电极层，形成第二栅电极层的工艺的温度为第二温度，第一温度小于第二温度。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一栅电极层的工艺为第一溅射工艺；形成所述第二栅电极层的工艺为第二溅射工艺。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一温度为340摄氏度～400摄氏度；所述第二温度为380摄氏度～430摄氏度。
4.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第二温度与所述第一温度的差值为30摄氏度～40摄氏度。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成所述第一栅电极层之前，在所述开口中形成位于所述功函数层上的阻挡结构；所述第一栅电极层位于所述阻挡结构上。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，采用真空系统形成所述阻挡结构；所述真空系统中具有沉积腔室以及包围沉积腔室的外腔室，所述真空系统外围具有空气环境；所述阻挡结构在所述沉积腔室中形成。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，形成所述阻挡结构的方法还包括：在所述沉积腔室中形成所述阻挡结构；在所述沉积腔室中形成所述阻挡结构后，将所述基底、层间介质层、功函数层和阻挡结构从沉积腔室通过外腔室移至所述空气环境中；将所述基底、层间介质层、功函数层和阻挡结构移至所述空气环境中后，进行第一破真空处理。
8.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述第一破真空处理的工艺包括：将所述阻挡结构暴露在所述空气环境中20分钟～1200分钟。
9.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述阻挡结构为单层结构；所述沉积腔室的数量为一个。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述阻挡结构的材料为TaN、TiN、TaCN或TiCN。
11.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述阻挡结构为叠层结构；形成所述阻挡结构的方法包括：在所述开口中形成位于所述功函数层上的第一阻挡层；在所述开口中形成位于所述第一阻挡层上的第二阻挡层，所述第二阻挡层和第一阻挡层构成所述阻挡结构。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述沉积腔室包括第一沉积腔室和第二沉积腔室；所述第一阻挡层在所述第一沉积腔室中形成；所述第二阻挡层在所述第二沉积腔室中形成。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，形成所述阻挡结构的方法还包括：形成第一阻挡层后，将所述基底、层间介质层、功函数层和第一阻挡层从第一沉积腔室通过外腔室移至所述第二沉积腔室中，并在第二沉积腔室中形成第二阻挡层；形成所述第二阻挡层后，将所述基底、层间介质层、功函数层、第一阻挡层和第二阻挡层从第二沉积腔室经过外腔室移至所述空气环境中；将所述基底、层间介质层、功函数层、第一阻挡层和第二阻挡层移至所述空气环境中后，进行第一破真空处理。
14.根据权利要求12所述的半导体器件的形成方法，其特征在于，形成所述阻挡结构的方法还包括：形成第一阻挡层后，将所述基底、层间介质层、功函数层和第一阻挡层从第一沉积腔室通过外腔室移至所述空气环境中；将所述基底、层间介质层、功函数层和第一阻挡层移至所述空气环境中后，进行第二破真空处理；进行所述第二破真空处理后，将所述基底、层间介质层、功函数层和第一阻挡层从所述空气环境通过外腔室移至第二沉积腔室中，并在第二沉积腔室形成第二阻挡层；形成第二阻挡层后，将所述基底、层间介质层、功函数层、第一阻挡层和第二阻挡层从所述第二沉积腔室经过所述外腔室移至所述空气环境中；将所述基底、层间介质层、功函数层、第一阻挡层和第二阻挡层移至所述空气环境中后，进行第一破真空处理。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，所述第二破真空处理的工艺包括：将所述第一阻挡层暴露在所述空气环境中20分钟～1200分钟。
16.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述第一阻挡层的材料为TaN或TaCN；所述第二阻挡层的材料为TiN或TiCN。
17.根据权利要求5所述的半导体器件的形成方法，其特征在于，还包括：在形成所述第一栅电极层之前，在所述开口中形成位于所述阻挡结构上的粘结结构；所述第一栅电极层位于所述粘结结构上。
18.根据权利要求17所述的半导体器件的形成方法，其特征在于，所述粘结结构为单层结构或叠层结构；当所述粘结结构为叠层结构时，形成所述粘结结构的方法包括：在所述开口中形成位于所述阻挡结构上的第一粘结层；在所述开口中形成位于所述第一粘结层的第二粘结层，所述第二粘结层和所述第一粘结层构成所述粘结结构。
19.根据权利要求18所述的半导体器件的形成方法，其特征在于，所述第一粘结层的材料包括Ti；所述第二粘结层的材料包括TiAl；当所述粘结结构为单层结构时，所述粘结结构的材料为Ti或TiAl。
20.一种根据权利要求1至19任意一项方法形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710131217.XA CN108573871B (zh) | 2017-03-07 | 2017-03-07 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710131217.XA CN108573871B (zh) | 2017-03-07 | 2017-03-07 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108573871A true CN108573871A (zh) | 2018-09-25 |
| CN108573871B CN108573871B (zh) | 2021-06-08 |
Family
ID=63577378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710131217.XA Active CN108573871B (zh) | 2017-03-07 | 2017-03-07 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108573871B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517284A (zh) * | 2020-06-25 | 2021-10-19 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| US11502185B2 (en) * | 2019-11-26 | 2022-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of manufacturing a gate electrode having metal layers with different average grain sizes |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW319891B (en) * | 1996-02-02 | 1997-11-11 | Taiwan Semiconductor Mfg | Method for improved aluminium-copper deposition and robust via contact resistance |
| CN101950756A (zh) * | 2009-07-08 | 2011-01-19 | 台湾积体电路制造股份有限公司 | n型场效应晶体管、其金属栅极及其制造方法 |
| US20120326243A1 (en) * | 2011-06-22 | 2012-12-27 | Hsin-Fu Huang | Transistor having aluminum metal gate and method of making the same |
| CN105609420A (zh) * | 2014-11-18 | 2016-05-25 | 台湾积体电路制造股份有限公司 | 用于高纵横比金属填充的选择性生长 |
| CN105845575A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN107275278A (zh) * | 2016-04-07 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2017
- 2017-03-07 CN CN201710131217.XA patent/CN108573871B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW319891B (en) * | 1996-02-02 | 1997-11-11 | Taiwan Semiconductor Mfg | Method for improved aluminium-copper deposition and robust via contact resistance |
| CN101950756A (zh) * | 2009-07-08 | 2011-01-19 | 台湾积体电路制造股份有限公司 | n型场效应晶体管、其金属栅极及其制造方法 |
| US20120326243A1 (en) * | 2011-06-22 | 2012-12-27 | Hsin-Fu Huang | Transistor having aluminum metal gate and method of making the same |
| CN105609420A (zh) * | 2014-11-18 | 2016-05-25 | 台湾积体电路制造股份有限公司 | 用于高纵横比金属填充的选择性生长 |
| CN105845575A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN107275278A (zh) * | 2016-04-07 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11502185B2 (en) * | 2019-11-26 | 2022-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of manufacturing a gate electrode having metal layers with different average grain sizes |
| CN113517284A (zh) * | 2020-06-25 | 2021-10-19 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108573871B (zh) | 2021-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104701310B (zh) | 具有轮廓化功函金属栅电极的半导体器件及其制造方法 | |
| CN102110651B (zh) | 一种半导体器件及其制造方法 | |
| CN103904029B (zh) | 具有双重功函数栅叠层的半导体器件及其制造方法 | |
| CN102222687B (zh) | 一种锗基nmos器件及其制备方法 | |
| WO2011079594A1 (zh) | 一种半导体器件及其制造方法 | |
| US11387149B2 (en) | Semiconductor device and method for forming gate structure thereof | |
| US20220115516A1 (en) | Integrated dipole flow for transistor | |
| US20120135590A1 (en) | Silicon removal from surfaces and method of forming high k metal gate structures using same | |
| CN107706112A (zh) | 半导体器件的形成方法 | |
| CN104051252B (zh) | 高k金属栅结构的制备方法 | |
| CN100517618C (zh) | 半导体器件及其制造方法 | |
| CN106409677A (zh) | 半导体器件及其形成方法 | |
| CN106887461A (zh) | 场效晶体管 | |
| CN108573871A (zh) | 半导体器件及其形成方法 | |
| CN107369650A (zh) | 多阈值电压晶体管及其形成方法 | |
| Kong et al. | The effect of the active layer thickness on the negative bias stress-induced instability in amorphous InGaZnO thin-film transistors | |
| CN108074815A (zh) | 半导体结构及其形成方法 | |
| CN104022035B (zh) | 晶体管及其形成方法 | |
| US9647094B2 (en) | Method of manufacturing a semiconductor heteroepitaxy structure | |
| CN109962018A (zh) | 半导体结构及其制造方法 | |
| CN108630751A (zh) | 半导体结构及其形成方法 | |
| CN108122760A (zh) | 半导体结构及其形成方法 | |
| KR101455263B1 (ko) | 기판의 산화물 제거 방법 및 이를 이용한 반도체 소자 제조 방법 | |
| CN102931066B (zh) | 金属栅堆叠结构的制作方法 | |
| CN110391285A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |