CN109037073A - 一种晶体管及其制作方法 - Google Patents

一种晶体管及其制作方法 Download PDF

Info

Publication number
CN109037073A
CN109037073A CN201810870845.4A CN201810870845A CN109037073A CN 109037073 A CN109037073 A CN 109037073A CN 201810870845 A CN201810870845 A CN 201810870845A CN 109037073 A CN109037073 A CN 109037073A
Authority
CN
China
Prior art keywords
groove
conduction type
epitaxial layer
area
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810870845.4A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Cheng Lang Technology Co Ltd
Original Assignee
Shenzhen Cheng Lang Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Cheng Lang Technology Co Ltd filed Critical Shenzhen Cheng Lang Technology Co Ltd
Priority to CN201810870845.4A priority Critical patent/CN109037073A/zh
Publication of CN109037073A publication Critical patent/CN109037073A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种晶体管及其制作方法，该方法包括：提供第一导电类型的衬底和外延层；在所述外延层上表面形成第一沟槽，其底部及侧壁形成栅氧化层并填充多晶硅以形成栅极结构；在所述外延层上表面形成第二沟槽；在所述第二沟槽底部及侧壁形成第二导电类型的体区；在所述外延层上表面形成氧化层；在所述第二沟槽内的氧化层上表面形成第三沟槽；在所述第三沟槽底部及侧壁形成第二导电类型的体区；在所述第三沟槽内部形成所述隔离氧化层；在所述第二沟槽内形成第二导电类型的深体区。本发明通过光刻精确控制导电沟道的宽度，使用氧化层防止VDMOS反偏时被击穿，采用外延形成所述深体区减小体区电阻，提升了器件的EAS能力，提高了VDMOS的工作性能。

Description

一种晶体管及其制作方法
技术领域
本发明涉及半导体技术领域，具体涉及一种新型半导体晶体管及其制作方法。
背景技术
在功率应用设备中，VDMOS(Vertical Diffused Metal Oxide Semiconductor,垂直双扩散金属氧化物半导体场效应晶体管)是一种可以广泛使用的金属氧化物半导体场效应晶体管功率器件，其具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好等一系列独特特点，应用于开关稳压电源、高频加热、计算机接口电路以及功率放大器等方面。VDMOS器件有一个非常重要的参数，EAS(Energy Avalanche Stress，单脉冲雪崩能量)，定义为单次雪崩状态下器件能够消耗的最大能量。功率器件工作时，在源极和漏极会产生较大的电压尖峰，必须考虑器件的雪崩能量。EAS能力也是衡量VDMOS器件的一个非常重要的参数。
一般器件的EAS失效有两种模式，热损坏和寄生三极管导通损坏。寄生三极管导通损坏是指器件本身存在一个寄生的三极管(外延层-体区-源区)，当器件关断时，源漏间的反向电流流经体区时，产生压降，如果此压降大于寄生三极管的开启电压，则此反向电流会因为三极管的放大作用将寄生三极管导通，导致失控，此时，栅极电压已不能关断VDMOS，从原理上来说，为防止失效产生，关键是防止寄生的三极管导通，为防止寄生的三极管导通，必须要减小体区电阻或者增大源区和体区的短接面积，目前的制作方法中，由于深体区距离沟道区较近，考虑到器件开启电压的问题，不能将深体区做的过浓或过深，这就给优化器件EAS能力带来了很大的困难。
发明内容
鉴于以上情况，本发明所要解决其技术问题采用以下的技术方案来实现。
第一方面，本发明实施例提供一种晶体管的制作方法,包括：提供第一导电类型的衬底；在所述衬底上表面形成第一导电类型的外延层；在所述外延层上表面形成第一沟槽，其底部及侧壁形成栅氧化层并填充多晶硅以形成栅极结构；在所述外延层上表面形成第二沟槽；在所述第二沟槽底部及侧壁形成第二导电类型的体区；在所述外延层上表面形成氧化层；在所述第二沟槽内的氧化层上表面形成第三沟槽；在所述第三沟槽底部及侧壁形成第二导电类型的体区；在所述第三沟槽内部形成所述隔离氧化层；在所述第二沟槽内形成第二导电类型的深体区；在所述体区和所述深体区形成第一导电类型的源区；在所述外延层上表面形成介质层；在所述晶体管的上表面形成源极金属层，在所述晶体管下表面形成漏极金属层。
进一步地，在所述外延层上表面形成第二沟槽具体包括，所述外延层通过光刻和刻蚀形成所述第二沟槽，所述第二沟槽形成于两个相邻的所述第一沟槽的中间。
进一步地，在所述第二沟槽内的氧化层上表面形成第三沟槽具体包括，对所述氧化层进行光刻和刻蚀形成所述第三沟槽，所述第三沟槽深度大于所述第二沟槽深度。
进一步地，形成所述体区后对所述体区进行热处理，用于使离子扩散至栅氧化层侧壁。
进一步地，在所述第二沟槽内形成第二导电类型的深体区具体包括，所述第二沟槽填充第二导电类型的重掺杂外延形成深体区，对所述深体区沿晶体管上表面进行干法回刻，用于使晶体管上表面平坦化。
进一步地，在所述深体区形成第一导电类型的源区具体包括，在所述体区和所述深体区进行光刻及离子注入形成源区，所述离子类型为第一导电类型。
第二方面，本发明实施例还提供一种晶体管，包括，第一导电类型的衬底；第一导电类型的外延层，形成于所述衬底上表面；第一沟槽，形成于所述外延层上表面，其底部及侧壁形成栅氧化层并填充有多晶硅形成栅极结构；第二沟槽，形成于所述外延层上表面；第二导电类型体区，形成于所述第二沟槽底部及侧壁；氧化层，形成于所述外延层上表面；第三沟槽，形成于所述第二沟槽内的氧化层上表面；第二导电类型的体区，形成于所述第三沟槽底部及侧壁；隔离氧化层，形成于所述第三沟槽内部；第二导电类型的深体区，形成于所述第二沟槽内；第一导电类型的源区，形成于所述体区和所述深体区；介质层，形成于所述外延层上表面，源极金属层，形成于所述晶体管的上表面，漏极金属层，形成于所述晶体管下表面。
进一步地，所述第一沟槽的深度未超过所述外延层深度，所述第一沟槽垂直于所述外延层上表面。
进一步地，所述第一沟槽的底部及侧壁形成栅氧化层，所述第一沟槽填充的多晶硅以形成栅极结构。
进一步地，所述隔离氧化层通过淀积工艺形成于所述第三沟槽内，用于防止晶体管反偏时被提前击穿和减小反偏时对体区的影响。
本发明实施例的技术方案具有以下优点：通过改变了VDMOS的制作流程，通过光刻精确控制导电沟道的宽度，使用氧化层防止VDMOS反偏时被击穿，采用外延形成所述深体区减小体区电阻，提升了器件的EAS能力，使得VDMOS的开启电压非常稳定，提高了VDMOS的工作性能。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
在附图中：
图1为本发明实施例所述的晶体管制作方法流程示意图；
图2为本发明实施例所述的衬底和外延层结构示意图；
图3为本发明实施例所述的第一沟槽结构示意图；
图4为本发明实施例所述的栅极结构结构示意图；
图5为本发明实施例所述的第二沟槽结构示意图；
图6为本发明实施例所述的第二沟槽体区结构示意图；
图7为本发明实施例所述的氧化层结构示意图；
图8为本发明实施例所述的氧化层的第三沟槽结构示意图；
图9为本发明实施例所述的外延层的第三沟槽结构示意图；
图10为本发明实施例所述的第三沟槽体区结构示意图；
图11为本发明实施例所述的隔离氧化层结构示意图；
图12为本发明实施例所述的去除氧化层结构示意图；
图13为本发明实施例所述的深体区结构示意图；
图14为本发明实施例所述的源区结构示意图；
图15为本发明实施例所述的介质层结构示意图；
图16为本发明实施例所述的源极金属层结构示意图；
图17为本发明实施例所述的漏极金属层结构示意图。
具体实施方式
为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
通常使用两个复杂的制作工艺制造半导体器件：前端制造和后端制造。前端制造包含在半导体晶片的表面上形成多个小片。在晶片上的每个小片包含有源和无源电子元件，所述有源和无源电子元件电连接以形成功能性电路，有源电子元件，诸如晶体管和二极管，具有控制电流流动的能力。无源电子元件，诸如电容器、电感器、电阻器和变压器。产生执行电路功能所必要的电压和电流之间的关系。
通过一系列的工艺步骤，在半导体的表面上形成无源和有源元件，所述工艺步骤包括掺杂、沉积、光刻、刻蚀和平坦化。掺杂通过诸如离子注入或热扩散的技术，将杂质引入半导体材料中。掺杂工艺改变有源器件中的半导体材料的导电率，将半导体材料转换为绝缘体、导体，或者响应于电场或基极电流动态地改变半导体材料的传导率。
有源和无源元件由具有不同电性能的材料的层形成。可通过部分地由被沉积的材料的类型所决定的多种沉积技术来形成这些层。例如，薄膜沉积可包括化学气相沉积、物理气相沉积、电解电镀和非电解电镀工艺。通常图案化每个层以形成有源元件、无源元件或者元件之间的电连接的部分。
以下结合图1-图17，对本发明实施例提供一种晶体管的制作方法进行详细说明，该方法包括：
S01：提供第一导电类型的衬底1；
S02：在所述衬底1上表面形成第一导电类型的外延层2；
S03：在所述外延层2上表面形成第一沟槽，其底部及侧壁形成栅氧化层3并填充多晶硅以形成栅极结构4；
S04：在所述外延层2上表面形成第二沟槽；
S05：在所述第二沟槽底部及侧壁形成第二导电类型的体区5；
S06：在所述外延层2上表面形成氧化层6；
S07：在所述第二沟槽内的氧化层6上表面形成第三沟槽；
S08：在所述第三沟槽底部及侧壁形成第二导电类型的体区5；
S09：在所述第三沟槽内部形成所述隔离氧化层7；
S10：在所述第二沟槽内形成第二导电类型的深体区8；
S11：在所述体区和所述深体区形成第一导电类型的源区9；
S12：在所述外延层上表面形成介质层10；
S13：在所述晶体管的上表面形成源极金属层11，在所述晶体管下表面形成漏极金属层12。
本发明实施例的技术方案通过改变了VDMOS的制作流程，通过光刻精确控制导电沟道的宽度，使用氧化层防止VDMOS反偏时被击穿，采用外延形成所述深体区减小体区电阻，提升了器件的EAS能力，使得VDMOS的开启电压非常稳定，提高了VDMOS的工作性能。
下面参照附图，对上述形成所述晶体管的具体方法加以详细阐述。
如图2所示，步骤S01：提供第一导电类型的衬底1，具体的，所述第一导电类型为P型掺杂和N型掺杂中的一种，所述第二导电类型为P型掺杂与N型掺杂中的另一种。
为方便描述，特在此说明：所述第一导电类型可以为N型掺杂，从而所述第二导电类型为P型掺杂；所述第一导电类型还可以为P型掺杂，从而所述第二导电类型为N型掺杂。在接下来的实施例中，均以所述第一导电类型为N型掺杂，所述第二导电类型为P型掺杂为例进行描述，但并不对此进行限定。
具体地，P型衬底和P型外延都属于P型半导体，N型衬底和N型外延都属于N型半导体。所述P型半导体为掺杂三价元素的硅片，例如硼元素或铟元素或铝元素或三者的任意组合，所述N型半导体为掺杂五价元素的硅片，例如磷元素或砷元素或两者的任意组合。
所述衬底1为集成电路中的载体，所述衬底1起到支撑的作用，所述衬底1也参与所述集成电路的工作。所述衬底1可以为硅衬底，也可以为蓝宝石衬底，甚至可以为硅褚衬底，优选的，所述衬底1为硅衬底，尤其所述衬底1为单晶硅衬底，这是因为硅衬底材料以及其中的单晶硅材料具有低成本、大尺寸、可导电的特点，避免了边缘效应，能够大幅度提高良率。在本发明的一些实施例中，所述衬底1为第一导电类型的半导体，所述衬底1可以为在单晶硅中掺杂磷元素或砷元素或两者的任意组合制成。
如图2所示，步骤S02：在所述衬底1上表面形成第一导电类型的外延层2，具体的，所述衬底1上进行第一导电类型的N型掺杂形成所述外延层2，外延层2的掺杂浓度和厚度不仅决定了器件的击穿电压，也影响了器件的导通电阻，高的击穿电压要求厚的轻掺杂的外延层，而低的导通电阻则要求薄的重掺杂的外延层，因此必须选择最佳的外延参数，使得满足击穿电压同时导通电阻较小，在一个实施例中，所述外延层掺杂浓度小于所述半导体的掺杂浓度，使得外延层有一个较高的击穿电压，进而保护器件。
如图3-4所示，步骤S03：在所述外延层2上表面形成第一沟槽，其底部及侧壁形成栅氧化层3并填充多晶硅以形成栅极结构4，具体的，所述第一沟槽通过在外延层2上表面刻蚀形成，其中，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为干法刻蚀，干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。在本发明的一些实施例中，使用的干法刻蚀具体为，在所述外延层2的上表面制备掩膜材料，所述掩膜材料具体为光刻胶，光刻胶在所述外延层的上表面形成光刻胶层，在所述光刻胶层上通过刻蚀形成在所述外延层2上表面的第一沟槽，去除所述第一光刻胶层。所述第一沟槽底部及侧壁通过干氧氧化形成栅氧化层3，其中，氧化方法包括干氧氧化、湿氧氧化、水汽氧化、掺氯氧化、氢氧合成氧化等，在本实施方式中优选干氧氧化，氧化温度为800℃-1000℃在氧化过程中，直接通入氧气进行氧化，通过干氧氧化生成的栅氧化层结构致密，均匀性和重复性好，对杂质掩蔽能力强，与光刻胶的附着性好等优点。在所述第一沟槽进行多晶硅填充形成所述栅极结构4，具体的，其填充方式包括常压化学气相沉积法、低压化学气相沉积法、等离子体辅助化学气相沉积法等，在本实施方式中，优选地为低压化学气相沉积法，其掺杂的多晶硅纯度高，均匀性强，填充多晶硅后，以所述光刻胶作为阻挡层，对多晶硅进行化学机械抛光或者干法回刻，仅保留第一沟槽内部的多晶硅，去除其他区域的多晶硅。
如图5所示，步骤S04：在所述外延层2上表面形成第二沟槽，具体的，在所述外延层2通过干法刻蚀形成所述第二沟槽，在本实施方式中，优选地，通过干法刻蚀形成所述第二沟槽，所述干法刻蚀可以控制刻蚀图形和刻蚀速率，而且干法刻蚀的偏差非常小，干法刻蚀包括：光子束刻蚀、中子刻蚀和等离子刻蚀等多种形式。在半导体技术中，等离子刻蚀是干法刻蚀中最常用的技术。等离子体刻蚀采用射频技术，等离子体包括中性粒子、电子、活性自由基、带正电的粒子和带负电的离子。其中带正电离子的作用是在暗区电场的加速作用下，实现对目标的物理轰击，而活性自由基的作用则是吸附在目标表面上并与目标材料发生化学反应生成挥发性产物。物理轰击能够促进化学反应的进行，并通过溅射去除淀积在目标表面的反应副产物。所述第二沟槽形成于两个相邻的所述第一沟槽的中间，通过控制所述第二沟槽的刻蚀宽度，进而可以控制所述第二沟槽侧壁与相邻的所述第一沟槽侧壁的宽度，从而实现控制后续器件的导电沟道的宽度，通过精准光刻，使得干法刻蚀后的导电沟道的宽度更加精确，进而获得更加稳定的开启电压，并且通过刻蚀形成的所述第二沟槽后续生成所述深体区，通过计算并控制所述第二沟槽的宽度及深度，可以控制所述深体区的大小，进而可以准确计算并控制所述体区电阻的大小，从而提升器件的EAS能力。
如图6所示，步骤S05：在所述第二沟槽底部及侧壁形成第二导电类型的体区5，具体的，以所述外延层2上表面的光刻胶作为掩蔽膜对所述半导体进行离子注入工艺，注入的离子通常为硼离子，采用倾角注入的方式，更具体的，使半导体上表面与注入离子束呈60°-80°左右的夹角β，进行四次硼元素的注入，而每注入完成一次，对半导体向同一个方向进行90°的旋转，使得第二沟槽每一面侧壁都进行了一次离子注入，用于形成体区5。
如图7所示，步骤S06:在所述外延层2上表面形成氧化层6，具体的，在所述外延层2上表面通过薄膜淀积工艺形成氧化层6，薄膜淀积是指任何在硅片衬底上物理或化学淀积一层膜的工艺，属于薄膜制造的一种工艺，所淀积的薄膜可以是导体、绝缘材料或者半导体材料，诸如二氧化硅、氧化硅、多晶硅以及金属。所淀积的工艺有化学气相淀积、电镀、物理气相淀积、蒸发和旋涂的方法。在本实施方式中，通过低压化学气相淀积法形成一层氧化层6。
如图8-9所示，步骤S07：在所述第二沟槽内的氧化层6上表面形成第三沟槽，具体的，所述第三沟槽经过两次刻蚀完成，在所述氧化层6表面制备掩膜材料，所述掩膜材料具体为光刻胶，光刻胶在所述氧化层6的上表面形成光刻胶层，在所述光刻胶层上通过第一次刻蚀在所述氧化层上表面形成沟槽，以所述氧化层6为掩膜材料，在所述氧化层上通过第二次刻蚀在所述外延层上表面形成沟槽，所述两次刻蚀形成的沟槽即为第三沟槽，所述第三沟槽深度小于所述第一沟槽的深度。
如图10所示，步骤S08：在所述第三沟槽底部及侧壁形成第二导电类型的体区5，具体的，对所述第三沟槽进行离子注入工艺，注入的离子类型为第二导电类型的轻掺杂离子，所述离子掺杂浓度与第二沟槽底部及侧壁形成第二导电类型的体区的离子掺杂浓度相同。
如图11所示，步骤S09：在所述第三沟槽内部形成所述隔离氧化层7，具体的，所述第三沟槽内部通过淀积工艺生成氧化层，所述氧化层用于隔离后续的深体区与所述体区，减小电压反偏时对器件的影响，进而避免出现漏电或者被击穿的情况。并对所述体区注入的离子进行高温驱入，具体的，在本实施例中，对注入第二导电类型的离子剂量和能量不做限定，对高温驱入的温度及时间也不做限定，所述高温驱入用于使体区的第二导电类型的离子扩散至第一沟槽的侧壁，用于增加后续源区和体区的接触面积。
如图12所示，在执行步骤S09在所述第三沟槽内部形成所述隔离氧化层7之后还包括，通过光刻刻蚀去除所述外延层和所述第二沟槽内的氧化层6。
如图13所示，步骤S10：在所述第二沟槽内形成第二导电类型的深体区8，具体的，通过外延工艺在所述第二沟槽内填充重掺杂第二导电类型单晶硅以形成深体区，所述深体区离子掺杂浓度更高，其电阻较低，而且其相较于体区的体积更大，进而降低了整个体区的电阻，可以防止寄生的三极管导通，所述深体区用于减小体区电阻，进而提升了器件的EAS能力，再对所述深体区进行干法回刻或者化学机械抛光平坦化所述深体区8上表面与所述外延层2上表面。
如图14所示，步骤S11：在所述体区5和所述深体区8形成第一导电类型的源区9，具体的，在所述外延层2的上表面制备掩膜材料，所述掩膜材料具体为光刻胶，光刻胶在所述外延层的上表面形成光刻胶层，在所述光刻胶层上通过注入第一导电类型的重掺杂离子形成源区9，所述源区9形成于所述体区5和所述深体区8上表面，增大了源区与所述体区的短接面积。
如图15所示，步骤S12：在所述外延层2上表面形成介质层10，具体的，所述外延层2上表面通过采用溅射或热氧化法或化学气相沉积工艺或其中的几种形成所述介质层10，所述介质层10通常由绝缘性较好的材料形成，例如，所述介质层8的材料为氧化硅或氮化硅或氮氧化硅，用于保护器件不被污染并具有隔离的作用，在一个实施例中，通过溅射的方法在所述外延层2上表面形成氧化硅的介质层10。
如图16-17所示，步骤S13：在所述晶体管的上表面形成源极金属层11，在所述晶体管下表面形成漏极金属层12，具体的，所述外延层上表面通过溅射方法形成所述源极金属层11，所述晶体管下表面通过蒸发的方法形成所述漏极金属层12。
本发明实施例提供的一种晶体管的制作方法，通过改变了VDMOS的制作流程，通过光刻精确控制导电沟道的宽度，使用氧化层防止VDMOS反偏时被击穿，采用外延形成所述深体区减小体区电阻，提升了器件的EAS能力，使得VDMOS的开启电压非常稳定，提高了VDMOS的工作性能。
本发明实施例提供一种晶体管，包括：
第一导电类型的衬底1；
第一导电类型的外延层2，形成于所述衬底上表面；
第一沟槽，形成于所述外延层上表面，其底部及侧壁形成栅氧
化层3并填充有多晶硅形成栅极结构4；
第二沟槽，形成于所述外延层2上表面；
第二导电类型体区5，形成于所述第二沟槽底部及侧壁；
氧化层6，形成于所述外延层2上表面；
第三沟槽，形成于所述第二沟槽内的氧化层6上表面；
第二导电类型的体区5，形成于所述第三沟槽底部及侧壁；
隔离氧化层7，形成于所述第三沟槽内部；
第二导电类型的深体区8，形成于所述第二沟槽内；
第一导电类型的源区9，形成于所述体区和所述深体区；
介质层10，形成于所述外延层上表面；
源极金属层11，形成于所述晶体管的上表面，漏极金属层12，形成于所述晶体管下表面。
进一步地，所述第一沟槽的深度未超过所述外延层2深度，所述第一沟槽垂直于所述外延层2上表面，通过光刻控制第一沟槽的宽度并使其垂直于所述外延层上表面，使得后续的开启电压更加精准。
进一步地，所述第一沟槽的底部及侧壁形成栅氧化层3，所述第一沟槽填充的多晶硅以形成栅极结构4。
进一步地，所述隔离氧化层7通过淀积工艺形成于所述第三沟槽内，通过所述氧化层，使得出现反偏电压时，防止器件拐角处被提前击穿，通过所述隔离氧化层7将所述深体区与所述体区分隔，减小反偏电压对器件的影响并保护器件避免漏电或被击穿。
以上结合附图详细说明了本发明的技术方案，本发明通过优化VDMOS的制作流程，通过光刻精准控制第二沟槽的宽度，进而使导电沟道的宽度更精确，使得器件的开启电压非常稳定，简化了制作工艺，降低了制造成本。并且，通过使用隔离氧化层，防止晶体管反偏时被提前击穿和减小反偏时对体区的影响。另外，通过采用外延形成所述深体区，所述深体区掺杂浓度更高，其电阻较低，而且其相较于体区的体积更大，进而降低了整个体区的电阻，可以防止寄生的三极管导通，从而提升了器件的EAS能力。综上所述，本发明从优化功率器件的制作流程和改变功率器件的结构出发，通过光刻精确控制导电沟道的宽度，使用氧化层防止VDMOS反偏时被击穿，采用外延形成所述深体区减小体区电阻，提升了器件的EAS能力，使得VDMOS的开启电压非常稳定，提高了VDMOS的工作性能。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种晶体管的制作方法，其特征在于，所述方法包括：
提供第一导电类型的衬底；
在所述衬底上表面形成第一导电类型的外延层；
在所述外延层上表面形成第一沟槽，其底部及侧壁形成栅氧化层并填充多晶硅以形成栅极结构；
在所述外延层上表面形成第二沟槽；
在所述第二沟槽底部及侧壁形成第二导电类型的体区；
在所述外延层上表面形成氧化层；
在所述第二沟槽内的氧化层上表面形成第三沟槽；
在所述第三沟槽底部及侧壁形成第二导电类型的体区；
在所述第三沟槽内部形成所述隔离氧化层；
在所述第二沟槽内形成第二导电类型的深体区；
在所述体区和所述深体区形成第一导电类型的源区；
在所述外延层上表面形成介质层；
在所述晶体管的上表面形成源极金属层，在所述晶体管下表面形成漏极金属层。
2.根据权利要求1所述的制作方法，其特征在于，在所述外延层上表面形成第二沟槽具体包括，所述外延层通过光刻和刻蚀形成所述第二沟槽，所述第二沟槽形成于两个相邻的所述第一沟槽的中间。
3.根据权利要求1所述的制作方法，其特征在于，在所述第二沟槽内的氧化层上表面形成第三沟槽具体包括，对所述氧化层进行光刻和刻蚀形成所述第三沟槽，所述第三沟槽深度大于所述第二沟槽深度。
4.根据权利要求6所述的制作方法，其特征在于，形成所述体区后对所述体区进行热处理，用于使离子扩散至栅氧化层侧壁。
5.根据权利要求1所述的制作方法，其特征在于，在所述第二沟槽内形成第二导电类型的深体区具体包括，所述第二沟槽填充第二导电类型的重掺杂外延形成深体区，对所述深体区沿晶体管上表面进行干法回刻，用于使晶体管上表面平坦化。
6.根据权利要求1所述的制作方法，其特征在于，在所述深体区形成第一导电类型的源区具体包括，在所述体区和所述深体区进行光刻及离子注入形成源区，所述离子类型为第一导电类型。
7.一种晶体管，其特征在于，包括:
第一导电类型的衬底；
第一导电类型的外延层，形成于所述衬底上表面；
第一沟槽，形成于所述外延层上表面，其底部及侧壁形成栅氧化层并填充有多晶硅形成栅极结构；
第二沟槽，形成于所述外延层上表面；
第二导电类型体区，形成于所述第二沟槽底部及侧壁；
氧化层，形成于所述外延层上表面；
第三沟槽，形成于所述第二沟槽内的氧化层上表面；
第二导电类型的体区，形成于所述第三沟槽底部及侧壁；
隔离氧化层，形成于所述第三沟槽内部；
第二导电类型的深体区，形成于所述第二沟槽内；
第一导电类型的源区，形成于所述体区和所述深体区；
介质层，形成于所述外延层上表面；
源极金属层，形成于所述晶体管的上表面，漏极金属层，形成于所述晶体管下表面。
8.根据权利要求7所述的沟槽型晶体管，其特征在于，所述第一沟槽的深度未超过所述外延层深度，所述第一沟槽垂直于所述外延层上表面。
9.根据权利要求7所述的沟槽型晶体管，其特征在于，所述第一沟槽的底部及侧壁形成栅氧化层，所述第一沟槽填充的多晶硅以形成栅极结构。
10.根据权利要求7所述的沟槽型晶体管，其特征在于，所述隔离氧化层通过淀积工艺形成于所述第三沟槽内，用于防止晶体管反偏时被提前击穿和减小反偏时对体区的影响。
CN201810870845.4A 2018-08-02 2018-08-02 一种晶体管及其制作方法 Withdrawn CN109037073A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810870845.4A CN109037073A (zh) 2018-08-02 2018-08-02 一种晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810870845.4A CN109037073A (zh) 2018-08-02 2018-08-02 一种晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN109037073A true CN109037073A (zh) 2018-12-18

Family

ID=64647670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810870845.4A Withdrawn CN109037073A (zh) 2018-08-02 2018-08-02 一种晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN109037073A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581071A (zh) * 2019-08-20 2019-12-17 深圳市锐骏半导体股份有限公司 一种降低沟槽型dmos生产成本的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201483A1 (en) * 2002-04-30 2003-10-30 Nec Electronics Corporation Vertical type MOSFET and manufacturing method thereof
CN103578992A (zh) * 2012-07-25 2014-02-12 北大方正集团有限公司 一种集成vdmos芯片及其制作方法
WO2015111386A1 (ja) * 2014-01-24 2015-07-30 株式会社デンソー 半導体装置の製造方法
CN106158660A (zh) * 2015-04-27 2016-11-23 北大方正集团有限公司 沟槽型vdmos制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201483A1 (en) * 2002-04-30 2003-10-30 Nec Electronics Corporation Vertical type MOSFET and manufacturing method thereof
CN103578992A (zh) * 2012-07-25 2014-02-12 北大方正集团有限公司 一种集成vdmos芯片及其制作方法
WO2015111386A1 (ja) * 2014-01-24 2015-07-30 株式会社デンソー 半導体装置の製造方法
CN106158660A (zh) * 2015-04-27 2016-11-23 北大方正集团有限公司 沟槽型vdmos制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581071A (zh) * 2019-08-20 2019-12-17 深圳市锐骏半导体股份有限公司 一种降低沟槽型dmos生产成本的方法

Similar Documents

Publication Publication Date Title
JP2011134809A (ja) 半導体装置の製造方法
CN109326647A (zh) 一种vdmos器件及其制作方法
CN106783983A (zh) 一种绝缘栅双极型晶体管器件及其制造方法
CN109119483A (zh) 一种晶体管及其制作方法
CN109119342A (zh) 一种功率器件及其制备方法
CN109037074A (zh) 一种晶体管的制作方法
CN109037073A (zh) 一种晶体管及其制作方法
CN117525140A (zh) 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法
CN209963062U (zh) 半导体结构与半导体器件
CN110010471A (zh) 一种功率器件及其制作方法
CN109087942A (zh) 一种沟槽型三极管及其制作方法
CN113782445B (zh) 超结器件及其制造方法
CN109148304A (zh) 一种晶体管及其制作方法
CN109309008A (zh) 一种功率器件及其制作方法
CN109244069A (zh) 瞬态电压抑制器及其制备方法
CN105762077B (zh) 绝缘栅双极晶体管的制造方法
CN210040206U (zh) 一种新形式的功率金属氧化物半导体场效晶体管
CN109065603A (zh) 一种晶体管及其制作方法
CN109300977A (zh) 一种晶体管及其制作方法
CN208674129U (zh) 一种晶体管
CN109166909A (zh) 一种功率器件及其制备方法
CN109860302A (zh) 一种新形式的功率金属氧化物半导体场效晶体管及其制造方式
CN109860047A (zh) 一种功率器件及其制作方法
CN110729196A (zh) 一种降低沟槽型金属氧化物半导体导通电阻的方法
CN109192665A (zh) 一种功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20181218

WW01 Invention patent application withdrawn after publication