CN110010471A - 一种功率器件及其制作方法 - Google Patents

一种功率器件及其制作方法 Download PDF

Info

Publication number
CN110010471A
CN110010471A CN201811525808.6A CN201811525808A CN110010471A CN 110010471 A CN110010471 A CN 110010471A CN 201811525808 A CN201811525808 A CN 201811525808A CN 110010471 A CN110010471 A CN 110010471A
Authority
CN
China
Prior art keywords
layer
groove
oxide layer
conduction type
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811525808.6A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Intelligent Technology Co Ltd
Original Assignee
Quanzhou Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanzhou Intelligent Technology Co Ltd filed Critical Quanzhou Intelligent Technology Co Ltd
Priority to CN201811525808.6A priority Critical patent/CN110010471A/zh
Publication of CN110010471A publication Critical patent/CN110010471A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种功率器件及其制作方法，包括：提供第一导电类型的衬底，形成第一导电类型的第一外延层，在所述第一外延层上表面生长氧化层，在所述氧化层上表面形成多晶硅层，刻蚀所述多晶硅层形成第一沟槽，在所述第一沟槽的侧面形成第一隔离层，刻蚀所述氧化层形成第二沟槽，刻蚀去除所述第一隔离层，形成第二导电类型的体区，在所述体区内形成第一导电类型的源区，形成介质层，形成金属层，所述金属层与所述源区连接，通过优化工艺流程，完全避免刻蚀对于栅极氧化层带来的损伤，从而彻底解决栅极和源极之漏电偏大的问题。

Description

一种功率器件及其制作方法
技术领域
本发明涉及半导体技术领域，具体涉及一种功率器件及其制作方法。
背景技术
VDMOS(是VDMOSFET的缩写，Vertical Double Diffused Metal OxideSemiconductor Field Effect Transistor,垂直双扩散金属氧化物半导体场效应晶体管)其独特的高输入阻抗，低驱动功率，高开关速度，优越的频率特性以及很好的热稳定性等特点，广泛地应用于开关电源，汽车电子，马达驱动，高频振荡器等各个领域。目前制作垂直双扩散金属氧化物半导体场效应晶体管工艺过程中对于多晶硅和栅极氧化层的刻蚀方法会造成栅极氧化层的损伤，极易俘获电荷，在后续的器件测试中，产生栅极和源极之间漏电偏大等问题。
发明内容
本发明提出了一种功率器件及其制作方法，通过优化工艺流程，完全避免刻蚀对于栅极氧化层带来的损伤，从而彻底解决栅极和源极之漏电偏大的问题。
一方面，本发明提供了一种功率器件的制作方法，该方法包括：
提供第一导电类型的衬底；
在所述衬底上表面形成第一导电类型的第一外延层；
在所述第一外延层上表面生长氧化层；
在所述氧化层上表面形成多晶硅层；
刻蚀所述多晶硅层形成第一沟槽，所述第一沟槽贯穿所述多晶硅层延伸至所述氧化层的上表面；
在所述第一沟槽的侧面形成第一隔离层；
刻蚀所述氧化层形成第二沟槽，所述第二沟槽的两侧延伸至所述第一隔离层的下方，且所述第二沟槽的宽度与所述第一沟槽的宽度大致相等；
刻蚀去除所述第一隔离层；
在所述第一外延层内形成第二导电类型的体区；
在所述体区内形成第一导电类型的源区；
刻蚀所述氧化层形成接触孔，所述接触孔的底面与所述体区连接；
在所述多晶硅层表面和没有被所述多晶硅层覆盖的所述氧化层上表面形成介质层；
在所述介质层表面和所述接触孔内形成金属层，所述金属层与所述源区连接。
进一步地，在所述多晶硅层的侧面形成第一隔离层，具体包括：
在所述多晶硅层表面和没有被所述多晶硅层覆盖的所述氧化层上表面形成第二隔离层；
刻蚀去除所述多晶硅层上表面和所述氧化层上表面的所述第二隔离层，形成所述第一隔离层。
进一步地，所述衬底的离子浓度高于所述第一外延层的离子浓度。
进一步地，所述第一沟槽的深度与所述多晶硅层的厚度相等。
进一步地，所述第二沟槽的深度小于所述氧化层的厚度。
进一步地，所述接触孔的宽度小于所述第二沟槽的宽度。
进一步地，所述第一沟槽的深度高于所述第二沟槽的深度。
另一方面，本发明提供了一种功率器件，该功率器件包括：
第一导电类型的衬底；
形成于所述衬底上表面的第一导电类型的第一外延层；
形成于所述第一外延层上表面的氧化层；
形成于所述氧化层上表面的多晶硅层；
形成于所述多晶硅层内的第一沟槽，所述第一沟槽贯穿所述多晶硅层延伸至所述氧化层的上表面；
在所述第一沟槽的侧面形成第一隔离层；
形成于所述氧化层上表面的第二沟槽，所述第二沟槽的两侧延伸至所述第一隔离层的下方，且所述第二沟槽的宽度与所述第一沟槽的宽度大致相等；
形成于所述第一外延层内的第二导电类型的体区；
形成于所述体区内的第一导电类型的源区；
形成于所述氧化层内的接触孔，所述接触孔的底面与所述体区连接；
形成于所述多晶硅层表面和没有被所述多晶硅层覆盖的所述氧化层上表面的介质层；
形成于所述介质层表面和所述接触孔内的金属层，所述金属层与所述源区连接。
进一步地，所述接触孔的宽度小于所述第二沟槽的宽度。
进一步地，所述第一沟槽的深度高于所述第二沟槽的深度。
本发明通过上述技术方案，提出了一种功率器件及其制作方法，通过优化工艺流程，在多晶硅刻蚀后，形成侧墙，并在侧墙的阻挡下，对栅极氧化层做刻蚀，完全避免刻蚀对于栅极氧化层带来的损伤，从而彻底解决栅极和源极之漏电偏大的问题。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本发明的一个实施例提供的功率器件的制作方法的流程示意图；
图2至图8是本发明的一个实施例提供的功率器件的制作步骤的结构示意图；
附图标记说明：
1-衬底；2-第一外延层；3-氧化层；4-多晶硅层；5-第一沟槽；6-第二沟槽；7-第一隔离层；8-第二隔离层；9-源区；10-体区；11-介质层；12-金属层。
具体实施方式
以下将参阅附图更详细地描述本发明。在各个附图中，相同的元件使用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方法。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理方法和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
以下结合图1至图8对本发明实施例提供的一种功率器件及其制作方法进行详细说明。
本发明实施例提供一种功率器件的制作方法，如图1所示的一个实施例提供的功率器件的制作方法的流程示意图，该功率器件的制作方法包括：
步骤S1：提供第一导电类型的衬底1；
步骤S2：在所述衬底1上表面形成第一导电类型的第一外延层2；
步骤S3：在所述第一外延层2上表面生长氧化层3；
步骤S4：在所述氧化层3上表面形成多晶硅层4；
步骤S5：刻蚀所述多晶硅层4形成第一沟槽5，所述第一沟槽5贯穿所述多晶硅层4延伸至所述氧化层3的上表面；
步骤S6：在所述第一沟槽5的侧面形成第一隔离层7；
步骤S7：刻蚀所述氧化层3形成第二沟槽6，所述第二沟槽6的两侧延伸至所述第一隔离层7的下方，且所述第二沟槽6的宽度与所述第一沟槽5的宽度大致相等；
步骤S8：刻蚀去除所述第一隔离层7；
步骤S9：在所述第一外延层2内形成第二导电类型的体区10；
在所述体区10内形成第一导电类型的源区9；
步骤S10：刻蚀所述氧化层3形成接触孔，所述接触孔的底面与所述体区10连接；
在所述多晶硅层4表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面形成介质层11；
步骤S11：在所述介质层11表面和所述接触孔内形成金属层12，所述金属层12与所述源区9连接。
本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为N型，第二导电类型为P型，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。
具体地，所述衬底1为集成电路中的载体，所述衬底1起到支撑的作用，所述衬底1也参与所述集成电路的工作。所述衬底1可以为硅衬底1，也可以为蓝宝石衬底1，还可以为碳化硅衬底1，甚至可以为硅褚衬底1，优选的，所述衬底1为硅衬底1，这是因为硅衬底1材料具有低成本、大尺寸、可导电的特点，避免了边缘效应，能够大幅度提高良率。在本发明的实施例中，所述衬底1为第一导电类型的衬底1，所述第一导电类型为N型，所述衬底1的掺杂离子为磷或砷等，所述衬底1掺杂浓度为高掺杂。
下面参阅附图，对上述所述功率器件的制作方法加以详细阐述。
请参阅附图2，执行步骤S1、S2、S3、S4，具体为：提供第一导电类型的衬底1；在所述衬底1上表面形成第一导电类型的第一外延层2；在所述第一外延层2上表面生长氧化层3；在所述氧化层3上表面形成多晶硅层4。在第一导电类型的衬底1上表面生长第一导电类型的第一外延层2。其中可以在所述衬底1上表面使用外延生长形成，还可以通过离子注入和/或扩散的方法在所述衬底1上表面形成所述第一外延层2。进一步地，可以在所述衬底1上表面使用外延生长形成，还可以通过离子注入和/或扩散磷元素或砷元素或两者的任意组合的方法在所述衬底1上表面形成所述第一外延层2。具体地，所述外延生长或扩散的方法包括沉积工艺。在本发明的一些实施例中，可以使用沉积工艺在所述衬底1上表面形成所述第一外延层2，例如，沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。优选的，在所述衬底1上使用化学气相沉积形成第一外延层2，化学气相沉积包括气相外延工艺。在生产中，化学气相沉积大多使用气相外延工艺，在所述衬底1上表面使用气相外延工艺形成第一外延层2，气相外延工艺可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。进一步地，所述衬底1的离子浓度高于所述第一外延层2的离子浓度。所述衬底1的掺杂浓度与所述第一外延层2的掺杂浓度不同。优选的，所述衬底1的掺杂浓度高于所述第一外延层2的掺杂浓度，此时所述第一外延层2的电阻率比所述衬底1的电阻率高，减小寄生电阻，从而提升了器件的反向击穿电压。
在所述第一外延层2上表面生长氧化层3，所述氧化层3为绝缘层，所述氧化层3可以使用溅射或热氧化形成。在本发明的一些实施例中，所述氧化层3为热氧化形成的氧化硅层，在后续的掺杂步骤中，所述氧化硅层作为保护层，并且将作为最终器件的层间绝缘层。在所述氧化层3上表面形成多晶硅层4，其中通过外延或扩散的方法形成所述多晶硅层4。具体地，所述外延或扩散的方法包括沉积工艺。在本发明的一些实施例中，可以使用沉积工艺在所述氧化层3上表面形成多晶硅层4，例如，沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。优选的，在所述氧化层3上表面使用低压力化学气相沉积(简称LPCVD，即LowPressure Chemical Vapor Deposition)形成所述多晶硅层4，形成的所述多晶硅层4的纯度高，均匀性好。
请参阅附图3，执行步骤S5，具体为：刻蚀所述多晶硅层4形成第一沟槽5，所述第一沟槽5贯穿所述多晶硅层4延伸至所述氧化层3的上表面。进一步地，所述第一沟槽5的深度与所述多晶硅层4的厚度相等。在所述多晶硅层4上表面形成贯穿所述多晶硅层4并延伸至所述氧化层3的第一沟槽5。在本发明的一些实施例中，在所述多晶硅层4的上表面制备掩膜材料，所述掩膜材料具体为第一光刻胶，在所述第一光刻胶层上通过刻蚀形成贯穿所述多晶硅层4延伸至所述氧化层3的第一沟槽5，再去除所述第一光刻胶。其中，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为干法刻蚀，干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。在本发明的一些实施例中，所述第一沟槽5的底面与所述氧化层3相连接，例如，所述第一沟槽5的底面可以延伸到所述氧化层3中，所述第一沟槽5的底面还可以与所述氧化层3的上表面连接，保证所述第一沟槽5的底面与所述氧化层3接触。
请参阅附图4和图5，执行步骤S6，具体为：在所述第一沟槽5的侧面形成第一隔离层7。进一步地，在所述多晶硅层4的侧面形成第一隔离层7，具体包括：在所述多晶硅层4表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面形成第二隔离层8；刻蚀去除所述多晶硅层4上表面和所述氧化层3上表面的所述第二隔离层8，形成所述第一隔离层7。所述第一隔离层7为绝缘层，所述第一隔离层7可以使用溅射或热氧化形成。在本发明的一些实施例中，所述第一隔离层7为热氧化形成的氮化硅，在后续的掺杂步骤中，所述氮化硅层作为保护层，并且将作为最终器件的层间绝缘层。在所述多晶硅层4表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面形成第二隔离层8，之后在所述多晶硅层4上表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面制备掩膜材料，所述掩膜材料具体为第二光刻胶，在所述第二光刻胶层上通过刻蚀去除所述多晶硅层4上表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面的所述第二隔离层8，再去除所述第二光刻胶形成所述第一隔离层7。其中，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为干法刻蚀，干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。
请参阅附图6，执行步骤S7，具体为：刻蚀所述氧化层3形成第二沟槽6，所述第二沟槽6的两侧延伸至所述第一隔离层7的下方，且所述第二沟槽6的宽度与所述第一沟槽5的宽度大致相等。进一步地，所述第二沟槽6的深度小于所述氧化层3的厚度。进一步地，所述第一沟槽5的深度高于所述第二沟槽6的深度。其中，刻蚀所述氧化层3形成第二沟槽6，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为湿法刻蚀，湿法刻蚀操作简便、对设备要求低、易于实现大批量生产，并且刻蚀的选择性也好。所述第二沟槽6的两侧延伸至所述第一隔离层7的下方，且所述第二沟槽6的宽度与所述第一沟槽5的宽度大致相等，在一些实施例中，大致相等是指所述第一沟槽5的宽度大于所述第二沟槽6的宽度，在另一些实施例中所述第一沟槽5的宽度小于所述第二沟槽6的宽度，两者的高度差具体为工艺过程中可接受的误差范围内。进一步地，所述第二沟槽6的深度小于所述氧化层3的厚度，在所述氧化层3内形成所述第二沟槽6，所述第二沟槽6贯穿所述氧化层3但不与所述第一外延层2上表面连接。
请参阅附图7，执行步骤S8，具体为：刻蚀去除所述第一隔离层7。使用湿法刻蚀去除所述第一隔离层7，湿法刻蚀操作简便、对设备要求低、易于实现大批量生产，并且刻蚀的选择性也好。
请参阅附图8，执行步骤S9，具体为：在所述第一外延层2内形成第二导电类型的体区10；在所述体区10内形成第一导电类型的源区9。在所述第一外延层2内形成第二导电类型的体区10，所述体区10的至少部分表面裸露于所述第一外延层2的上表面。所述体区10可以通过外延生长形成，还可以通过离子注入和/或扩散的方法形成。进一步地，所述体区10可以通过外延生长形成，还可以通过离子注入和/或扩散硼元素或铟元素或铝元素或三者的任意组合的方法形成。优选的，可以使用离子注入的方法形成所述体区10，通过离子注入形成所述体区10能精确控制杂质的总剂量、深度分布和面均匀性，可防止原来杂质的再扩散等，同时可实现自对准技术，以减小电容效应。同理，在所述体区10内形成第一导电类型的源区9。其中，通过离子注入和/或扩散磷元素或砷元素或两者的任意组合的方法形成所述源区9。
请参阅附图8，执行步骤S10和S11，具体为：刻蚀所述氧化层3形成接触孔，所述接触孔的底面与所述体区10连接；在所述多晶硅层4表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面形成介质层11。进一步地，所述接触孔的宽度小于所述第二沟槽6的宽度。在所述介质层11表面和所述接触孔内形成金属层12，所述金属层12与所述源区9连接。刻蚀所述氧化层3形成接触孔，所述接触孔的底面与所述体区10连接。在本发明的一些实施例中，在所述氧化层3的上表面制备掩膜材料，所述掩膜材料具体为第四光刻胶，在所述第四光刻胶层上通过刻蚀形成贯穿所述氧化层3延伸至所述第一外延层2的接触孔，再去除所述第四光刻胶。其中，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为干法刻蚀，干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。在本发明的一些实施例中，所述接触孔的底面与所述第一外延层2相连接，例如，所述接触孔的底面可以延伸到所述第一外延层2中，所述接触孔的底面还可以与所述第一外延层2的上表面连接，保证所述接触孔的底面与所述第一外延层2接触。进一步地，所述接触孔的宽度小于所述第二沟槽6的宽度。在所述多晶硅层4表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面形成介质层11，在所述介质层11表面和所述接触孔内形成金属层12，所述金属层12与所述源区9连接。
以下结合图1至图8对本发明实施例提供的一种功率器件进行详细说明。
本发明实施例提供一种功率器件，所述功率器件包括：
第一导电类型的衬底1；
形成于所述衬底1上表面的第一导电类型的第一外延层2；
形成于所述第一外延层2上表面的氧化层3；
形成于所述氧化层3上表面的多晶硅层4；
形成于所述多晶硅层4内的第一沟槽5，所述第一沟槽5贯穿所述多晶硅层4延伸至所述氧化层3的上表面；
在所述第一沟槽5的侧面形成第一隔离层7；
形成于所述氧化层3上表面的第二沟槽6，所述第二沟槽6的两侧延伸至所述第一隔离层7的下方，且所述第二沟槽6的宽度与所述第一沟槽5的宽度大致相等；
形成于所述第一外延层2内的第二导电类型的体区10；
形成于所述体区10内的第一导电类型的源区9；
形成于所述氧化层3内的接触孔，所述接触孔的底面与所述体区10连接；
形成于所述多晶硅层4表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面的介质层11；
形成于所述介质层11表面和所述接触孔内的金属层12，所述金属层12与所述源区9连接。
本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为N型，第二导电类型为P型，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。
具体地，所述衬底1为集成电路中的载体，所述衬底1起到支撑的作用，所述衬底1也参与所述集成电路的工作。所述衬底1可以为硅衬底1，也可以为蓝宝石衬底1，还可以为碳化硅衬底1，甚至可以为硅褚衬底1，优选的，所述衬底1为硅衬底1，这是因为硅衬底1材料具有低成本、大尺寸、可导电的特点，避免了边缘效应，能够大幅度提高良率。在本发明的实施例中，所述衬底1为第一导电类型的衬底1，所述第一导电类型为N型，所述衬底1的掺杂离子为磷或砷等，所述衬底1掺杂浓度为高掺杂。
下面参阅附图，对上述所述功率器件加以详细阐述。
在本发明的一些实施例中，如图2所示，该功率器件包括：第一导电类型的衬底1；形成于所述衬底1上表面的第一导电类型的第一外延层2；形成于所述第一外延层2上表面的氧化层3；形成于所述氧化层3上表面的多晶硅层4。在第一导电类型的衬底1上表面生长第一导电类型的第一外延层2。其中可以在所述衬底1上表面使用外延生长形成，还可以通过离子注入和/或扩散的方法在所述衬底1上表面形成所述第一外延层2。进一步地，可以在所述衬底1上表面使用外延生长形成，还可以通过离子注入和/或扩散磷元素或砷元素或两者的任意组合的方法在所述衬底1上表面形成所述第一外延层2。具体地，所述外延生长或扩散的方法包括沉积工艺。在本发明的一些实施例中，可以使用沉积工艺在所述衬底1上表面形成所述第一外延层2，例如，沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。优选的，在所述衬底1上使用化学气相沉积形成第一外延层2，化学气相沉积包括气相外延工艺。在生产中，化学气相沉积大多使用气相外延工艺，在所述衬底1上表面使用气相外延工艺形成第一外延层2，气相外延工艺可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。进一步地，所述衬底1的离子浓度高于所述第一外延层2的离子浓度。所述衬底1的掺杂浓度与所述第一外延层2的掺杂浓度不同。优选的，所述衬底1的掺杂浓度高于所述第一外延层2的掺杂浓度，此时所述第一外延层2的电阻率比所述衬底1的电阻率高，减小寄生电阻，从而提升了器件的反向击穿电压。
在所述第一外延层2上表面生长氧化层3，所述氧化层3为绝缘层，所述氧化层3可以使用溅射或热氧化形成。在本发明的一些实施例中，所述氧化层3为热氧化形成的氧化硅层，在后续的掺杂步骤中，所述氧化硅层作为保护层，并且将作为最终器件的层间绝缘层。在所述氧化层3上表面形成多晶硅层4，其中通过外延或扩散的方法形成所述多晶硅层4。具体地，所述外延或扩散的方法包括沉积工艺。在本发明的一些实施例中，可以使用沉积工艺在所述氧化层3上表面形成多晶硅层4，例如，沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。优选的，在所述氧化层3上表面使用低压力化学气相沉积(简称LPCVD，即LowPressure Chemical Vapor Deposition)形成所述多晶硅层4，形成的所述多晶硅层4的纯度高，均匀性好。
在本发明的一些实施例中，如图3所示，该功率器件包括：形成于所述多晶硅层4内的第一沟槽5，所述第一沟槽5贯穿所述多晶硅层4延伸至所述氧化层3的上表面。进一步地，所述第一沟槽5的深度与所述多晶硅层4的厚度相等。在所述多晶硅层4上表面形成贯穿所述多晶硅层4并延伸至所述氧化层3的第一沟槽5。在本发明的一些实施例中，在所述多晶硅层4的上表面制备掩膜材料，所述掩膜材料具体为第一光刻胶，在所述第一光刻胶层上通过刻蚀形成贯穿所述多晶硅层4延伸至所述氧化层3的第一沟槽5，再去除所述第一光刻胶。其中，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为干法刻蚀，干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。在本发明的一些实施例中，所述第一沟槽5的底面与所述氧化层3相连接，例如，所述第一沟槽5的底面可以延伸到所述氧化层3中，所述第一沟槽5的底面还可以与所述氧化层3的上表面连接，保证所述第一沟槽5的底面与所述氧化层3接触。
在本发明的一些实施例中，如图5所示，该功率器件包括：在所述第一沟槽5的侧面形成第一隔离层7。进一步地，在所述多晶硅层4的侧面形成第一隔离层7，具体包括：在所述多晶硅层4表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面形成第二隔离层8；刻蚀去除所述多晶硅层4上表面和所述氧化层3上表面的所述第二隔离层8，形成所述第一隔离层7。所述第一隔离层7为绝缘层，所述第一隔离层7可以使用溅射或热氧化形成。在本发明的一些实施例中，所述第一隔离层7为热氧化形成的氮化硅，在后续的掺杂步骤中，所述氮化硅层作为保护层，并且将作为最终器件的层间绝缘层。在所述多晶硅层4表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面形成第二隔离层8，之后在所述多晶硅层4上表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面制备掩膜材料，所述掩膜材料具体为第二光刻胶，在所述第二光刻胶层上通过刻蚀去除所述多晶硅层4上表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面的所述第二隔离层8，再去除所述第二光刻胶形成所述第一隔离层7。其中，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为干法刻蚀，干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。
在本发明的一些实施例中，如图6所示，该功率器件包括：形成于所述氧化层3上表面的第二沟槽6，所述第二沟槽6的两侧延伸至所述第一隔离层7的下方，且所述第二沟槽6的宽度与所述第一沟槽5的宽度大致相等。进一步地，所述第二沟槽6的深度小于所述氧化层3的厚度。进一步地，所述第一沟槽5的深度高于所述第二沟槽6的深度。其中，刻蚀所述氧化层3形成第二沟槽6，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为湿法刻蚀，湿法刻蚀操作简便、对设备要求低、易于实现大批量生产，并且刻蚀的选择性也好。所述第二沟槽6的两侧延伸至所述第一隔离层7的下方，且所述第二沟槽6的宽度与所述第一沟槽5的宽度大致相等，在一些实施例中，大致相等是指所述第一沟槽5的宽度大于所述第二沟槽6的宽度，在另一些实施例中所述第一沟槽5的宽度小于所述第二沟槽6的宽度，两者的高度差具体为工艺过程中可接受的误差范围内。进一步地，所述第二沟槽6的深度小于所述氧化层3的厚度，在所述氧化层3内形成所述第二沟槽6，所述第二沟槽6贯穿所述氧化层3但不与所述第一外延层2上表面连接。刻蚀去除所述第一隔离层7。使用湿法刻蚀去除所述第一隔离层7，湿法刻蚀操作简便、对设备要求低、易于实现大批量生产，并且刻蚀的选择性也好。
在本发明的一些实施例中，如图8所示，该功率器件包括：形成于所述第一外延层2内的第二导电类型的体区10；形成于所述体区10内的第一导电类型的源区9。在所述第一外延层2内形成第二导电类型的体区10，所述体区10的至少部分表面裸露于所述第一外延层2的上表面。所述体区10可以通过外延生长形成，还可以通过离子注入和/或扩散的方法形成。进一步地，所述体区10可以通过外延生长形成，还可以通过离子注入和/或扩散硼元素或铟元素或铝元素或三者的任意组合的方法形成。优选的，可以使用离子注入的方法形成所述体区10，通过离子注入形成所述体区10能精确控制杂质的总剂量、深度分布和面均匀性，可防止原来杂质的再扩散等，同时可实现自对准技术，以减小电容效应。同理，在所述体区10内形成第一导电类型的源区9。其中，通过离子注入和/或扩散磷元素或砷元素或两者的任意组合的方法形成所述源区9。
在本发明的一些实施例中，如图8所示，该功率器件包括：形成于所述氧化层3内的接触孔，所述接触孔的底面与所述体区10连接，进一步地，所述接触孔的宽度小于所述第二沟槽6的宽度；形成于所述多晶硅层4表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面的介质层11；形成于所述介质层11表面和所述接触孔内的金属层12，所述金属层12与所述源区9连接。刻蚀所述氧化层3形成接触孔，所述接触孔的底面与所述体区10连接。在本发明的一些实施例中，在所述氧化层3的上表面制备掩膜材料，所述掩膜材料具体为第四光刻胶，在所述第四光刻胶层上通过刻蚀形成贯穿所述氧化层3延伸至所述第一外延层2的接触孔，再去除所述第四光刻胶。其中，刻蚀的方法包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为干法刻蚀，干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。在本发明的一些实施例中，所述接触孔的底面与所述第一外延层2相连接，例如，所述接触孔的底面可以延伸到所述第一外延层2中，所述接触孔的底面还可以与所述第一外延层2的上表面连接，保证所述接触孔的底面与所述第一外延层2接触。进一步地，所述接触孔的宽度小于所述第二沟槽6的宽度。在所述多晶硅层4表面和没有被所述多晶硅层4覆盖的所述氧化层3上表面形成介质层11，在所述介质层11表面和所述接触孔内形成金属层12，所述金属层12与所述源区9连接。
本发明通过上述技术方案，提出了一种功率器件及其制作方法，通过优化工艺流程，在多晶硅刻蚀后，形成侧墙，并在侧墙的阻挡下，对栅极氧化层做刻蚀，完全避免刻蚀对于栅极氧化层带来的损伤，从而彻底解决栅极和源极之漏电偏大的问题。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种功率器件的制作方法，其特征在于，包括：
提供第一导电类型的衬底；
在所述衬底上表面形成第一导电类型的第一外延层；
在所述第一外延层上表面生长氧化层；
在所述氧化层上表面形成多晶硅层；
刻蚀所述多晶硅层形成第一沟槽，所述第一沟槽贯穿所述多晶硅层延伸至所述氧化层的上表面；
在所述第一沟槽的侧面形成第一隔离层；
刻蚀所述氧化层形成第二沟槽，所述第二沟槽的两侧延伸至所述第一隔离层的下方，且所述第二沟槽的宽度与所述第一沟槽的宽度大致相等；
刻蚀去除所述第一隔离层；
在所述第一外延层内形成第二导电类型的体区；
在所述体区内形成第一导电类型的源区；
刻蚀所述氧化层形成接触孔，所述接触孔的底面与所述体区连接；
在所述多晶硅层表面和没有被所述多晶硅层覆盖的所述氧化层上表面形成介质层；
在所述介质层表面和所述接触孔内形成金属层，所述金属层与所述源区连接。
2.根据权利要求1所述的功率器件的制作方法，其特征在于，在所述多晶硅层的侧面形成第一隔离层，具体包括：
在所述多晶硅层表面和没有被所述多晶硅层覆盖的所述氧化层上表面形成第二隔离层；
刻蚀去除所述多晶硅层上表面和所述氧化层上表面的所述第二隔离层，形成所述第一隔离层。
3.根据权利要求1所述的功率器件的制作方法，其特征在于，所述衬底的离子浓度高于所述第一外延层的离子浓度。
4.根据权利要求1所述的功率器件的制作方法，其特征在于，所述第一沟槽的深度与所述多晶硅层的厚度相等。
5.根据权利要求1所述的功率器件的制作方法，其特征在于，所述第二沟槽的深度小于所述氧化层的厚度。
6.根据权利要求1所述的功率器件的制作方法，其特征在于，所述接触孔的宽度小于所述第二沟槽的宽度。
7.根据权利要求1所述的功率器件的制作方法，其特征在于，所述第一沟槽的深度高于所述第二沟槽的深度。
8.一种功率器件，其特征在于，包括：
第一导电类型的衬底；
形成于所述衬底上表面的第一导电类型的第一外延层；
形成于所述第一外延层上表面的氧化层；
形成于所述氧化层上表面的多晶硅层；
形成于所述多晶硅层内的第一沟槽，所述第一沟槽贯穿所述多晶硅层延伸至所述氧化层的上表面；
在所述第一沟槽的侧面形成第一隔离层；
形成于所述氧化层上表面的第二沟槽，所述第二沟槽的两侧延伸至所述第一隔离层的下方，且所述第二沟槽的宽度与所述第一沟槽的宽度大致相等；
形成于所述第一外延层内的第二导电类型的体区；
形成于所述体区内的第一导电类型的源区；
形成于所述氧化层内的接触孔，所述接触孔的底面与所述体区连接；
形成于所述多晶硅层表面和没有被所述多晶硅层覆盖的所述氧化层上表面的介质层；
形成于所述介质层表面和所述接触孔内的金属层，所述金属层与所述源区连接。
9.根据权利要求8所述的功率器件，其特征在于，所述接触孔的宽度小于所述第二沟槽的宽度。
10.根据权利要求9所述的功率器件，其特征在于，所述第一沟槽的深度高于所述第二沟槽的深度。
CN201811525808.6A 2018-12-13 2018-12-13 一种功率器件及其制作方法 Withdrawn CN110010471A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811525808.6A CN110010471A (zh) 2018-12-13 2018-12-13 一种功率器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811525808.6A CN110010471A (zh) 2018-12-13 2018-12-13 一种功率器件及其制作方法

Publications (1)

Publication Number Publication Date
CN110010471A true CN110010471A (zh) 2019-07-12

Family

ID=67165128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811525808.6A Withdrawn CN110010471A (zh) 2018-12-13 2018-12-13 一种功率器件及其制作方法

Country Status (1)

Country Link
CN (1) CN110010471A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783568A (zh) * 2016-12-27 2017-05-31 株洲中车时代电气股份有限公司 一种功率器件栅极侧墙制备方法
CN112310188A (zh) * 2019-07-23 2021-02-02 珠海格力电器股份有限公司 横向变掺杂终端结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783568A (zh) * 2016-12-27 2017-05-31 株洲中车时代电气股份有限公司 一种功率器件栅极侧墙制备方法
CN112310188A (zh) * 2019-07-23 2021-02-02 珠海格力电器股份有限公司 横向变掺杂终端结构及其制造方法

Similar Documents

Publication Publication Date Title
KR100886883B1 (ko) 순방향 및 역방향 차단 장치 및 그 제조 방법
CN106876485A (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
US20100078688A1 (en) Nitride semiconductor device, nitride semiconductor package, and method for manufacturing nitride semiconductor device
KR102614549B1 (ko) 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
WO2019044922A1 (ja) 炭化珪素半導体装置およびその製造方法
CN108987479A (zh) 包括具有多个介电区段的垂直栅的ldmos晶体管及相关方法
US20160190292A1 (en) Bipolar transistor with extrinsic base region and methods of fabrication
JPH05251709A (ja) ソース・ベース間短絡部を有する電力用ｍｏｓ−ｆｅｔおよびその製造方法
CN110010471A (zh) 一种功率器件及其制作方法
CN109119342A (zh) 一种功率器件及其制备方法
CN109037074A (zh) 一种晶体管的制作方法
CN109037204A (zh) 一种功率器件及其制作方法
TW201631758A (zh) 半導體裝置
CN107785249A (zh) 制造半导体装置的方法
US20230093383A1 (en) Super-junction device and manufacturing method thereof
CN109065634B (zh) 一种电流保护芯片及其制作方法
CN109309008A (zh) 一种功率器件及其制作方法
CN109860047A (zh) 一种功率器件及其制作方法
CN106876471A (zh) 双槽umosfet器件
CN109166909A (zh) 一种功率器件及其制备方法
CN109360854A (zh) 一种功率器件终端结构及其制作方法
CN109192665A (zh) 一种功率器件及其制备方法
CN109037073A (zh) 一种晶体管及其制作方法
CN109860056A (zh) 一种vdmos器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190712