CN106783568A - 一种功率器件栅极侧墙制备方法 - Google Patents
一种功率器件栅极侧墙制备方法 Download PDFInfo
- Publication number
- CN106783568A CN106783568A CN201611226698.4A CN201611226698A CN106783568A CN 106783568 A CN106783568 A CN 106783568A CN 201611226698 A CN201611226698 A CN 201611226698A CN 106783568 A CN106783568 A CN 106783568A
- Authority
- CN
- China
- Prior art keywords
- power device
- protective layer
- insulating protective
- polysilicon gate
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 33
- 239000011241 protective layer Substances 0.000 claims abstract description 73
- 230000004888 barrier function Effects 0.000 claims abstract description 65
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims abstract description 32
- 238000001312 dry etching Methods 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 238000002365 hybrid physical--chemical vapour deposition Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 17
- 230000000717 retained effect Effects 0.000 abstract description 9
- 239000012212 insulator Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种功率器件栅极侧墙制备方法，包括：步骤1，在完成功率器件主体的多晶硅栅极刻蚀后，在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层；步骤2，在所述绝缘层上沉积绝缘保护层；步骤3，整面干法刻蚀所述绝缘保护层，将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净；步骤4，整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。通过在功率器件主体的栅极绝缘侧墙外侧沉积一层绝缘保护层，在干法刻蚀过程中，保护功率器件主体的多晶硅栅极的绝缘侧墙免受损失，使其保留较厚的厚度，从而改善器件的漏电特性，提高产品可靠性。
Description
技术领域
本发明涉及半导体器件制备技术领域，特别是涉及一种功率器件栅极侧墙制备方法。
背景技术
功率器件多晶硅栅极的绝缘层侧墙的材料种类及厚度与器件漏电存在密切联系。在平面栅功率器件(如IGBT、VDMOS等)的制程中，多晶硅栅极刻蚀后，一般会采用沉积或其它方式，在晶圆表面及多晶硅栅极侧壁形成一定厚度的绝缘层。该多晶硅栅极侧壁的绝缘层称之为栅极侧墙。接下来，需进行整面刻蚀来去除掉多晶硅栅极之间晶圆表面的绝缘层，打开接触电极的窗口。但是，此工艺方法会损耗绝缘侧墙的厚度，从而增加器件的漏电。
为了解决这一问题，现有技术中的一种解决方案中，通过在打开接触电极窗口前，增加一道光刻工艺，可使绝缘侧墙免遭刻蚀。但该工艺方案也带来一个新的问题，即：光刻对准精度问题会影响左右的对称性，从而劣化器件性能。
在另一种解决方案中，通过采用SiN作为多晶硅栅极侧墙，来保护栅极从而减小栅极漏电。但实际中SiN侧墙在刻蚀的过程中也会有损耗，导致对栅极漏电的抑制效果变差。
发明内容
本发明的目的是提供一种功率器件栅极侧墙制备方法，保护功率器件多晶硅栅极的绝缘侧墙免受损失，使其保留较厚的厚度，从而改善器件的漏电特性，提高产品可靠性。
为解决上述技术问题，本发明实施例提供了一种功率器件栅极侧墙制备方法，包括：
步骤1，在完成功率器件主体的多晶硅栅极刻蚀后，在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层；
步骤2，在所述绝缘层上沉积绝缘保护层；
步骤3，整面干法刻蚀所述绝缘保护层，将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净；
步骤4，整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。
其中，所述绝缘层为SiN层、SiON层或SiO2层。
其中，所述绝缘层的厚度为100nm～1000nm。
其中，所述绝缘保护层为SiN层、SiON层或SiO2层。
其中，所述绝缘保护层的厚度为50nm～2000nm。
其中，所述绝缘保护层为PECVD、LPCVD或HPCVD沉积的绝缘保护层。
其中，所述功率器件主体为IGBT器件主体或VDMOS器件主体。
本发明实施例所提供的功率器件栅极侧墙制备方法，与现有技术相比，具有以下优点：
本发明实施例提供的功率器件栅极侧墙制备方法，包括：
步骤1，在完成功率器件主体的多晶硅栅极刻蚀后，在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层；
步骤2，在所述绝缘层上沉积绝缘保护层；
步骤3，整面干法刻蚀所述绝缘保护层，将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净；
步骤4，整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。
所述功率器件栅极侧墙制备方法，通过在功率器件主体的栅极绝缘侧墙外侧沉积一层绝缘保护层，在干法刻蚀过程中，保护功率器件主体的多晶硅栅极的绝缘侧墙免受损失，使其保留较厚的厚度，从而改善器件的漏电特性，提高产品可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的功率器件栅极侧墙制备方法的一种具体实施方式的步骤流程示意图；
图2为采用本发明实施例提供的功率器件栅极侧墙制备方法制备的功率器件的一种具体实施方式的结构示意图；
图3为采用本发明实施例提供的功率器件栅极侧墙制备方法的第一步之后的功率器件的结构示意图；
图4为采用本发明实施例提供的功率器件栅极侧墙制备方法的第二步之后的功率器件的结构示意图；
图5为采用本发明实施例提供的功率器件栅极侧墙制备方法的第三步之后的功率器件的结构示意图；
图6、7、8为采用本发明实施例提供的功率器件栅极侧墙制备方法的第四步之后的功率器件三种具体实施方式的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1～图8，图1为本发明实施例提供的功率器件栅极侧墙制备方法的一种具体实施方式的步骤流程示意图；图2为采用本发明实施例提供的功率器件栅极侧墙制备方法制备的功率器件的一种具体实施方式的结构示意图；图3为采用本发明实施例提供的功率器件栅极侧墙制备方法的第一步之后的功率器件的结构示意图；图4为采用本发明实施例提供的功率器件栅极侧墙制备方法的第二步之后的功率器件的结构示意图；图5为采用本发明实施例提供的功率器件栅极侧墙制备方法的第三步之后的功率器件的结构示意图；图6、7、8为采用本发明实施例提供的功率器件栅极侧墙制备方法的第四步之后的功率器件三种具体实施方式的结构示意图。
在一种具体实施方式中，所述功率器件栅极侧墙制备方法，包括：
步骤1，在完成功率器件主体的多晶硅栅极刻蚀后，在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层，如图3所示；
步骤2，在所述绝缘层上沉积绝缘保护层，如图4所示，；
步骤3，整面干法刻蚀所述绝缘保护层，将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净，如图5所示；
步骤4，整面干法刻蚀所述多晶硅栅极之间的所述绝缘层，如图6、7、8所示。
在本发明中，整面干法刻蚀所述多晶硅栅极之间的所述绝缘层后，保留在多晶硅栅极的侧壁的绝缘层部分即为绝缘层侧墙。
需要指出的是，在本发明中绝缘保护层在整面干法刻蚀所述多晶硅栅极之间的所述绝缘层之后，保留在多晶硅栅极侧面的部分，也是绝缘层侧墙的一部分，即绝缘层侧墙既可以是淀积在多晶硅栅极的侧壁的只保留绝缘层部分的单层绝缘层侧墙，也可以是绝缘保护层和绝缘层同时保留的双层绝缘层侧墙，可以进一步降低器件的漏电流。
整面干法刻蚀所述绝缘保护层，将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净，这一过程中，由于多晶硅栅极侧壁上的绝缘保护层30较厚，仍然会保留一定厚度的绝缘保护层，在这一过程中，绝缘保护层30保护了绝缘层20的侧壁，即预先设定的绝缘层中作为绝缘层侧墙的部分通过沉积绝缘保护层30被保存下来，没有损耗。
而在步骤4，整面干法刻蚀所述多晶硅栅极之间的所述绝缘层中，可以通过利用绝缘层20与绝缘保护层30之间的刻蚀选择比，使多晶硅栅极的绝缘层侧墙免受刻蚀损失，从而保留较厚的绝缘侧墙厚度。并且，通过调整绝缘层20与绝缘保护层30之间的刻蚀选择比，可调整保留下来的侧墙上的绝缘保护层的厚度。当侧墙外表面保留一定厚度的绝缘保护层时，可形成多层侧墙结构，进一步降低器件漏电。
在本发明中，如果有特殊需要，还可以进一步采用多层绝缘保护层的淀积和刻蚀方法，形成更多层的绝缘层栅侧墙结构，或者增加绝缘保护层厚度的方式，提高绝缘层侧墙的总厚度，降低器件的漏电流，本发明对此不作具体限定。
所述功率器件栅极侧墙制备方法，通过在功率器件主体的栅极绝缘侧墙外侧沉积一层绝缘保护层30，在干法刻蚀过程中，保护功率器件主体的多晶硅栅极10的绝缘侧墙免受损失，使其保留较厚的厚度，从而改善器件的漏电特性，提高产品可靠性。
在本发明实施例中，在刻蚀功率器件多晶硅栅极10之间(发射极位置处)的绝缘层20前，在绝缘层20上方沉积一层绝缘保护层30。然后整面干法刻蚀绝缘保护层30，由于多晶硅栅极10侧壁上的绝缘保护层30较厚，该处仍保留一定厚度的绝缘保护层30。之后，利用绝缘层20与绝缘保护层30之间的刻蚀选择比，使多晶硅栅极10的绝缘层20侧墙在绝缘层20的刻蚀过程中免受刻蚀损失，从而保留较厚的绝缘层20侧墙厚度，改善器件的漏电特性，提高产品可靠性。并且，通过调整绝缘层20与绝缘保护层30之间的刻蚀选择比，可调整保留下来的侧墙上的绝缘保护层30的厚度。当侧墙外表面保留一定厚度的绝缘保护层30时，可形成多层侧墙结构，可进一步降低器件漏电。
所述绝缘层20一般为SiN层、SiON层或SiO2层，或者其它材质的绝缘层20，绝缘层20的厚度为100nm～1000nm。
绝缘保护层30的作用是保护绝缘层，尤其是保护栅极侧墙上的绝缘层20，绝缘保护层30一般为SiN层、SiON层或SiO2层，所述绝缘保护层30的厚度为50nm～2000nm。
本发明对所述绝缘层20和绝缘保护层30的类型、淀积工艺以及厚度不做具体限定。
所述绝缘保护层30一般为通过PECVD、LPCVD或HPCVD沉积的绝缘保护层。
在本发明中，由于绝缘层20和绝缘保护层30的种类的不同，干法刻蚀在绝缘层20和绝缘保护层30之间的选择比不同，会造成不同的刻蚀结果。
如果绝缘层20和绝缘保护层30的种类相同，对绝缘层20和绝缘保护层30的刻蚀比相等，但是在台阶位置处的厚度明显比其它位置处的绝缘层20和绝缘保护层30在竖直方向的厚度大，使得在侧壁的部分刻蚀相对较慢，最终还是会留下一定厚度的绝缘保护层30，如图6所示；如果绝缘层20和绝缘保护层30的种类不同，绝缘保护层30相比绝缘层20的刻蚀比较大，说明绝缘保护层30容易被刻蚀，最终会形成如图7所示的结构，最终绝缘保护层30被全部刻蚀掉，否则，绝缘保护层30相比绝缘层20的刻蚀难度较大，说明绝缘保护层30较难被刻蚀，在栅极上方的绝缘保护层30被完全刻蚀完之后，在绝缘层20的侧壁保留的绝缘保护层30的厚度较厚，如图8所示。
需要指出的是，绝缘层20以及绝缘保护层30的种类以及厚度的选择由最终的绝缘侧墙的种类和厚度决定。
在本发明中，绝缘层20和绝缘保护层30的材质可以相同，也可以不同，沉积方式也可以相同，可以不同，主要是绝缘层20和绝缘保护层30所起到的作用不同。绝缘保护层30是用来保护绝缘层20的，在绝缘层20的顶部被刻蚀时，绝缘层20侧壁保留，最终绝缘层20的大部分会被保留下来，而绝缘保护层30一般只会保留侧壁的一部分，甚至会完全被刻蚀掉。
在本发明中，步骤3中的整面干法刻蚀绝缘保护层，刻蚀掉多晶硅栅极上方以及栅极之间的绝缘保护层，与步骤4中的整面干法刻蚀所述多晶硅栅极之间的所述绝缘层，刻蚀工艺可以相同，也可以不同。但是一般为了控制刻蚀的程度，选择不同的刻蚀方式，即选用不同的刻蚀气体，或者同种刻蚀气体选择不同的刻蚀速率，达到精确刻蚀的目的。
而对于本发明中VDE使用范围，所述功率器件主体可以为IGBT器件主体或VDMOS器件主体等任意的平面栅功率器件。
综上所述，本发明实施例提供的功率器件栅极侧墙制备方法，通过在功率器件主体的栅极绝缘侧墙外侧沉积一层绝缘保护层，在干法刻蚀过程中，保护功率器件主体的多晶硅栅极的绝缘侧墙免受损失，使其保留较厚的厚度，从而改善器件的漏电特性，提高产品可靠性。
以上对本发明所提供的功率器件栅极侧墙制备方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (7)
1.一种功率器件栅极侧墙制备方法，其特征在于，包括：
步骤1，在完成功率器件主体的多晶硅栅极刻蚀后，在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层；
步骤2，在所述绝缘层上沉积绝缘保护层；
步骤3，整面干法刻蚀所述绝缘保护层，将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净；
步骤4，整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。
2.如权利要求1所述功率器件栅极侧墙制备方法，其特征在于，所述绝缘层为SiN层、SiON层或SiO2层。
3.如权利要求1或2所述功率器件栅极侧墙制备方法，其特征在于，所述绝缘层的厚度为100nm～1000nm。
4.如权利要求1所述功率器件栅极侧墙制备方法，其特征在于，所述绝缘保护层为SiN层、SiON层或SiO2层。
5.如权利要求1或4所述功率器件栅极侧墙制备方法，其特征在于，所述绝缘保护层的厚度为50nm～2000nm。
6.如权利要求5所述功率器件栅极侧墙制备方法，其特征在于，所述绝缘保护层为PECVD、LPCVD或HPCVD沉积的绝缘保护层。
7.如权利要求6所述功率器件栅极侧墙制备方法，其特征在于，所述功率器件主体为IGBT器件主体或VDMOS器件主体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611226698.4A CN106783568A (zh) | 2016-12-27 | 2016-12-27 | 一种功率器件栅极侧墙制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611226698.4A CN106783568A (zh) | 2016-12-27 | 2016-12-27 | 一种功率器件栅极侧墙制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106783568A true CN106783568A (zh) | 2017-05-31 |
Family
ID=58921629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611226698.4A Pending CN106783568A (zh) | 2016-12-27 | 2016-12-27 | 一种功率器件栅极侧墙制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783568A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118638A (en) * | 1988-03-18 | 1992-06-02 | Fuji Electric Co., Ltd. | Method for manufacturing MOS type semiconductor devices |
| US5422504A (en) * | 1994-05-02 | 1995-06-06 | Motorola Inc. | EEPROM memory device having a sidewall spacer floating gate electrode and process |
| EP0865076A2 (en) * | 1997-03-13 | 1998-09-16 | Motorola, Inc. | Electrode structure for transistors, non-volatile memories and the like and method for fabricating said electrode |
| CN1538508A (zh) * | 2003-04-15 | 2004-10-20 | 财团法人工业技术研究院 | 碳化硅沟槽式金氧半电晶体 |
| CN202153520U (zh) * | 2011-08-06 | 2012-02-29 | 深圳市稳先微电子有限公司 | 一种igbt栅源侧台保护功率器件 |
| CN102842502A (zh) * | 2011-06-22 | 2012-12-26 | 中国科学院微电子研究所 | 绝缘栅双极晶体管及其制作方法 |
| CN103578972A (zh) * | 2012-07-26 | 2014-02-12 | 无锡华润上华半导体有限公司 | 具有场终止结构的igbt背面多晶硅保护层的去除方法 |
| CN103928327A (zh) * | 2013-01-10 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN104299990A (zh) * | 2013-07-19 | 2015-01-21 | 无锡华润上华半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
| CN105070748A (zh) * | 2015-08-31 | 2015-11-18 | 株洲南车时代电气股份有限公司 | 一种igbt栅极的制作方法 |
| CN105493289A (zh) * | 2013-03-28 | 2016-04-13 | Abb技术有限公司 | 用于制造绝缘栅双极晶体管的方法 |
| CN110010471A (zh) * | 2018-12-13 | 2019-07-12 | 泉州臻美智能科技有限公司 | 一种功率器件及其制作方法 |
-
2016
- 2016-12-27 CN CN201611226698.4A patent/CN106783568A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118638A (en) * | 1988-03-18 | 1992-06-02 | Fuji Electric Co., Ltd. | Method for manufacturing MOS type semiconductor devices |
| US5422504A (en) * | 1994-05-02 | 1995-06-06 | Motorola Inc. | EEPROM memory device having a sidewall spacer floating gate electrode and process |
| EP0865076A2 (en) * | 1997-03-13 | 1998-09-16 | Motorola, Inc. | Electrode structure for transistors, non-volatile memories and the like and method for fabricating said electrode |
| CN1538508A (zh) * | 2003-04-15 | 2004-10-20 | 财团法人工业技术研究院 | 碳化硅沟槽式金氧半电晶体 |
| CN102842502A (zh) * | 2011-06-22 | 2012-12-26 | 中国科学院微电子研究所 | 绝缘栅双极晶体管及其制作方法 |
| CN202153520U (zh) * | 2011-08-06 | 2012-02-29 | 深圳市稳先微电子有限公司 | 一种igbt栅源侧台保护功率器件 |
| CN103578972A (zh) * | 2012-07-26 | 2014-02-12 | 无锡华润上华半导体有限公司 | 具有场终止结构的igbt背面多晶硅保护层的去除方法 |
| CN103928327A (zh) * | 2013-01-10 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN105493289A (zh) * | 2013-03-28 | 2016-04-13 | Abb技术有限公司 | 用于制造绝缘栅双极晶体管的方法 |
| CN104299990A (zh) * | 2013-07-19 | 2015-01-21 | 无锡华润上华半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
| CN105070748A (zh) * | 2015-08-31 | 2015-11-18 | 株洲南车时代电气股份有限公司 | 一种igbt栅极的制作方法 |
| CN110010471A (zh) * | 2018-12-13 | 2019-07-12 | 泉州臻美智能科技有限公司 | 一种功率器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108156827A (zh) | 制造具有绝缘体上硅衬底的嵌入式存储器设备的方法 | |
| CN103400934A (zh) | 3d磁传感器的形成方法 | |
| CN101770974A (zh) | 浅沟槽隔离结构的制造方法 | |
| JP6310577B2 (ja) | スプリットゲート型パワーデバイスの製造方法 | |
| CN102184868B (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
| CN102148164A (zh) | Vdmos器件的形成方法 | |
| CN109273359A (zh) | 一种刻蚀方法 | |
| CN101577250A (zh) | 在sonos产品中制备ono结构的方法 | |
| CN106783568A (zh) | 一种功率器件栅极侧墙制备方法 | |
| US20070235800A1 (en) | Non-volatile memory device and method of manufacturing the same | |
| CN109148468A (zh) | 一种3d nand存储器 | |
| CN104157570B (zh) | 一种高压晶体管及其制备方法 | |
| CN105990235B (zh) | 半导体器件的形成方法 | |
| CN102709287A (zh) | 非挥发性记忆胞及其制造方法 | |
| CN102916013B (zh) | Otp器件及其制造方法 | |
| CN104752183B (zh) | 浮栅的形成方法 | |
| CN102956461B (zh) | 栅极的形成方法 | |
| CN106549047B (zh) | 一种纳米线无结晶体管及其制备方法 | |
| CN105762115B (zh) | 存储器件的形成方法 | |
| KR100772833B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| KR20090036283A (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| CN111968984A (zh) | 闪存存储器的制备方法 | |
| CN105390509B (zh) | 一种阵列基板的制作方法、阵列基板及液晶面板 | |
| CN103811325B (zh) | 鳍式场效应管的形成方法 | |
| CN106504984A (zh) | 半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200922 Address after: 412005 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170531 |